JPWO2008038681A1 - セラミック基板部品及びそれを用いた電子部品 - Google Patents

セラミック基板部品及びそれを用いた電子部品 Download PDF

Info

Publication number
JPWO2008038681A1
JPWO2008038681A1 JP2008536402A JP2008536402A JPWO2008038681A1 JP WO2008038681 A1 JPWO2008038681 A1 JP WO2008038681A1 JP 2008536402 A JP2008536402 A JP 2008536402A JP 2008536402 A JP2008536402 A JP 2008536402A JP WO2008038681 A1 JPWO2008038681 A1 JP WO2008038681A1
Authority
JP
Japan
Prior art keywords
ceramic substrate
layer
mainly composed
substrate component
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008536402A
Other languages
English (en)
Other versions
JP5293185B2 (ja
Inventor
文丈 谷口
文丈 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2008536402A priority Critical patent/JP5293185B2/ja
Publication of JPWO2008038681A1 publication Critical patent/JPWO2008038681A1/ja
Application granted granted Critical
Publication of JP5293185B2 publication Critical patent/JP5293185B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12431—Foil or filament smaller than 6 mils
    • Y10T428/12438—Composite
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12944—Ni-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

上面に複数の外部電極を有するセラミック基板部品であって、外部電極はボンディングワイヤが接合されるワイヤボンディング電極を含み、ワイヤボンディング電極は、セラミック基板上に順に形成したAg又はCuを主体とする下地層と、Niを主体とする下層と、0.4〜5質量％のPを含有するPd-P合金を主体とする中間層と、Auを主体とする上層とからなり、上層は半田付けに伴う加熱の後でPdを含有し、AuとPdの合計を100原子％としてAuの濃度が80原子％以上であるセラミック基板部品。

Description

本発明は、優れたワイヤボンディング性を有するセラミック基板部品、及びかかるセラミック基板部品に半導体素子をワイヤボンディングした電子部品に関する。
誘電体セラミック又は磁性セラミックからなる基板上に半導体素子を搭載する場合、Snを主体とする半田を基板に塗布し、半導体素子を搭載した後加熱することにより半田付けを行う。セラミック基板部品に搭載する半導体素子の高密度化に伴い、セラミック基板部品と半導体素子との電気的接合にワイヤボンディングが用いられるようになった。高密度のワイヤボンディングでは、100μm以下の太さの金線を、加熱したセラミック基板部品のワイヤボンディング電極に超音波振動を与えながら接合する。
ワイヤボンディング電極は一般に、セラミック基板上に順に形成された銀、銅等からなる下地層、ニッケルメッキ層、置換金メッキ層、及び還元金メッキ層からなる。このような端子構造では、ニッケルメッキ層は下地層を半田から保護するバリヤー層として機能する。金メッキ層は金ワイヤとの接続性を向上させる。還元金メッキにより任意の厚さの金層を形成できるが、メッキ液がNiに弱いので、その下に置換金メッキ層を形成する必要がある。
しかし置換金メッキにより腐食したNiメッキ層の部分は還元金メッキ後もピンホールとして残存する。そのため、基板に熱が加わると、ピンホールから進入した水分により生成したニッケル水酸化物が金表面に表れ、ワイヤボンディング性を著しく妨げる。ピンホールを塞ぐために、高価な還元金メッキ層を0.2〜0.7μmの厚さに形成する必要があり、多大なコストがかかる。その上、厚い還元金メッキを施してもピンホールが埋まらないことがあるので、熱処理によりボンディング強度が劣化することがある。
このような問題に対して、金メッキの厚さを0.1μm以下の置換金のみとし、ワイヤボンディング前に、プラズマ処理により金層表面の水酸化ニッケルのクリーニングを行う方法が提案されている。しかしながら、置換金メッキのみの層は多くのピンホールを有し、熱処理時に金表面に多く拡散したニッケルはプラズマ処理によっても除去することは難しく、ボンディングの信頼性が乏しい。そのため、この方法は高い信頼性が求められる電子部品では用いられない。
特開2004-55624号は、Ni層とAu層との間にPd層を設けることにより、Niの拡散を防ぐことを開示している。しかし、半導体素子をワイヤボンディングにより接合する前にインダクタ等の実装部品を実装電極に半田付けするが、その際PdがAu層に熱拡散し、Au層のワイヤボンディング性が劣化するという問題がある。というのは、ボンディングは金線と金メッキ層が超音波による相互拡散により接合されるものであり、金以外の金属の介在は接合強度を劣化させるからである。近年鉛を使用しない高融点の半田が用いられようになるに従って、半田接合時におけるAu層へのPdの拡散の問題はより深刻になった。
従って、本発明の目的は、Niメッキからなる下層の腐食を防止するとともに、Auの最上層へのPdの拡散が抑制され、もって優れたワイヤボンディング性を有する電極が形成されたセラミック基板部品、及びかかるセラミック基板部品を用いた電子部品を提供することである。
本発明のセラミック基板部品は上面に複数の外部電極を有し、前記外部電極はボンディングワイヤが接合されるワイヤボンディング電極を含み、前記ワイヤボンディング電極は、前記セラミック基板上に順に形成したAg又はCuを主体とする下地層と、Niを主体とする下層と、0.4〜5質量％のPを含有するPd-P合金を主体とする中間層と、Auを主体とする上層とからなり、前記上層は半田付けに伴う加熱の後でPdを含有し、AuとPdの合計を100原子％としてAuの濃度が80原子％以上であることを特徴とする。
前記中間層中のPの含有量は1.2〜4質量％であり、前記上層におけるAuの濃度は、AuとPdの合計を100原子％として85原子％以上であるのが好ましい。
前記中間層の厚さは0.05〜0.2μmであるのが好ましい。前記上層の厚さは0.03〜0.2μmであるのが好ましい。
本発明の電子部品は、上記セラミック基板部品に半導体素子を実装し、前記半導体素子と前記ワイヤボンディング電極とを金ワイヤで接続したことを特徴とする。
本発明によりNiを主体とする下層とAuを主体とする上層との間にPを含有するPd-P合金を主体とする中間層を設けることにより、ボンディング性及び半田濡れ性に優れたセラミック基板部品が得られる。
本発明の一実施例によるセラミック基板部品を用いた電子部品を示す縦断面図である。 本発明の一実施例によるセラミック基板部品のワイヤボンディング電極を示す断面拡大図である。 本発明の一実施例によるセラミック基板部品のワイヤボンディング電極における厚さ方向の元素の相対濃度を示すグラフである。 本発明の一実施例によるセラミック基板部品の中間層の表面組織を示す顕微鏡写真である。 本発明の一実施例によるセラミック基板部品の熱処理条件を示すグラフである。 従来のセラミック基板部品のワイヤボンディング電極における厚さ方向の元素の相対濃度を示すグラフである。 従来のセラミック基板部品の中間層の表面組織を示す顕微鏡写真である。
図1は、セラミック基板部品10に半導体素子200の一例としての増幅器を搭載した本発明の電子部品1を示す。セラミック基板部品10の内部にはコンデンサ用電極パターン5a、インダクタ用電極5c及び接地用電極5b 等の内部電極が設けられている。またセラミック基板部品10の上面には半導体素子200にボンディングワイヤ20を介して接続されるワイヤボンディング電極2a及びインダクタ15等の実装部品を搭載する実装電極2bが形成されており、下面には回路基板との接続のための接続電極2c、放熱用電極2d等の外部電極が形成されている。これらの電極はサーマルビア3及びビア電極4を介して内部電極に接続されている。セラミック基板部品10の上面は樹脂により封止される。
[1] セラミック基板部品
セラミック基板部品10は、内部電極及び外部電極を有するセラミック積層体であり、それを構成する各セラミックグリーンシートは、セラミック誘電体又はソフトフェライト等のセラミック磁性体からなる。セラミック誘電体は、例えばアルミナ、シリカ等を主成分とする。セラミックグリーンシートにAg、Cu等を主成分とする導電ペーストをスクリーン印刷し、内部電極となる下地層40を形成する。外部電極となる下地層40は、最上層及び最下層となるセラミックグリーンシートに積層前に形成しておいても良いし、内部電極を有する積層体を形成した後で形成しても良い。例えば、下地層40を予めセラミックグリーンシートに形成しておく場合、パターンの異なる内部電極が印刷された複数枚のシート、及び下地層40が印刷された２枚のセラミックグリーンシートを積層・圧着した後、焼成する。
図2は、セラミック積層体の上面に形成された外部電極の構成を示す。この構成は、少なくともワイヤボンディング電極2aが有していれば良いが、メッキ浴にセラミック積層体を浸漬することによりワイヤボンディング電極2a、実装電極2b及び接続電極2cを同時に作製する場合には、これらの電極は全て図2に示す構成を有する。
例えばワイヤボンディング電極2aに図2に示す構成の外部電極を形成する場合について説明する。まずセラミック基板10aの上面に設けられたAg、Cu等を主成分とする厚さ2〜30μmの下地層40に、メッキ法によりNiを主体とする下層50を形成する。メッキは電解メッキ法、無電解メッキ法いずれを用いてもよい。無電解メッキ法を用いるときは、ジメチルアミンボランを還元剤とし、Ni-B層としてもよいし、ジ亜燐酸ナトリウムを還元剤としてNi-P層としてもよい。Niを主体とする下層50は1〜15μmの厚さを有するのが好ましい。下層50の厚さが1μm未満であると、半田接合の際に下地層40が半田に拡散するのを防げない。また下層50の厚さが15μm超であると、内部応力により外部電極2aに割れが入ったり、密着力が低下したりする。下層50のより好ましい厚さは2〜7μmである。
Niを主体とする下層50の上に、無電解メッキ法によりPd-P合金を主体とした中間層60を形成する。中間層60は0.4〜5質量％のPを含有する。Pは熱による移動速度が遅いため、Pdと共析したPはPdがAu層に拡散するのを防ぐ。Pの含有量が0.4質量％未満であると、PdのAu層への熱拡散を防ぐ効果が弱く、熱処理後のボンディング強度が低い。Pの含有量が1質量％以上であると、300℃以上の高温に曝されても、Pdの熱拡散を十分に低減できるので好ましい。一方、Pの含有量が5質量％超であると、Pd-Pメッキ層が硬く脆いため、ボンディング強度が低い。
Pd-Pメッキの中間層60は緻密であるのが好ましく、非晶質であるのがより好ましい。中間層60が結晶質であると粒界にピンホールが生じやすく、ピンホールを介して水酸化ニッケルがAu表面を汚染する。中間層60の組織が緻密質か非晶質であると、ピンホールの発生が低減する。
Pd-Pメッキの中間層60の厚さは0.05〜0.2μmが好ましい。0.05μm未満の厚さでは、Auメッキ時のNiの腐食を防ぐことができず、ボンディング強度が低い。また中間層60の厚さが0.2μmを超えると、半田接合時に多量のSn-Pd合金が生成され、半田接合強度が低下するだけでなく、経済的でない。
Pd-Pメッキの中間層60中のPの量及び組織は、メッキ液中に添加する燐化合物の添加量により調整することができる。還元剤及び結晶調整剤としてメッキ液に添加する次亜燐酸ナトリウム及び亜燐酸ナトリウムのような燐化合物の量を調整することにより、所望のP含有量を有するPd-Pメッキを形成することができる。Pの含有量が1質量％以上であればPd-Pメッキ層を非晶質化できる。
中間層60の上にAuを主体とする上層70を形成する。Niを主体とする下層50とAuを主体とする上層70の間に設けたPd-P合金の中間層60により、置換金メッキにより下層50が腐食するのが防止され、ピンホールの発生を抑えることができる。Pd-P合金メッキは還元法によりNiを主体とする下層50に析出するため、下層50を腐食しない。腐食によるピンホールが少ないため、金の上層70は薄くても水酸化ニッケルで汚染されない。
中間層60上に、無電解メッキ法により金の上層70を形成する。無電解メッキ液はシアンタイプでもノーシアンタイプでも良い。上層70の厚さは0.03〜0.2μmであるのが好ましい。上層が0.03μm未満であると、ボンディングの際に金線とのなじみが悪く、十分な強度が出ない。また上層が0.03μm未満であると半田づけの際に半田へのAuの拡散が悪く、半田濡れ性が良くない。また0.2μmを超える厚さでは金が多すぎ、不要な製造コストの増加を招く。
上層70用の金メッキは、弱い還元作用を有するメッキ液を用いて一段階で行うのが好ましい。従来金メッキは、置換タイプのメッキ液でのみか、順に置換タイプのメッキ液及び還元タイプのメッキ液を用いていたが、(1) 置換タイプのメッキだけでは0.05μm以上の金メッキを得るのが難しく、かつ得られる金メッキ層にピンホールが多く。また(2) 置換タイプのメッキの後で還元金メッキを行うと、メッキ工程数が多いためにコスト的に不利である。
弱い還元作用を有する金メッキ液は、亜硫酸金ナトリウム又はシアン化金ナトリウムを主成分とし、錯化剤、安定剤等を含有する金メッキ液に、ヒドラジンやギ酸等の弱い還元作用を有する物質を添加することにより調製できる。
Ag、Cu等の下地層40上に3層のメッキ層50、60、70を設けてなるワイヤボンディング電極2aが形成されたセラミック基板部品10には、ワイヤボンディングの前にコンデンサやインダクタ等の実装部品を実装するための半田のリフローを行う。即ち、セラミック基板部品10の実装電極2bに、Snを主体とする半田ペーストを塗布し、次いで容量素子、抵抗素子等を実装し、セラミック基板部品10を加熱して半田ペーストを溶解し、実装素子を固定する。そのため、ワイヤボンディング電極2aはワイヤボンディングの前にリフロー温度に曝される（加熱される）ことになる。リフロー温度は半田の融点にもよるが、通常230〜400℃であるので、ワイヤボンディング電極2aが受ける加熱温度も230〜400℃となる。230℃未満では半田の溶融が十分でなく、接続不良を起こすおそれがある。また400℃超に加熱すると半田食われ等の不具合を起こすおそれが高くなる。好ましいリフロー温度は250〜350℃である。
半田のリフローに伴いワイヤボンディング電極2aも加熱され、金からなる上層70に中間層60中のPdが拡散し、上層70はAu-Pd合金となる。加熱温度によりPdの拡散量が異なるため、リフロー炉等を用いてセラミック基板部品10を均一に加熱するのが好ましい。Pdの拡散は中間層60中のPにより抑制されるので、上層70におけるAuの濃度は、AuとPdの合計濃度を100原子％として、80原子％以上である。Auの濃度が80原子％未満であると、ボンディング強度が低く、ボンディングの信頼性が著しく損なわれる。
[2] 電子部品
セラミック基板部品10のワイヤボンディング電極2aと半導体素子200の端子とをボンディングワイヤ20で接続する。信頼性及び実装の高密度化の観点から、ボンディングワイヤ20は100μm以下の太さの金線が好ましい。得られる電子部品として、増幅器、電圧制御発振器、高周波スイッチ、DC-DCコンバータ等が挙げられる。
本発明を以下の実施例によりさらに詳細に説明するが、本発明はこれらに限定されるものではない。
実施例1〜5
アルミナを主成分とするセラミックグリーンシートの表面に、銀を主成分とする導電ペーストをスクリーン印刷し、内部電極を形成した。異なるパターンの内部電極を形成した複数のセラミックグリーンシートを積層及び圧着し、積層体を得た。積層体表面に銀を主体とするペーストを印刷し、厚さ10μmの下地層を形成した。この積層体を900℃で1時間焼成した。
積層体の表面を硫酸で洗浄した後、塩化パラジウムを主成分とする水溶液に浸漬し、下地層の表面に塩化パラジウムを付着させた。イオン交換水で余分な塩化パラジウムを洗浄した後、ジ亜燐酸ナトリウムを還元剤とする加熱した無電解Ni-Pメッキ液に浸漬し、Ni-P層を形成した。Ni-P層をイオン交換水で洗浄した後、次亜燐酸ナトリウムを含有する無電解パラジウムメッキ液（形成される層中のP量が1.2〜4質量％となるように組成を調整）に積層体を浸漬し、Ni-P層上にPd-P合金層を形成した。イオン交換水で洗浄した後、加熱したノーシアン置換型金メッキ液にセラミック基板部品を浸漬し、Pd-P合金層上にAu層を形成した。各メッキ層の厚さはメッキ液への浸漬時間により調整した。
得られたセラミック基板部品の実装電極の一つにSn-Ag-Cuを主成分とする半田ペーストを塗布し、チップ部品を搭載して、ピーク温度340℃に設定されたリフロー炉を通過させ、チップ部品とセラミック基板部品の実装電極とを半田接合するとともに、熱処理を行った。図5に熱処理条件を示す。本実施例では、セラミック基板部品を160℃に予熱した後、約90秒でピーク温度まで加熱した。その後、半導体素子のパッドとセラミック基板部品のワイヤボンディング電極とを、超音波ボンダーを用いて25μmの太さの金線でボンディングした。
得られた各セラミック基板部品について、以下の評価を行った。
(1) 各メッキ層の厚さ
各メッキ層の厚さを蛍光Ｘ線厚さ計により測定した。
(2) Pd-P合金層（中間層）のPの含有量
マーカス型高周波グロー放電発光表面分析装置により計測した。
(3) ボンディングワイヤの接続強度及び破壊モード
接続したボンディングワイヤを冶具で破壊するまで引っ張り、ボンディングワイヤの接続強度を測定した。また破壊した部位に応じて破壊モードを下記の通りとした。
ワイヤ切れ：破壊がボンディングワイヤで起こった場合。
パッド剥がれ：ボンディングワイヤが半導体素子のパッドから剥離した場合。
(4) 上層におけるAuの濃度
熱処理によりPdが中間層から上層に拡散する程度を調べるため、上層の表面から中間層の間をオージェ電子分光（Auger Electron Spectroscopy，AES）分析を行った。AuとPdの合計濃度を100原子％として、Auの濃度を原子％で表した。
(5) 中間層の表面組織
上層を形成する前に、中間層の表面を走査型電子顕微鏡（Scanning Electron Microscope）により観察した。
比較例1及び2
下層となるNi-P層を形成した後、ギ酸を還元剤とするパラジウムメッキ液により純パラジウムメッキの中間層を形成し、中間層の上に加熱したノーシアン置換型金メッキ液によりAu層を形成した以外、実施例1と同様にして、外部電極を有するセラミック基板部品を作製した。このセラミック基板部品に対して実施例1と同様にして熱処理及びワイヤボンディングを行い、実施例1と同じ評価を行った。結果を表1に示す。
図3及び図6はそれぞれ、オージェ電子分光分析により調べた実施例1及び比較例2のセラミック基板部品のワイヤボンディング電極における深さ方向の元素分布を示す。中間層にPを含有する実施例1では、中間層にPを含有しない比較例2と比べて上層へのPdの拡散が抑制されたことが分かる。上層の深さ10 nmの部分における金の含有率は、Pの含有によるPdの拡散の抑制により増大した。これに対して、Pdの拡散が多いために金の含有率が低い比較例2では、金線はワイヤボンディング電極から剥がれた。なお、上層が薄い比較例1では、金線と上層とのなじみが悪く、金線はワイヤボンディング電極から剥がれた。
図4及び図7はそれぞれ実施例1及び比較例2の中間層の表面組織を示す。図7から明らかなように比較例2の中間層では結晶が観察されたが、図4から明らかなようにPを含有するPdメッキからなる実施例1の中間層では、結晶やピンホールが観察されなかった。Ｘ線回折像から、実施例1の中間層が非晶質であることが分った。
実施例6〜10，比較例3〜5
実施例1と同様の方法により中間層に含まれるPの量が異なるセラミック基板部品を作製した。セラミック基板部品の実装電極の一つにSn-Ag-Cuを主成分とする半田ペーストを塗布し、半導体素子を搭載して、ピーク温度を230℃、250℃、300℃及び340℃に設定したリフロー炉を通路させ、半導体素子とセラミック基板部品とを半田接合するとともに、熱処理した。リフロー炉での昇温条件は実施例1と同じであった。実施例1と同じ評価を行った。結果を表2に示す。
中間層が1.9質量％のPを含有する場合、高温で熱処理をしても良好なワイヤボンディング性が得られた。また中間層が0.4質量％のPを含有する場合、高温の熱処理ではワイヤボンディング性が低下したが、低温の熱処理では上層の金含有率が80原子％以上であれば、良好なワイヤボンディング性が得られた。

Claims (6)

  1. 上面に複数の外部電極を有するセラミック基板部品であって、前記外部電極はボンディングワイヤが接合されるワイヤボンディング電極を含み、前記ワイヤボンディング電極は、セラミック基板上に順に形成したAg又はCuを主体とする下地層と、Niを主体とする下層と、0.4〜5質量％のPを含有するPd-P合金を主体とする中間層と、Auを主体とする上層とからなり、前記上層は半田付けに伴う加熱の後でPdを含有し、AuとPdの合計を100原子％としてAuの濃度が80原子％以上であることを特徴とするセラミック基板部品。
  2. 請求項1に記載のセラミック基板部品において、前記中間層中のPの含有量が1.2〜4質量％であり、前記上層におけるAuの濃度が85原子％以上であることを特徴とするセラミック基板部品。
  3. 請求項1又は2に記載のセラミック基板部品において、前記中間層の厚さが0.05〜0.2μmであることを特徴とするセラミック基板部品。
  4. 請求項1〜3のいずれかに記載のセラミック基板部品において、前記上層の厚さが0.03〜0.2μmであることを特徴とするセラミック基板部品。
  5. 請求項1〜4のいずれかに記載のセラミック基板部品において、前記外部電極の一部が、実装部品を半田接続する実装電極であることを特徴とするセラミック基板部品。
  6. 請求項1〜5のいずれかに記載のセラミック基板部品に半導体素子を実装し、前記半導体素子と前記ワイヤボンディング電極とを金ワイヤで接続したことを特徴とする電子部品。
JP2008536402A 2006-09-26 2007-09-26 電子部品の製造方法 Active JP5293185B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008536402A JP5293185B2 (ja) 2006-09-26 2007-09-26 電子部品の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006260268 2006-09-26
JP2006260268 2006-09-26
PCT/JP2007/068717 WO2008038681A1 (fr) 2006-09-26 2007-09-26 Composant de substrat céramique et composant électronique utilisant celui-ci
JP2008536402A JP5293185B2 (ja) 2006-09-26 2007-09-26 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JPWO2008038681A1 true JPWO2008038681A1 (ja) 2010-01-28
JP5293185B2 JP5293185B2 (ja) 2013-09-18

Family

ID=39230117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008536402A Active JP5293185B2 (ja) 2006-09-26 2007-09-26 電子部品の製造方法

Country Status (4)

Country Link
US (1) US8064219B2 (ja)
EP (1) EP2073261B1 (ja)
JP (1) JP5293185B2 (ja)
WO (1) WO2008038681A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009038565A1 (en) * 2007-09-21 2009-03-26 Agere Systems, Inc. Soldering method and related device for improved resistance to brittle fracture
JP2010278138A (ja) * 2009-05-27 2010-12-09 Elpida Memory Inc 半導体装置及びその製造方法
JP5552934B2 (ja) * 2010-07-20 2014-07-16 Ｔｄｋ株式会社 被覆体及び電子部品
EP2608256A1 (en) * 2011-11-02 2013-06-26 Services Pétroliers Schlumberger Multi chip modules for downhole equipment
JP6020070B2 (ja) * 2011-11-17 2016-11-02 Tdk株式会社 被覆体及び電子部品
JP2014013795A (ja) * 2012-07-03 2014-01-23 Seiko Epson Corp ベース基板、電子デバイスおよび電子機器
DE102012111334A1 (de) * 2012-11-23 2014-05-28 Conti Temic Microelectronic Gmbh Potentialausgleich in einem Steuergerät für ein Kraftfahrzeug
JP6950258B2 (ja) * 2017-04-19 2021-10-13 株式会社デンソー 配線基板、当該配線基板を用いた電子装置および当該配線基板の製造方法
JP2020161785A (ja) * 2019-03-27 2020-10-01 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層型キャパシタ
JP7285123B2 (ja) * 2019-04-10 2023-06-01 上村工業株式会社 金めっき方法及びめっき皮膜

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3262657B2 (ja) 1993-12-14 2002-03-04 株式会社日立製作所 ボンディング方法及びボンディング構造
CN1314225A (zh) 2000-02-18 2001-09-26 德克萨斯仪器股份有限公司 铜镀层集成电路焊点的结构和方法
US20010033020A1 (en) 2000-03-24 2001-10-25 Stierman Roger J. Structure and method for bond pads of copper-metallized integrated circuits
JP2004055624A (ja) 2002-07-16 2004-02-19 Murata Mfg Co Ltd 基板の製造方法
JP2005072282A (ja) 2003-08-25 2005-03-17 Kyocera Corp 配線基板
JP2005259915A (ja) 2004-03-10 2005-09-22 Nec Electronics Corp 半導体装置およびその製造方法
JP2006196648A (ja) * 2005-01-13 2006-07-27 Hitachi Metals Ltd 外部接合電極付き電子部品およびその製造方法

Also Published As

Publication number Publication date
EP2073261A1 (en) 2009-06-24
US8064219B2 (en) 2011-11-22
WO2008038681A1 (fr) 2008-04-03
US20100302748A1 (en) 2010-12-02
EP2073261B1 (en) 2012-06-27
EP2073261A4 (en) 2010-04-28
JP5293185B2 (ja) 2013-09-18

Similar Documents

Publication Publication Date Title
JP5293185B2 (ja) 電子部品の製造方法
TWI358973B (ja)
JP5585080B2 (ja) 電極構造及びその製造方法、回路基板、半導体モジュール
WO2010079542A1 (ja) 半導体装置及びその製造方法
JP4674120B2 (ja) 配線基板およびその製造方法
JP2007123883A (ja) プリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板
US9883586B2 (en) Wiring substrate for bonding using solder having a low melting point and method for manufacturing same
JP3660798B2 (ja) 回路基板
JP4817043B2 (ja) セラミクス基板およびセラミクス基板を用いた電子部品とセラミクス基板の製造方法
JP2001060760A (ja) 回路電極およびその形成方法
US20070221704A1 (en) Method of manufacturing circuit device
JP2004055624A (ja) 基板の製造方法
EP1357771A1 (en) Electronic parts
JP2007123674A (ja) 配線基板、及び電子装置
JP2004200644A (ja) 配線基板
JP4721827B2 (ja) 配線基板の製造方法
JP2008028069A (ja) 外部接合電極付き基板およびその製造方法
JP2006203163A (ja) 配線基板
JP2002111187A (ja) 配線基板
JP3370540B2 (ja) 配線基板
KR100908432B1 (ko) 인쇄회로기판 및 이를 구비한 전자소자 패키지
JP3854177B2 (ja) 半導体素子搭載用配線基板およびその製造方法
JP2004127953A (ja) 配線基板
JP2006237268A (ja) 配線基板
JP2002134645A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130527

R150 Certificate of patent or registration of utility model

Ref document number: 5293185

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350