JP3854177B2 - 半導体素子搭載用配線基板およびその製造方法 - Google Patents
半導体素子搭載用配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP3854177B2 JP3854177B2 JP2002076232A JP2002076232A JP3854177B2 JP 3854177 B2 JP3854177 B2 JP 3854177B2 JP 2002076232 A JP2002076232 A JP 2002076232A JP 2002076232 A JP2002076232 A JP 2002076232A JP 3854177 B2 JP3854177 B2 JP 3854177B2
- Authority
- JP
- Japan
- Prior art keywords
- plating film
- semiconductor element
- metallized
- terminal
- external connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
Landscapes
- Chemically Coating (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子をフリップチップ接続で搭載する半導体素子搭載用配線基板およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来、半導体素子をフリップチップ接続により搭載するための半導体素子搭載用配線基板は、例えば、酸化アルミニウム質焼結体等の電気絶縁材料から成る複数の絶縁層を積層して成り、その上面に半導体素子が搭載される搭載部を有するとともにこの搭載部から内部を介して下面にかけて導出するタングステンメタライズ等の金属粉末メタライズから成る複数のメタライズ配線導体を形成して成る略四角平板状の絶縁基体と、この絶縁基体の下面に導出したメタライズ配線導体に銀ろう等のろう材を介して立設された鉄系合金や銅系合金等から成る複数の外部接続用リード端子とから構成されている。
【０００３】
そして、この半導体素子搭載用配線基板においては、メタライズ配線導体で絶縁基体の搭載部に露出した部位が半導体素子の電極に電気的に接続される半導体素子接続用メタライズ端子を形成しており、絶縁基体の搭載部に半導体素子をその各電極が半導体素子接続用メタライズ端子に半田バンプを介して接続されるようにして搭載し、しかる後、絶縁基体と半導体素子との間にアンダーフィルと呼ばれる樹脂充填材を充填するとともに絶縁基体上面に半導体素子を覆うようにして樹脂封止材や金属キャップを取着させることによって製品としての半導体装置となる。そして、この半導体装置は、半導体素子搭載用配線基板の外部接続用リード端子を外部電気回路基板に設けたソケットに挿入することによって外部電気回路基板に実装される。
【０００４】
なお、この従来の半導体素子搭載用配線基板においては、半導体素子接続用メタライズ端子および外部接続用リード端子が酸化腐食するのを防止するとともに半導体素子接続用メタライズ端子と半田バンプとの接続および外部接続用リード端子とソケットとの電気的接続を良好とするために、通常であれば半導体素子接続用メタライズ端子の表面および外部接続用リード端子の表面がニッケルめっき膜および金めっき膜で順次被覆されている。そして、一般的にこのようなニッケルめっき膜および金めっき膜としては、半導体素子接続用メタライズ端子には薄くて均一な厚みのめっき膜を被着可能な無電解めっき膜が、外部接続用リード端子には厚くて緻密なめっき膜を被着可能な電解めっき膜が被着されている。半導体素子接続用メタライズ端子に薄くて均一な厚みの無電解めっき膜を被着させるのは、この半導体素子接続用メタライズ端子に半導体素子の電極を半田バンプを介して接続させる際に半田バンプ中の錫と半導体素子接続用メタライズ端子に被着させた金めっき膜の金とが反応して形成される脆弱な金と錫との金属間化合物の量を少ないものとして半導体素子の電極と半導体素子接続用メタライズ端子とを半田バンプを介して強固に接合可能とするためであり、他方、外部接続用リード端子に厚くて緻密な電解めっき膜を被着させるのは、厚くて緻密な電解めっき膜により外部接続用リード端子の耐食性を高めるとともに、そのような厚いめっき膜を短時間に効率良く被着させることができるためである。
【０００５】
そして、半導体素子接続用メタライズ端子に無電解めっき膜によるニッケルめっき膜および金めっき膜を、外部接続用リード端子に電解めっき膜によるニッケルめっき膜および金めっき膜を順次被着させるには、まず、メタライズ配線導体が形成された絶縁基体と外部接続用リード端子とを準備するとともに、半導体素子接続用メタライズ端子を含むメタライズ配線導体の露出表面に無電解ニッケルめっき膜を被着させ、次にこの無電解ニッケルめっき膜が被着されたメタライズ配線導体の絶縁基体の下面に導出した部位に外部接続用リード端子を銀ろう等のろう材を介してろう付けすることにより絶縁基体の下面に外部接続用リード端子を立設し、次に、半導体素子接続用メタライズ端子および外部接続用リード端子の表面に無電解めっき膜による金めっき膜を被着させ、次に、半導体素子接続用メタライズ端子上を樹脂フィルムで被覆し、その状態で外部接続用リード端子の表面に被着させた無電解めっき膜による金めっき膜をエッチング除去した後、その外部接続用リード端子の表面に電解めっき膜によるニッケルめっき膜および金めっき膜を被着させ、最後に、半導体素子接続用メタライズ端子を被覆する樹脂フィルムを除去する方法が採用されていた。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述の従来の半導体素子搭載用配線基板においては、半導体素子接続用メタライズ端子に無電解めっき膜による金めっき膜を被着させた際にそれと同時に外部接続用リード端子の表面に被着された無電解めっき膜による金めっき膜を一旦エッチング除去した後、外部接続用リード端子の表面に電解めっき膜によるニッケルめっき膜および金めっき膜を被着させており、その製造が煩雑であるという問題点を有していた。
【０００７】
本発明は、かかる従来の問題点に鑑み案出されたものであり、その目的は、半導体素子接続用メタライズ端子と半田バンプとを強固に接続することができるとともに外部接続用リード端子に対して良好な耐食性を付与することができ、かつ生産性に優れた半導体素子搭載用配線基板を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の半導体素子搭載用配線基板は、上面に半導体素子が搭載される搭載部を有するとともに、前記搭載部から下面にかけて、前記搭載部に半導体素子接続用メタライズ端子を有する複数のメタライズ配線導体が形成された絶縁基体と、前記絶縁基体の下面に前記メタライズ配線導体と電気的に接続されるようにして立設された複数の外部接続用リード端子とを具備して成る半導体素子搭載用配線基板であって、前記半導体素子接続用メタライズ端子は無電解めっき膜により被覆されており、前記外部接続用リード端子は電解めっき膜および無電解めっき膜により順次被覆されていることを特徴とするものである。
【０００９】
また、本発明の半導体素子搭載用配線基板の製造方法は、上面に半導体素子が搭載される搭載部を有するとともに、前記搭載部から下面にかけて、前記搭載部に半導体素子接続用メタライズ端子を有する複数のメタライズ配線導体が形成された絶縁基体と、複数の外部接続用リード端子とを準備する工程と、前記絶縁基体の下面に前記複数の外部接続用リード端子を前記メタライズ配線導体と電気的に接続されるようにして立設する工程と、前記絶縁基体の上面に前記半導体素子接続用メタライズ端子を覆うようにして樹脂フィルムを貼着する工程と、前記外部接続用リード端子の表面に電解めっき膜を被着する工程と、前記樹脂フィルムを前記絶縁基体から剥離した後、前記半導体素子接続用メタライズ端子および前記外部接続用リード端子の表面に無電解めっき膜を被着する工程とから成ることを特徴とするものである。
また、本発明の半導体装置は、上記半導体素子搭載用配線基板の搭載部に、半導体素子が搭載されることを特徴とするものである。
【００１０】
本発明半導体素子搭載用配線基板によれば、半導体素子接続用メタライズ端子は薄くて均一な厚みの無電解めっき膜により被覆されており、外部接続用リード端子は厚くて緻密な電解めっき膜およびその上の薄くて均一な厚みの無電解めっき膜により順次被覆されていることから、半導体素子の電極と半導体素子接続用メタライズ端子とを半田バンプを介して強固に接続することができるとともに、外部接続用リード端子に対して良好な耐食性を付与することができる。
【００１１】
また、本発明の半導体素子搭載用配線基板の製造方法によれば、外部接続用リード端子が立設された絶縁基体の上面に半導体素子接続用メタライズ端子を覆うようにして樹脂フィルムを貼着した後、外部接続用リード端子の表面に電解めっき膜を被着し、その後、樹脂フィルムを剥離した後、半導体素子接続用メタライズ端子および外部接続用リード端子の表面に無電解めっき膜を被着することから、外部接続用リード端子表面の無電解めっき膜をエッチング除去することがないので、本発明の半導体素子搭載用配線基板を生産性良く製造することができる。
【００１２】
【発明の実施の形態】
次に、本発明を添付の図面を基に詳細に説明する。
図１は、本発明の半導体素子搭載用配線基板の実施の形態の一例を示す断面図であり、１は絶縁基体、２はメタライズ配線導体、３は外部接続用リード端子である。
【００１３】
絶縁基体１は、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体、ムライト質焼結体、窒化珪素質焼結体、炭化珪素質焼結体、ガラス−セラミックス等の電気絶縁材料から成る略四角平板であり、その上面に半導体素子４が搭載される搭載部１ａを有しており、この搭載部１ａに半導体素子４がフリップチップ接続で搭載される。
【００１４】
絶縁基体１は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等のセラミック原料粉末に適当な有機バインダー、溶剤を添加混合して泥漿状となすとともに、これを従来周知のドクターブレード法を採用してシート状となすことにより絶縁基体１用の複数枚のセラミックグリーンシートを得、しかる後、このセラミックグリーンシートに適当な打ち抜き加工を施すとともに、これらを上下に積層し、最後にこの積層体を約１６００℃の温度で焼成することによって製作される。
【００１５】
また、絶縁基体１には、その搭載部１ａから内部を介して下面に導出するタングステンやモリブデン、銅、銀等の金属粉末メタライズから成る複数のメタライズ配線導体２が形成されている。このメタライズ配線導体２は、半導体素子４の各電極を外部電気回路基板に電気的に接続するための導電路の一部として機能し、絶縁基体１の搭載部１ａに露出した部位が半導体素子４の電極に半田バンプ５を介して電気的および機械的に接続される半導体素子接続用メタライズ端子２ａを形成しており、絶縁基体１の下面に導出した部位が外部接続用リード端子３に電気的および機械的に接続される外部リード端子接続パッド２ｂを形成している。このようなメタライズ配線導体２は、絶縁基体１用のセラミックグリーンシートにメタライズ配線導体２用の金属ペーストを従来周知のスクリーン印刷法で印刷塗布し、これを絶縁基体１用のセラミックグリーンシートの積層体とともに焼成することにより絶縁基体１の搭載部１ａから内部を介して下面に導出するようにして形成される。なお、メタライズ配線導体２用の金属ペーストは、例えばメタライズ配線導体２がタングステンメタライズから成る場合であれば、タングステン粉末に適当な有機バインダー、溶剤を添加混合して適当な粘度のペースト状となすことによって製作される。
【００１６】
また、メタライズ配線導体２の外部リード端子接続パッド２ｂには鉄−ニッケル−コバルト合金等の鉄系合金やアロイ１９４等の銅系合金から成る略円柱状の外部接続用リード端子３が銀ろう等のろう材６を介して接合されている。外部接続用リード端子３は、半導体素子４の各電極を外部電気回路基板の配線導体に電気的に接続するための接続端子として機能し、メタライズ配線導体２の半導体素子接続用メタライズ端子２ａに半導体素子４の各電極を半田バンプ５を介して接続した後、外部接続用リード端子３を例えば外部電気回路基板に設けたソケット等に挿入することにより半導体素子４の各電極が外部電気回路に電気的に接続されることとなる。
【００１７】
そして、本発明の半導体素子搭載用配線基板においては、図２に要部拡大断面図で示すように、半導体素子接続用メタライズ端子２ａの表面が無電解ニッケルめっき膜７および無電解金めっき膜８で順次被覆されている。半導体素子接続用メタライズ端子２ａを被覆する無電解ニッケルめっき膜７および無電解金めっき膜８は、半導体素子接続用メタライズ端子２ａが酸化腐食するのを防止するとともに、半導体素子接続用メタライズ端子２ａと半田バンプ５との接続を良好なものとする作用をなし、いずれも無電解めっき法によって形成されることから、全ての半導体素子接続用メタライズ端子２ａに対して略均一な所定厚みに被着され、その結果、半導体素子接続用メタライズ端子２ａに半導体素子４の電極を半田バンプ５を介して接続する際に、その接続を安定かつ強固なものとすることができる。
【００１８】
これらの無電解めっき膜７、８のうち、無電解ニッケルめっき膜７は、半導体素子接続用メタライズ端子２ａに無電解金めっき膜８および半田バンプ５を接続させるための下地金属として機能し、その厚みが２μｍ未満であると、半導体素子接続用メタライズ端子２ａの酸化腐食を有効に防止することが困難であるとともに半導体素子接続用メタライズ端子２ａと半田バンプ５とを強固に接合することが困難となる傾向にあり、他方、１０μｍを超えると、無電解ニッケルめっき膜７を形成する際に無電解ニッケルめっき膜７中に発生する応力によって無電解ニッケルめっき膜７が半導体素子接続用メタライズ端子２ａから剥離してしまう危険性がある。したがって、無電解ニッケルめっき膜７の厚みは２〜１０μｍの範囲が好ましく、さらには３〜７μｍの範囲が好ましい。
【００１９】
また、無電解ニッケルめっき膜７は、ホウ素を０．０５〜５質量％含有するニッケル−ホウ素合金膜であることが好ましい。無電解ニッケルめっき膜７をホウ素含有量が０．０５〜５質量％のニッケル−ホウ素合金とした場合、無電解ニッケルめっき膜７中にピンホールやボイドを形成することがなくメタライズ配線導体２に対して良好な耐食性を付与することができる。この場合、無電解ニッケルめっき膜７中のホウ素含有量が０．０５重量％未満であると、無電解ニッケルめっき膜７中にピンホールやボイド、クラック等が発生する危険性が大きくなる傾向にあり、他方、５質量％を超えると、無電解ニッケルめっき膜７と無電解金めっき膜８との密着が弱いものとなる傾向にあるとともに無電解ニッケルめっき膜７の電気抵抗が大きくなる傾向にある。したがって、無電解ニッケルめっき膜７をニッケル−ホウ素合金とした場合、無電解ニッケルめっき膜７中のホウ素含有量は０．０５〜５質量％の範囲が好ましい。
【００２０】
さらに、無電解ニッケルめっき膜７をニッケル−ホウ素合金で形成する場合、無電解ニッケルめっき膜７をホウ素含有量が０．５〜５質量％の第１のニッケル−ホウ素合金めっき膜とこの上に被着されたホウ素含有量が0.05〜0.5重量％の第２のニッケル−ホウ素合金めっき膜との２層構造とすることが好ましい。ホウ素含有量が0.5〜5.0重量％の第１のニッケル−ホウ素合金めっき膜により無電解ニッケルめっき膜７とメタライズ配線導体２との接合を極めて強固なものとなすことができる。また、この上に被着されたホウ素含有量が０．０５〜０．５質量％の第２のニッケル−ホウ素合金めっき膜により無電解ニッケルめっき膜７と無電解金めっき膜８との密着を極めて良好なものとなすことができる。なお、無電解ニッケルめっき膜７をホウ素含有量が０．５〜５質量％の第１のニッケル−ホウ素合金めっき膜とこの上に被着されたホウ素含有量が０．０５〜０．５質量％の第２のニッケル−ホウ素合金めっき膜との２層構造とした場合には、第１のニッケル−ホウ素合金めっき膜の厚みが０．５〜５μｍの範囲であることが好ましく、第２のニッケル−ホウ素合金めっき膜の厚みが２〜５μｍの範囲であることが好ましい。第１のニッケル−ホウ素合金めっき膜の厚みが０．５μｍ未満であると、第１のニッケル−ホウ素めっき膜にピンホールやボイド等の欠陥が発生しやすくなる傾向にあり、他方５μｍを超えると、第１のニッケル−ホウ素合金めっき膜を被着させる際に発生する応力により無電解ニッケルめっき膜７がメタライズ配線導体２から剥離してしまう危険性がある。また、第２のニッケル−ホウ素合金めっき膜の厚みが２μｍ未満であると、無電解ニッケルめっき膜７と無電解金めっき膜８との密着を極めて良好とすることが困難となる傾向にあり、他方５μｍを超えると、第２のニッケル−ホウ素合金めっき膜を被着させる際に発生する応力により無電解ニッケルめっき膜７がメタライズ配線導体２から剥離してしまう危険性がある。
【００２１】
なお、半導体素子接続用メタライズ端子２ａに無電解ニッケルめっき膜７を被着させるには、めっき液として、例えばニッケル供給源である硫酸ニッケルと、還元剤であるジメチルアミンボランとを主成分とし、錯化剤として酢酸、マロン酸、コハク酸、プロピオン酸またはこれらのナトリウム塩のうちいずれか２〜３種類と、ｐＨ調整剤として塩化アンモニウムと、安定剤としてチオ２酢酸または酢酸鉛とを添加混合して製作しためっき液を用いる。このめっき液中にメタライズ配線導体２が配設された絶縁基体１をｐＨが５〜７程度、液温が５５〜６５℃程度の条件で浸漬することにより、半導体素子接続用メタライズ端子２ａの表面に無電解ニッケルめっき膜７を被着させることができる。そして、無電解ニッケルめっき膜７中のホウ素含有量を上記所定の範囲内に制御するには、例えば錯化剤を２〜３種類組み合わせること、およびそれぞれの濃度を増減させること、あるいは安定剤成分の種類および濃度を種々組み合わせることにより行なえばよい。その他、めっき条件すなわちめっき液のｐＨや液温、攪拌スピード等によっても制御することができる。なお、無電解ニッケルめっき膜７をホウ素含有量が０．５〜５質量％の第１のニッケル−ホウ素合金めっき膜とホウ素含有量が０．０５〜０．５質量％の第２のニッケル−ホウ素合金めっき膜とから構成する場合には、上述のめっき液の組成や条件を異ならせた２種類のめっき液を用いて２回に分けてめっきを行なえばよい。さらに、無電解ニッケルめっき膜７を被着させた後、これを非酸化雰囲気中、約７００〜９００℃の温度で熱処理してもよい。この場合、熱処理により無電解ニッケルめっき膜７とメタライズ配線導体２とが強固に密着するとともに、無電解ニッケルめっき膜７中の応力が緩和される。なお、このような熱処理は無電解ニッケルめっき膜７をホウ素含有量が０．５〜５質量％の第１のニッケル−ホウ素合金めっき膜とホウ素含有量が０．０５〜０．５質量％の第２のニッケル−ホウ素合金めっき膜とから構成する場合には、第１や第２のニッケル−ホウ素合金めっき膜を被着させた後にそれぞれ行えばよい。
【００２２】
また、無電解ニッケルめっき膜７の表面に被着された無電解金めっき膜８は、主として半導体素子接続用メタライズ端子２ａと半田バンプ５との濡れ性を極めて良好なものとする作用をなし、その厚みが０．０１μｍ未満では、半導体素子接続用メタライズ端子２ａと半田バンプ５との濡れ性が低下してしまう危険性があり、他方、１μｍを超えると、半田バンプ５を半導体素子接続用メタライズ端子２ａに接続させた際に、半田バンプ５中の錫と無電解金めっき膜８中の金との間で脆弱な金属間化合物が多量に形成され、そのため半田バンプ５と半導体素子接続用メタライズ端子２ａとを強固に接合させることができなくなる傾向にある。したがって、無電解金めっき膜８の厚みは０．０１〜１μｍの範囲が好ましく、さらには０．０３〜０．１μｍの範囲が好ましい。
【００２３】
なお、無電解金めっき膜８としては、置換および還元の作用により析出されるる無電解金めっき膜８が好適に用いられる。この無電解金めっき膜８は、例えば、金の供給源であるシアン化金カリウムと、錯化剤としてのシアン化カリウム等から成る無電解金めっき液を用い、このめっき液中に半導体素子搭載用配線基板をｐＨが６．９〜７．５程度、液温が７８〜８６℃程度の条件で約３０秒〜３０分程度浸漬することにより、無電解金めっき膜８を被着させることができる。なお、このような無電解金めっき膜８は、無電解ニッケルめっき膜７上に被着された後、非酸化雰囲気中、３００〜５００℃程度の温度で熱処理されてもよい。この場合、熱処理により無電解ニッケルめっき膜７と無電解金めっき膜８との密着をさらに強固なものとすることができる。
【００２４】
さらに、本発明の半導体素子搭載用配線基板においては、図３に要部拡大断面図で示すように、外部リード端子接続パッド２ｂに被着した無電解ニッケルめっき膜７および外部接続用リード端子３、ろう材６の各露出表面に電解ニッケルめっき膜９および電解金めっき膜１０、さらには、前述した半導体素子接続用メタライズ端子２ａを被覆する際に同時に被着される無電解金めっき膜８が順次被着されている。外部接続用リード端子３の露出表面を被覆する電解ニッケルめっき膜９および電解金めっき膜１０、無電解金めっき膜８は、外部接続用リード端子３が酸化腐食するのを有効に防止するとともに、外部接続用リード端子３と外部電気回路基板のソケットとの電気的な接続を良好なものとする作用をなし、酸化腐食しやすい鉄系合金や銅系合金から成る外部接続用リード端子３に対して極めて良好な耐食性を付与することができる。また、電解めっき法によるめっき膜はその析出速度が速いことから、外部接続用リード端子３に対して十分な厚みの電解ニッケルめっき膜９および電解金めっき膜１０を短時間で被着させることができ、配線基板の生産性を高いものとすることができる。
【００２５】
外部接続用リード端子３の露出表面を被覆する電解ニッケルめっき膜９は、外部接続用リード端子３に電解金めっき膜１０を被着させるための下地めっき膜として機能し、その厚みが１μｍ未満であると、電解ニッケルめっき膜９上に電解金めっき膜１０を強固に密着させることが困難となる傾向にあり、他方、１０μｍを超えると、電解ニッケルめっき膜９を形成する際に電解ニッケルめっき膜９中に発生する応力により電解ニッケルめっき膜９が外部接続用リード端子３から剥離してしまう危険性がある。したがって、電解ニッケルめっき層９の厚みは１〜１０μｍの範囲が好ましく、さらには３〜７μｍの範囲が好ましい。
【００２６】
なお、外部接続用リード端子３の露出表面に電解ニッケルめっき膜９を被着させるには、従来周知のスルファミン酸浴やワット浴を使用し、０．５〜７Ａ／ｄｍ2の電流密度でめっきを施す方法が採用され得る。
【００２７】
また、電解ニッケルめっき膜９の上に被着された電解金めっき膜１０は、外部接続用リード端子３に対して良好な耐食性を付与するとともに外部接続用リード端子３と外部電気回路基板のソケットの電気的な接触を極めて良好とする。このような電解金めっき膜１０は、その厚みが０．５μｍ未満では、外部接続用リード端子３に対して十分な耐食性を付与することができない危険性が大きなものとなり、他方、５μｍを超えると、電解金めっき膜１０の厚みが不要に厚いものとなり、半導体素子搭載用配線基板が極めて高価なものとなってしまう。したがって、電解金めっき膜１０の厚みは、０．５〜５μｍの範囲が好ましく、さらには０．７５〜３μｍの範囲が好ましい。なお、電解ニッケルめっき膜９の上に電解金めっき膜１０を被着させるには、従来周知の中性シアン化金めっき浴を使用し、０．１〜１Ａ／ｄｍ2の電流密度でめっきを施す方法が採用され得る。
【００２８】
さらに、電解金めっき膜１０の上に被着された無電解金めっき膜８は、外部接続用リード端子３に対して耐食性をさらに強化できるとともに、外部接続用リード端子３と外部電気回路基板のソケットの電気的な接触をさらに良好とできるように作用する。
【００２９】
かくして、本発明の半導体素子搭載用配線基板によれば、絶縁基体１の上面に半導体素子４をその各電極が電子部品接続用メタライズ端子２ａに半田バンプ５を介して接続されるようにして搭載し、しかる後、絶縁基体１と半導体素子４との間にアンダーフィルと呼ばれる樹脂充填材を充填するとともに絶縁基体１の上面に半導体素子４を覆うようにして樹脂封止材や金属キャップを取着させることによって製品としての半導体装置となる。そして、この半導体装置は、半導体素子搭載用配線基板の外部接続用リード端子３を外部電気回路基板に設けたソケットに挿入することによって外部電気回路基板に実装される。
【００３０】
次に、上述の本発明の半導体素子搭載用配線基板の製造方法について説明する。
まず、上面に半導体素子４が搭載される搭載部１ａを有するとともに、搭載部１ａから下面にかけて、搭載部１ａに半導体素子接続用メタライズ端子２ａを有する複数のメタライズ配線導体２が形成された絶縁基体１と、複数の外部接続用リード端子３とを準備する。次に、この絶縁基体１に形成されたメタライズ配線導体２の半導体素子接続用メタライズ端子２ａおよび外部リード端子接続パッド２ｂの露出表面に無電解めっき法により無電解ニッケルめっき膜７を被着させた後、無電解ニッケルめっき膜７が被着された外部リード端子接続パッド２ｂに外部接続用リード端子３を例えば銀−銅合金から成るろう材６を介して接合する。次に、絶縁基体１の上面に半導体素子接続用メタライズ端子２ａを覆うように樹脂フィルムを貼着してマスキングし、その状態で外部リード端子接続パッド２ｂに被着した無電解ニッケルめっき膜７および外部接続用リード端子３、ろう材６の各露出表面に電解ニッケルめっき膜９および電解金めっき膜１０を電解めっき法により順次被着させる。次に、絶縁基体１の上面から樹脂フィルムを除去するとともに、露出した半導体素子接続用メタライズ端子２ａ上の無電解ニッケルめっき膜７および外部リード端子接続パッド２ｂ、外部接続用リード端子３、ろう材６上の電解金めっき膜１０の上に無電解めっき法により無電解金めっき膜８を被着する。以上のようにして本発明の半導体素子搭載用配線基板が製造される。この場合、外部接続用リード端子３が立設された絶縁基体１の上面に半導体素子接続用メタライズ端子２ａを覆うようにして樹脂フィルムを貼着した後、外部接続用リード端子３の表面に電解ニッケルめっき膜９、電解金めっき膜１０を被着し、その後、樹脂フィルムを剥離した後、半導体素子接続用メタライズ端子２ａおよび外部接続用リード端子３の表面に無電解金めっき膜８を被着することから、外部接続用リード端子３表面の無電解金めっき膜８をエッチング除去することがないので、半導体素子接続用メタライズ端子２ａと半田バンプ５との接続性に優れるとともに、外部接続用リード端子３の耐食性に優れた本発明の半導体素子搭載用配線基板を生産性良く製造することができる。なお、無電解ニッケルめっき膜７、無電解金めっき膜８、電解ニッケルめっき膜９、電解金めっき膜１０を被着する際に用いるめっき液としては、前述しためっき液を用いればよい。この場合、無電解金めっき膜８を被着させるための無電解金めっき液としてｐＨ６．９〜７．５程度の略中性の無電解金めっき液を用いることにより、半導体素子接続用メタライズ端子２ａ上の無電解ニッケルめっき膜７と外部接続用リード端子３上の電解金めっき膜１０との両方の表面に薄くて均一な厚みの無電解金めっき膜８を被着させることが可能となる。
【００３１】
かくして、本発明の半導体素子搭載用配線基板の製造方法によれば、半導体素子接続用メタライズ端子２ａと半田バンプ５との接続性に優れるとともに、外部接続用リード端子３の耐食性に優れ、かつ生産性に優れた半導体素子搭載用配線基板を提供することができる。
【００３２】
なお、本発明は、上述の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更が可能であることはいうまでもない。
【００３３】
【発明の効果】
本発明半導体素子搭載用配線基板によれば、半導体素子接続用メタライズ端子は薄くて均一な厚みの無電解めっき膜により被覆されており、外部接続用リード端子は厚くて緻密な電解めっき膜およびその上の薄くて均一な厚みの無電解めっき膜により順次被覆されていることから、半導体素子の電極と半導体素子接続用メタライズ端子とを半田バンプを介して強固に接続することができるとともに、外部接続用リード端子に対して良好な耐食性を付与することができる。
【００３４】
また、本発明の半導体素子搭載用配線基板の製造方法によれば、外部接続用リード端子が立設された絶縁基体の上面に半導体素子接続用メタライズ端子を覆うようにして樹脂フィルムを貼着した後、外部接続用リード端子の表面に電解めっき膜を被着し、その後、樹脂フィルムを剥離した後、半導体素子接続用メタライズ端子および外部接続用リード端子の表面に無電解めっき膜を被着することから、外部接続用リード端子表面の無電解めっき膜をエッチング除去することがないので、本発明の半導体素子搭載用配線基板を生産性良く製造することができる。
【図面の簡単な説明】
【図１】本発明の半導体素子搭載用配線基板の実施の形態例を示す断面図である。
【図２】図１に示す半導体素子搭載用配線基板の要部拡大断面図である。
【図３】図１に示す半導体素子搭載用配線基板の要部拡大断面図である。
【符号の説明】
１・・・・・・絶縁基体
２・・・・・・メタライズ配線導体
２ａ・・・・・半導体素子接続用メタライズ端子
３・・・・・・外部接続用リード端子
４・・・・・・半導体素子
７・・・・・・無電解ニッケルめっき膜
８・・・・・・無電解金めっき膜
９・・・・・・電解ニッケルめっき膜
10・・・・・・電解金めっき膜
【発明の属する技術分野】
本発明は、半導体素子をフリップチップ接続で搭載する半導体素子搭載用配線基板およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来、半導体素子をフリップチップ接続により搭載するための半導体素子搭載用配線基板は、例えば、酸化アルミニウム質焼結体等の電気絶縁材料から成る複数の絶縁層を積層して成り、その上面に半導体素子が搭載される搭載部を有するとともにこの搭載部から内部を介して下面にかけて導出するタングステンメタライズ等の金属粉末メタライズから成る複数のメタライズ配線導体を形成して成る略四角平板状の絶縁基体と、この絶縁基体の下面に導出したメタライズ配線導体に銀ろう等のろう材を介して立設された鉄系合金や銅系合金等から成る複数の外部接続用リード端子とから構成されている。
【０００３】
そして、この半導体素子搭載用配線基板においては、メタライズ配線導体で絶縁基体の搭載部に露出した部位が半導体素子の電極に電気的に接続される半導体素子接続用メタライズ端子を形成しており、絶縁基体の搭載部に半導体素子をその各電極が半導体素子接続用メタライズ端子に半田バンプを介して接続されるようにして搭載し、しかる後、絶縁基体と半導体素子との間にアンダーフィルと呼ばれる樹脂充填材を充填するとともに絶縁基体上面に半導体素子を覆うようにして樹脂封止材や金属キャップを取着させることによって製品としての半導体装置となる。そして、この半導体装置は、半導体素子搭載用配線基板の外部接続用リード端子を外部電気回路基板に設けたソケットに挿入することによって外部電気回路基板に実装される。
【０００４】
なお、この従来の半導体素子搭載用配線基板においては、半導体素子接続用メタライズ端子および外部接続用リード端子が酸化腐食するのを防止するとともに半導体素子接続用メタライズ端子と半田バンプとの接続および外部接続用リード端子とソケットとの電気的接続を良好とするために、通常であれば半導体素子接続用メタライズ端子の表面および外部接続用リード端子の表面がニッケルめっき膜および金めっき膜で順次被覆されている。そして、一般的にこのようなニッケルめっき膜および金めっき膜としては、半導体素子接続用メタライズ端子には薄くて均一な厚みのめっき膜を被着可能な無電解めっき膜が、外部接続用リード端子には厚くて緻密なめっき膜を被着可能な電解めっき膜が被着されている。半導体素子接続用メタライズ端子に薄くて均一な厚みの無電解めっき膜を被着させるのは、この半導体素子接続用メタライズ端子に半導体素子の電極を半田バンプを介して接続させる際に半田バンプ中の錫と半導体素子接続用メタライズ端子に被着させた金めっき膜の金とが反応して形成される脆弱な金と錫との金属間化合物の量を少ないものとして半導体素子の電極と半導体素子接続用メタライズ端子とを半田バンプを介して強固に接合可能とするためであり、他方、外部接続用リード端子に厚くて緻密な電解めっき膜を被着させるのは、厚くて緻密な電解めっき膜により外部接続用リード端子の耐食性を高めるとともに、そのような厚いめっき膜を短時間に効率良く被着させることができるためである。
【０００５】
そして、半導体素子接続用メタライズ端子に無電解めっき膜によるニッケルめっき膜および金めっき膜を、外部接続用リード端子に電解めっき膜によるニッケルめっき膜および金めっき膜を順次被着させるには、まず、メタライズ配線導体が形成された絶縁基体と外部接続用リード端子とを準備するとともに、半導体素子接続用メタライズ端子を含むメタライズ配線導体の露出表面に無電解ニッケルめっき膜を被着させ、次にこの無電解ニッケルめっき膜が被着されたメタライズ配線導体の絶縁基体の下面に導出した部位に外部接続用リード端子を銀ろう等のろう材を介してろう付けすることにより絶縁基体の下面に外部接続用リード端子を立設し、次に、半導体素子接続用メタライズ端子および外部接続用リード端子の表面に無電解めっき膜による金めっき膜を被着させ、次に、半導体素子接続用メタライズ端子上を樹脂フィルムで被覆し、その状態で外部接続用リード端子の表面に被着させた無電解めっき膜による金めっき膜をエッチング除去した後、その外部接続用リード端子の表面に電解めっき膜によるニッケルめっき膜および金めっき膜を被着させ、最後に、半導体素子接続用メタライズ端子を被覆する樹脂フィルムを除去する方法が採用されていた。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述の従来の半導体素子搭載用配線基板においては、半導体素子接続用メタライズ端子に無電解めっき膜による金めっき膜を被着させた際にそれと同時に外部接続用リード端子の表面に被着された無電解めっき膜による金めっき膜を一旦エッチング除去した後、外部接続用リード端子の表面に電解めっき膜によるニッケルめっき膜および金めっき膜を被着させており、その製造が煩雑であるという問題点を有していた。
【０００７】
本発明は、かかる従来の問題点に鑑み案出されたものであり、その目的は、半導体素子接続用メタライズ端子と半田バンプとを強固に接続することができるとともに外部接続用リード端子に対して良好な耐食性を付与することができ、かつ生産性に優れた半導体素子搭載用配線基板を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の半導体素子搭載用配線基板は、上面に半導体素子が搭載される搭載部を有するとともに、前記搭載部から下面にかけて、前記搭載部に半導体素子接続用メタライズ端子を有する複数のメタライズ配線導体が形成された絶縁基体と、前記絶縁基体の下面に前記メタライズ配線導体と電気的に接続されるようにして立設された複数の外部接続用リード端子とを具備して成る半導体素子搭載用配線基板であって、前記半導体素子接続用メタライズ端子は無電解めっき膜により被覆されており、前記外部接続用リード端子は電解めっき膜および無電解めっき膜により順次被覆されていることを特徴とするものである。
【０００９】
また、本発明の半導体素子搭載用配線基板の製造方法は、上面に半導体素子が搭載される搭載部を有するとともに、前記搭載部から下面にかけて、前記搭載部に半導体素子接続用メタライズ端子を有する複数のメタライズ配線導体が形成された絶縁基体と、複数の外部接続用リード端子とを準備する工程と、前記絶縁基体の下面に前記複数の外部接続用リード端子を前記メタライズ配線導体と電気的に接続されるようにして立設する工程と、前記絶縁基体の上面に前記半導体素子接続用メタライズ端子を覆うようにして樹脂フィルムを貼着する工程と、前記外部接続用リード端子の表面に電解めっき膜を被着する工程と、前記樹脂フィルムを前記絶縁基体から剥離した後、前記半導体素子接続用メタライズ端子および前記外部接続用リード端子の表面に無電解めっき膜を被着する工程とから成ることを特徴とするものである。
また、本発明の半導体装置は、上記半導体素子搭載用配線基板の搭載部に、半導体素子が搭載されることを特徴とするものである。
【００１０】
本発明半導体素子搭載用配線基板によれば、半導体素子接続用メタライズ端子は薄くて均一な厚みの無電解めっき膜により被覆されており、外部接続用リード端子は厚くて緻密な電解めっき膜およびその上の薄くて均一な厚みの無電解めっき膜により順次被覆されていることから、半導体素子の電極と半導体素子接続用メタライズ端子とを半田バンプを介して強固に接続することができるとともに、外部接続用リード端子に対して良好な耐食性を付与することができる。
【００１１】
また、本発明の半導体素子搭載用配線基板の製造方法によれば、外部接続用リード端子が立設された絶縁基体の上面に半導体素子接続用メタライズ端子を覆うようにして樹脂フィルムを貼着した後、外部接続用リード端子の表面に電解めっき膜を被着し、その後、樹脂フィルムを剥離した後、半導体素子接続用メタライズ端子および外部接続用リード端子の表面に無電解めっき膜を被着することから、外部接続用リード端子表面の無電解めっき膜をエッチング除去することがないので、本発明の半導体素子搭載用配線基板を生産性良く製造することができる。
【００１２】
【発明の実施の形態】
次に、本発明を添付の図面を基に詳細に説明する。
図１は、本発明の半導体素子搭載用配線基板の実施の形態の一例を示す断面図であり、１は絶縁基体、２はメタライズ配線導体、３は外部接続用リード端子である。
【００１３】
絶縁基体１は、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体、ムライト質焼結体、窒化珪素質焼結体、炭化珪素質焼結体、ガラス−セラミックス等の電気絶縁材料から成る略四角平板であり、その上面に半導体素子４が搭載される搭載部１ａを有しており、この搭載部１ａに半導体素子４がフリップチップ接続で搭載される。
【００１４】
絶縁基体１は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等のセラミック原料粉末に適当な有機バインダー、溶剤を添加混合して泥漿状となすとともに、これを従来周知のドクターブレード法を採用してシート状となすことにより絶縁基体１用の複数枚のセラミックグリーンシートを得、しかる後、このセラミックグリーンシートに適当な打ち抜き加工を施すとともに、これらを上下に積層し、最後にこの積層体を約１６００℃の温度で焼成することによって製作される。
【００１５】
また、絶縁基体１には、その搭載部１ａから内部を介して下面に導出するタングステンやモリブデン、銅、銀等の金属粉末メタライズから成る複数のメタライズ配線導体２が形成されている。このメタライズ配線導体２は、半導体素子４の各電極を外部電気回路基板に電気的に接続するための導電路の一部として機能し、絶縁基体１の搭載部１ａに露出した部位が半導体素子４の電極に半田バンプ５を介して電気的および機械的に接続される半導体素子接続用メタライズ端子２ａを形成しており、絶縁基体１の下面に導出した部位が外部接続用リード端子３に電気的および機械的に接続される外部リード端子接続パッド２ｂを形成している。このようなメタライズ配線導体２は、絶縁基体１用のセラミックグリーンシートにメタライズ配線導体２用の金属ペーストを従来周知のスクリーン印刷法で印刷塗布し、これを絶縁基体１用のセラミックグリーンシートの積層体とともに焼成することにより絶縁基体１の搭載部１ａから内部を介して下面に導出するようにして形成される。なお、メタライズ配線導体２用の金属ペーストは、例えばメタライズ配線導体２がタングステンメタライズから成る場合であれば、タングステン粉末に適当な有機バインダー、溶剤を添加混合して適当な粘度のペースト状となすことによって製作される。
【００１６】
また、メタライズ配線導体２の外部リード端子接続パッド２ｂには鉄−ニッケル−コバルト合金等の鉄系合金やアロイ１９４等の銅系合金から成る略円柱状の外部接続用リード端子３が銀ろう等のろう材６を介して接合されている。外部接続用リード端子３は、半導体素子４の各電極を外部電気回路基板の配線導体に電気的に接続するための接続端子として機能し、メタライズ配線導体２の半導体素子接続用メタライズ端子２ａに半導体素子４の各電極を半田バンプ５を介して接続した後、外部接続用リード端子３を例えば外部電気回路基板に設けたソケット等に挿入することにより半導体素子４の各電極が外部電気回路に電気的に接続されることとなる。
【００１７】
そして、本発明の半導体素子搭載用配線基板においては、図２に要部拡大断面図で示すように、半導体素子接続用メタライズ端子２ａの表面が無電解ニッケルめっき膜７および無電解金めっき膜８で順次被覆されている。半導体素子接続用メタライズ端子２ａを被覆する無電解ニッケルめっき膜７および無電解金めっき膜８は、半導体素子接続用メタライズ端子２ａが酸化腐食するのを防止するとともに、半導体素子接続用メタライズ端子２ａと半田バンプ５との接続を良好なものとする作用をなし、いずれも無電解めっき法によって形成されることから、全ての半導体素子接続用メタライズ端子２ａに対して略均一な所定厚みに被着され、その結果、半導体素子接続用メタライズ端子２ａに半導体素子４の電極を半田バンプ５を介して接続する際に、その接続を安定かつ強固なものとすることができる。
【００１８】
これらの無電解めっき膜７、８のうち、無電解ニッケルめっき膜７は、半導体素子接続用メタライズ端子２ａに無電解金めっき膜８および半田バンプ５を接続させるための下地金属として機能し、その厚みが２μｍ未満であると、半導体素子接続用メタライズ端子２ａの酸化腐食を有効に防止することが困難であるとともに半導体素子接続用メタライズ端子２ａと半田バンプ５とを強固に接合することが困難となる傾向にあり、他方、１０μｍを超えると、無電解ニッケルめっき膜７を形成する際に無電解ニッケルめっき膜７中に発生する応力によって無電解ニッケルめっき膜７が半導体素子接続用メタライズ端子２ａから剥離してしまう危険性がある。したがって、無電解ニッケルめっき膜７の厚みは２〜１０μｍの範囲が好ましく、さらには３〜７μｍの範囲が好ましい。
【００１９】
また、無電解ニッケルめっき膜７は、ホウ素を０．０５〜５質量％含有するニッケル−ホウ素合金膜であることが好ましい。無電解ニッケルめっき膜７をホウ素含有量が０．０５〜５質量％のニッケル−ホウ素合金とした場合、無電解ニッケルめっき膜７中にピンホールやボイドを形成することがなくメタライズ配線導体２に対して良好な耐食性を付与することができる。この場合、無電解ニッケルめっき膜７中のホウ素含有量が０．０５重量％未満であると、無電解ニッケルめっき膜７中にピンホールやボイド、クラック等が発生する危険性が大きくなる傾向にあり、他方、５質量％を超えると、無電解ニッケルめっき膜７と無電解金めっき膜８との密着が弱いものとなる傾向にあるとともに無電解ニッケルめっき膜７の電気抵抗が大きくなる傾向にある。したがって、無電解ニッケルめっき膜７をニッケル−ホウ素合金とした場合、無電解ニッケルめっき膜７中のホウ素含有量は０．０５〜５質量％の範囲が好ましい。
【００２０】
さらに、無電解ニッケルめっき膜７をニッケル−ホウ素合金で形成する場合、無電解ニッケルめっき膜７をホウ素含有量が０．５〜５質量％の第１のニッケル−ホウ素合金めっき膜とこの上に被着されたホウ素含有量が0.05〜0.5重量％の第２のニッケル−ホウ素合金めっき膜との２層構造とすることが好ましい。ホウ素含有量が0.5〜5.0重量％の第１のニッケル−ホウ素合金めっき膜により無電解ニッケルめっき膜７とメタライズ配線導体２との接合を極めて強固なものとなすことができる。また、この上に被着されたホウ素含有量が０．０５〜０．５質量％の第２のニッケル−ホウ素合金めっき膜により無電解ニッケルめっき膜７と無電解金めっき膜８との密着を極めて良好なものとなすことができる。なお、無電解ニッケルめっき膜７をホウ素含有量が０．５〜５質量％の第１のニッケル−ホウ素合金めっき膜とこの上に被着されたホウ素含有量が０．０５〜０．５質量％の第２のニッケル−ホウ素合金めっき膜との２層構造とした場合には、第１のニッケル−ホウ素合金めっき膜の厚みが０．５〜５μｍの範囲であることが好ましく、第２のニッケル−ホウ素合金めっき膜の厚みが２〜５μｍの範囲であることが好ましい。第１のニッケル−ホウ素合金めっき膜の厚みが０．５μｍ未満であると、第１のニッケル−ホウ素めっき膜にピンホールやボイド等の欠陥が発生しやすくなる傾向にあり、他方５μｍを超えると、第１のニッケル−ホウ素合金めっき膜を被着させる際に発生する応力により無電解ニッケルめっき膜７がメタライズ配線導体２から剥離してしまう危険性がある。また、第２のニッケル−ホウ素合金めっき膜の厚みが２μｍ未満であると、無電解ニッケルめっき膜７と無電解金めっき膜８との密着を極めて良好とすることが困難となる傾向にあり、他方５μｍを超えると、第２のニッケル−ホウ素合金めっき膜を被着させる際に発生する応力により無電解ニッケルめっき膜７がメタライズ配線導体２から剥離してしまう危険性がある。
【００２１】
なお、半導体素子接続用メタライズ端子２ａに無電解ニッケルめっき膜７を被着させるには、めっき液として、例えばニッケル供給源である硫酸ニッケルと、還元剤であるジメチルアミンボランとを主成分とし、錯化剤として酢酸、マロン酸、コハク酸、プロピオン酸またはこれらのナトリウム塩のうちいずれか２〜３種類と、ｐＨ調整剤として塩化アンモニウムと、安定剤としてチオ２酢酸または酢酸鉛とを添加混合して製作しためっき液を用いる。このめっき液中にメタライズ配線導体２が配設された絶縁基体１をｐＨが５〜７程度、液温が５５〜６５℃程度の条件で浸漬することにより、半導体素子接続用メタライズ端子２ａの表面に無電解ニッケルめっき膜７を被着させることができる。そして、無電解ニッケルめっき膜７中のホウ素含有量を上記所定の範囲内に制御するには、例えば錯化剤を２〜３種類組み合わせること、およびそれぞれの濃度を増減させること、あるいは安定剤成分の種類および濃度を種々組み合わせることにより行なえばよい。その他、めっき条件すなわちめっき液のｐＨや液温、攪拌スピード等によっても制御することができる。なお、無電解ニッケルめっき膜７をホウ素含有量が０．５〜５質量％の第１のニッケル−ホウ素合金めっき膜とホウ素含有量が０．０５〜０．５質量％の第２のニッケル−ホウ素合金めっき膜とから構成する場合には、上述のめっき液の組成や条件を異ならせた２種類のめっき液を用いて２回に分けてめっきを行なえばよい。さらに、無電解ニッケルめっき膜７を被着させた後、これを非酸化雰囲気中、約７００〜９００℃の温度で熱処理してもよい。この場合、熱処理により無電解ニッケルめっき膜７とメタライズ配線導体２とが強固に密着するとともに、無電解ニッケルめっき膜７中の応力が緩和される。なお、このような熱処理は無電解ニッケルめっき膜７をホウ素含有量が０．５〜５質量％の第１のニッケル−ホウ素合金めっき膜とホウ素含有量が０．０５〜０．５質量％の第２のニッケル−ホウ素合金めっき膜とから構成する場合には、第１や第２のニッケル−ホウ素合金めっき膜を被着させた後にそれぞれ行えばよい。
【００２２】
また、無電解ニッケルめっき膜７の表面に被着された無電解金めっき膜８は、主として半導体素子接続用メタライズ端子２ａと半田バンプ５との濡れ性を極めて良好なものとする作用をなし、その厚みが０．０１μｍ未満では、半導体素子接続用メタライズ端子２ａと半田バンプ５との濡れ性が低下してしまう危険性があり、他方、１μｍを超えると、半田バンプ５を半導体素子接続用メタライズ端子２ａに接続させた際に、半田バンプ５中の錫と無電解金めっき膜８中の金との間で脆弱な金属間化合物が多量に形成され、そのため半田バンプ５と半導体素子接続用メタライズ端子２ａとを強固に接合させることができなくなる傾向にある。したがって、無電解金めっき膜８の厚みは０．０１〜１μｍの範囲が好ましく、さらには０．０３〜０．１μｍの範囲が好ましい。
【００２３】
なお、無電解金めっき膜８としては、置換および還元の作用により析出されるる無電解金めっき膜８が好適に用いられる。この無電解金めっき膜８は、例えば、金の供給源であるシアン化金カリウムと、錯化剤としてのシアン化カリウム等から成る無電解金めっき液を用い、このめっき液中に半導体素子搭載用配線基板をｐＨが６．９〜７．５程度、液温が７８〜８６℃程度の条件で約３０秒〜３０分程度浸漬することにより、無電解金めっき膜８を被着させることができる。なお、このような無電解金めっき膜８は、無電解ニッケルめっき膜７上に被着された後、非酸化雰囲気中、３００〜５００℃程度の温度で熱処理されてもよい。この場合、熱処理により無電解ニッケルめっき膜７と無電解金めっき膜８との密着をさらに強固なものとすることができる。
【００２４】
さらに、本発明の半導体素子搭載用配線基板においては、図３に要部拡大断面図で示すように、外部リード端子接続パッド２ｂに被着した無電解ニッケルめっき膜７および外部接続用リード端子３、ろう材６の各露出表面に電解ニッケルめっき膜９および電解金めっき膜１０、さらには、前述した半導体素子接続用メタライズ端子２ａを被覆する際に同時に被着される無電解金めっき膜８が順次被着されている。外部接続用リード端子３の露出表面を被覆する電解ニッケルめっき膜９および電解金めっき膜１０、無電解金めっき膜８は、外部接続用リード端子３が酸化腐食するのを有効に防止するとともに、外部接続用リード端子３と外部電気回路基板のソケットとの電気的な接続を良好なものとする作用をなし、酸化腐食しやすい鉄系合金や銅系合金から成る外部接続用リード端子３に対して極めて良好な耐食性を付与することができる。また、電解めっき法によるめっき膜はその析出速度が速いことから、外部接続用リード端子３に対して十分な厚みの電解ニッケルめっき膜９および電解金めっき膜１０を短時間で被着させることができ、配線基板の生産性を高いものとすることができる。
【００２５】
外部接続用リード端子３の露出表面を被覆する電解ニッケルめっき膜９は、外部接続用リード端子３に電解金めっき膜１０を被着させるための下地めっき膜として機能し、その厚みが１μｍ未満であると、電解ニッケルめっき膜９上に電解金めっき膜１０を強固に密着させることが困難となる傾向にあり、他方、１０μｍを超えると、電解ニッケルめっき膜９を形成する際に電解ニッケルめっき膜９中に発生する応力により電解ニッケルめっき膜９が外部接続用リード端子３から剥離してしまう危険性がある。したがって、電解ニッケルめっき層９の厚みは１〜１０μｍの範囲が好ましく、さらには３〜７μｍの範囲が好ましい。
【００２６】
なお、外部接続用リード端子３の露出表面に電解ニッケルめっき膜９を被着させるには、従来周知のスルファミン酸浴やワット浴を使用し、０．５〜７Ａ／ｄｍ2の電流密度でめっきを施す方法が採用され得る。
【００２７】
また、電解ニッケルめっき膜９の上に被着された電解金めっき膜１０は、外部接続用リード端子３に対して良好な耐食性を付与するとともに外部接続用リード端子３と外部電気回路基板のソケットの電気的な接触を極めて良好とする。このような電解金めっき膜１０は、その厚みが０．５μｍ未満では、外部接続用リード端子３に対して十分な耐食性を付与することができない危険性が大きなものとなり、他方、５μｍを超えると、電解金めっき膜１０の厚みが不要に厚いものとなり、半導体素子搭載用配線基板が極めて高価なものとなってしまう。したがって、電解金めっき膜１０の厚みは、０．５〜５μｍの範囲が好ましく、さらには０．７５〜３μｍの範囲が好ましい。なお、電解ニッケルめっき膜９の上に電解金めっき膜１０を被着させるには、従来周知の中性シアン化金めっき浴を使用し、０．１〜１Ａ／ｄｍ2の電流密度でめっきを施す方法が採用され得る。
【００２８】
さらに、電解金めっき膜１０の上に被着された無電解金めっき膜８は、外部接続用リード端子３に対して耐食性をさらに強化できるとともに、外部接続用リード端子３と外部電気回路基板のソケットの電気的な接触をさらに良好とできるように作用する。
【００２９】
かくして、本発明の半導体素子搭載用配線基板によれば、絶縁基体１の上面に半導体素子４をその各電極が電子部品接続用メタライズ端子２ａに半田バンプ５を介して接続されるようにして搭載し、しかる後、絶縁基体１と半導体素子４との間にアンダーフィルと呼ばれる樹脂充填材を充填するとともに絶縁基体１の上面に半導体素子４を覆うようにして樹脂封止材や金属キャップを取着させることによって製品としての半導体装置となる。そして、この半導体装置は、半導体素子搭載用配線基板の外部接続用リード端子３を外部電気回路基板に設けたソケットに挿入することによって外部電気回路基板に実装される。
【００３０】
次に、上述の本発明の半導体素子搭載用配線基板の製造方法について説明する。
まず、上面に半導体素子４が搭載される搭載部１ａを有するとともに、搭載部１ａから下面にかけて、搭載部１ａに半導体素子接続用メタライズ端子２ａを有する複数のメタライズ配線導体２が形成された絶縁基体１と、複数の外部接続用リード端子３とを準備する。次に、この絶縁基体１に形成されたメタライズ配線導体２の半導体素子接続用メタライズ端子２ａおよび外部リード端子接続パッド２ｂの露出表面に無電解めっき法により無電解ニッケルめっき膜７を被着させた後、無電解ニッケルめっき膜７が被着された外部リード端子接続パッド２ｂに外部接続用リード端子３を例えば銀−銅合金から成るろう材６を介して接合する。次に、絶縁基体１の上面に半導体素子接続用メタライズ端子２ａを覆うように樹脂フィルムを貼着してマスキングし、その状態で外部リード端子接続パッド２ｂに被着した無電解ニッケルめっき膜７および外部接続用リード端子３、ろう材６の各露出表面に電解ニッケルめっき膜９および電解金めっき膜１０を電解めっき法により順次被着させる。次に、絶縁基体１の上面から樹脂フィルムを除去するとともに、露出した半導体素子接続用メタライズ端子２ａ上の無電解ニッケルめっき膜７および外部リード端子接続パッド２ｂ、外部接続用リード端子３、ろう材６上の電解金めっき膜１０の上に無電解めっき法により無電解金めっき膜８を被着する。以上のようにして本発明の半導体素子搭載用配線基板が製造される。この場合、外部接続用リード端子３が立設された絶縁基体１の上面に半導体素子接続用メタライズ端子２ａを覆うようにして樹脂フィルムを貼着した後、外部接続用リード端子３の表面に電解ニッケルめっき膜９、電解金めっき膜１０を被着し、その後、樹脂フィルムを剥離した後、半導体素子接続用メタライズ端子２ａおよび外部接続用リード端子３の表面に無電解金めっき膜８を被着することから、外部接続用リード端子３表面の無電解金めっき膜８をエッチング除去することがないので、半導体素子接続用メタライズ端子２ａと半田バンプ５との接続性に優れるとともに、外部接続用リード端子３の耐食性に優れた本発明の半導体素子搭載用配線基板を生産性良く製造することができる。なお、無電解ニッケルめっき膜７、無電解金めっき膜８、電解ニッケルめっき膜９、電解金めっき膜１０を被着する際に用いるめっき液としては、前述しためっき液を用いればよい。この場合、無電解金めっき膜８を被着させるための無電解金めっき液としてｐＨ６．９〜７．５程度の略中性の無電解金めっき液を用いることにより、半導体素子接続用メタライズ端子２ａ上の無電解ニッケルめっき膜７と外部接続用リード端子３上の電解金めっき膜１０との両方の表面に薄くて均一な厚みの無電解金めっき膜８を被着させることが可能となる。
【００３１】
かくして、本発明の半導体素子搭載用配線基板の製造方法によれば、半導体素子接続用メタライズ端子２ａと半田バンプ５との接続性に優れるとともに、外部接続用リード端子３の耐食性に優れ、かつ生産性に優れた半導体素子搭載用配線基板を提供することができる。
【００３２】
なお、本発明は、上述の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更が可能であることはいうまでもない。
【００３３】
【発明の効果】
本発明半導体素子搭載用配線基板によれば、半導体素子接続用メタライズ端子は薄くて均一な厚みの無電解めっき膜により被覆されており、外部接続用リード端子は厚くて緻密な電解めっき膜およびその上の薄くて均一な厚みの無電解めっき膜により順次被覆されていることから、半導体素子の電極と半導体素子接続用メタライズ端子とを半田バンプを介して強固に接続することができるとともに、外部接続用リード端子に対して良好な耐食性を付与することができる。
【００３４】
また、本発明の半導体素子搭載用配線基板の製造方法によれば、外部接続用リード端子が立設された絶縁基体の上面に半導体素子接続用メタライズ端子を覆うようにして樹脂フィルムを貼着した後、外部接続用リード端子の表面に電解めっき膜を被着し、その後、樹脂フィルムを剥離した後、半導体素子接続用メタライズ端子および外部接続用リード端子の表面に無電解めっき膜を被着することから、外部接続用リード端子表面の無電解めっき膜をエッチング除去することがないので、本発明の半導体素子搭載用配線基板を生産性良く製造することができる。
【図面の簡単な説明】
【図１】本発明の半導体素子搭載用配線基板の実施の形態例を示す断面図である。
【図２】図１に示す半導体素子搭載用配線基板の要部拡大断面図である。
【図３】図１に示す半導体素子搭載用配線基板の要部拡大断面図である。
【符号の説明】
１・・・・・・絶縁基体
２・・・・・・メタライズ配線導体
２ａ・・・・・半導体素子接続用メタライズ端子
３・・・・・・外部接続用リード端子
４・・・・・・半導体素子
７・・・・・・無電解ニッケルめっき膜
８・・・・・・無電解金めっき膜
９・・・・・・電解ニッケルめっき膜
10・・・・・・電解金めっき膜
Claims (3)
- 上面に半導体素子が搭載される搭載部を有するとともに、前記搭載部から下面にかけて、前記搭載部に半導体素子接続用メタライズ端子を有する複数のメタライズ配線導体が形成された絶縁基体と、前記絶縁基体の下面に前記メタライズ配線導体と電気的に接続されるようにして立設された複数の外部接続用リード端子とを具備して成る半導体素子搭載用配線基板であって、前記半導体素子接続用メタライズ端子は無電解めっき膜により被覆されており、前記外部接続用リード端子は電解めっき膜および無電解めっき膜により順次被覆されていることを特徴とする半導体素子搭載用配線基板。
- 上面に半導体素子が搭載される搭載部を有するとともに、前記搭載部から下面にかけて、前記搭載部に半導体素子接続用メタライズ端子を有する複数のメタライズ配線導体が形成された絶縁基体と、複数の外部接続用リード端子とを準備する工程と、前記絶縁基体の下面に前記複数の外部接続用リード端子を前記メタライズ配線導体と電気的に接続されるようにして立設する工程と、前記絶縁基体の上面に前記半導体素子接続用メタライズ端子を覆うようにして樹脂フィルムを貼着する工程と、前記外部接続用リード端子の表面に電解めっき膜を被着する工程と、前記樹脂フィルムを前記絶縁基体から剥離した後、前記半導体素子接続用メタライズ端子および前記外部接続用リード端子の表面に無電解めっき膜を被着する工程とから成ることを特徴とする半導体素子搭載用配線基板の製造方法。
- 請求項１に記載の半導体素子搭載用配線基板の搭載部に、半導体素子が搭載されることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002076232A JP3854177B2 (ja) | 2002-03-19 | 2002-03-19 | 半導体素子搭載用配線基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002076232A JP3854177B2 (ja) | 2002-03-19 | 2002-03-19 | 半導体素子搭載用配線基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003273269A JP2003273269A (ja) | 2003-09-26 |
| JP3854177B2 true JP3854177B2 (ja) | 2006-12-06 |
Family
ID=29205068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002076232A Expired - Fee Related JP3854177B2 (ja) | 2002-03-19 | 2002-03-19 | 半導体素子搭載用配線基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3854177B2 (ja) |
-
2002
- 2002-03-19 JP JP2002076232A patent/JP3854177B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003273269A (ja) | 2003-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002111188A (ja) | 配線基板 | |
| JP3854177B2 (ja) | 半導体素子搭載用配線基板およびその製造方法 | |
| JP2002076189A (ja) | 配線基板 | |
| JP2009224651A (ja) | 配線基板およびその製造方法 | |
| JP2002057444A (ja) | 配線基板 | |
| JP3495773B2 (ja) | 回路基板 | |
| JP4683768B2 (ja) | 配線基板 | |
| JP3420469B2 (ja) | 配線基板 | |
| JP3898482B2 (ja) | 配線基板 | |
| JP2001230364A (ja) | 半導体素子搭載用配線基板 | |
| JP3740407B2 (ja) | 配線基板 | |
| JP3771854B2 (ja) | 配線基板 | |
| JP2003155593A (ja) | 配線基板 | |
| JP3466452B2 (ja) | 配線基板の製造方法 | |
| JP2002110838A (ja) | 配線基板 | |
| JP3645744B2 (ja) | セラミック配線基板 | |
| JP2003100952A (ja) | 配線基板 | |
| JP3623686B2 (ja) | 配線基板の製造方法 | |
| JP4109391B2 (ja) | 配線基板 | |
| JP4646373B2 (ja) | 配線基板およびその製造方法 | |
| JP3583018B2 (ja) | セラミック配線基板 | |
| JP3780505B2 (ja) | 配線基板 | |
| JP2000244087A (ja) | 配線基板 | |
| JP2003037355A (ja) | 配線基板 | |
| JP2004127953A (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060808 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060907 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3854177 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090915 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130915 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |