JP3466452B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法

Info

Publication number
JP3466452B2
JP3466452B2 JP35528797A JP35528797A JP3466452B2 JP 3466452 B2 JP3466452 B2 JP 3466452B2 JP 35528797 A JP35528797 A JP 35528797A JP 35528797 A JP35528797 A JP 35528797A JP 3466452 B2 JP3466452 B2 JP 3466452B2
Authority
JP
Japan
Prior art keywords
metal layer
wiring board
semiconductor element
metallized
wiring conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35528797A
Other languages
English (en)
Other versions
JPH11186431A (ja
Inventor
尚孝 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP35528797A priority Critical patent/JP3466452B2/ja
Publication of JPH11186431A publication Critical patent/JPH11186431A/ja
Application granted granted Critical
Publication of JP3466452B2 publication Critical patent/JP3466452B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、半導体素子がフリ
ップチップ接続により搭載されるのに好適な配線基板を
得ることができる配線基板の製造方法に関するものであ
る。 【0002】 【従来の技術】従来、半導体素子をフリップチップ接続
により搭載するための配線基板は、例えば酸化アルミニ
ウム質焼結体等の電気絶縁材料から成る複数の絶縁層を
積層して成り、上面中央部に半導体素子が搭載される搭
載部を有する絶縁基体と、一端部が絶縁基体上面の搭載
部に露出するとともに他端部が絶縁基体の内部および/
または表面を介して絶縁基体下面に導出するようにして
被着形成され、搭載部に露出した一端部に半導体素子の
電極が半田バンプを介して接続されるタングステン等の
高融点金属からなるメタライズ配線導体とから構成され
ており、絶縁基体上面の搭載部に露出したメタライズ配
線導体の一端部に半導体素子の各電極を半田バンプを介
して接続し、しかる後、絶縁基体と半導体素子との間に
アンダーフィルと呼ばれる樹脂充填材を充填し、最後に
絶縁基体上面に半導体素子を覆うようにして樹脂封止材
や金属キャップを取着させることによって製品としての
半導体装置となる。 【0003】また、この配線基板は、メタライズ配線導
体の一端部と半田バンプとの接続を容易かつ強固なもの
とするためにメタライズ配線導体の露出表面にニッケル
を主成分とする中間金属層が被着されており、さらにこ
の中間金属層の表面に金を主成分とする表面金属層が被
着されている。 【0004】このような配線基板は、まず、従来周知の
セラミックグリーンシート積層法および厚膜メタライズ
法を採用して表面に高融点金属からなるメタライズ配線
導体を有する絶縁基体を準備し、次にメタライズ配線導
体の表面にニッケルを主成分とする中間金属層を従来周
知の無電解めっき法により被着させ、次にこの中間金属
層の表面に金を主成分とする表面金属層を従来周知の無
電解めっき法により被着させることによって製作され
る。 【0005】また、配線基板のメタライズ配線導体の一
端部に半導体素子の各電極を半田バンプを介して接続す
るには、鉛−錫等から成る半田バンプを半導体素子の電
極に予め被着させておき、この半導体素子の電極に被着
させた半田バンプを配線基板の搭載部に露出したメタラ
イズ配線導体の一端部に当接させるとともに所定の温度
で半田バンプを溶融させることによりメタライズ配線導
体の一端部に半導体素子の各電極を半田バンプを介して
接続する方法が採用されている。 【0006】また、配線基板のメタライズ配線導体に半
導体素子の各電極を半田バンプを介して接続する際に
は、溶融した半田バンプとメタライズビア導体との接合
性を良好とするためにフラックスが使用される。 【0007】従来、このフラックスは、半導体素子の各
電極がメタライズ配線導体に半田バンプを介して接合さ
れた後、フロンやトリクロロエタン等の有機溶剤で洗浄
することによって除去されていたが、このようなフロン
やトリクロロエタン等はオゾン層を破壊したり、あるい
は人体に有害であること等から、近時、環境や人体への
影響を考慮してこのような有機溶剤での洗浄を行なわな
い試みがなされるようになってきた。 【0008】その試みの一つとして、半導体素子の電極
を配線基板の搭載部に露出したメタライズ配線導体の一
端部に半田バンプを介して接合する際、半田を溶融させ
る熱によりフラックス成分を半導体素子と絶縁基体との
隙間から外部に揮散除去させる方法が検討されている。 【0009】 【発明が解決しようとする課題】しかしながら、この配
線基板は、金を主成分とする表面金属層を被着させた後
の絶縁基体とフラックスとの濡れ性が極めて良好なもの
となっており、このことから、半導体素子の電極を配線
基板の搭載部に露出したメタライズ配線導体の一端部に
半田バンプを介して接合する際、半田を溶融させる熱に
よりフラックス成分を半導体素子と絶縁基体との隙間か
ら外部に揮散除去させようとしても、フラックス成分が
絶縁基体表面から離脱しにくく、そのため絶縁基体の搭
載部にフラックス成分が残留してこれがメタライズ配線
導体に腐食を発生させたり、半導体素子が作動時に発生
する熱により気化してアンダーフィルにクラックや破裂
を発生させてしまうという欠点を有していた。 【0010】本発明は上記事情に鑑みて案出されたもの
であり、その目的は、絶縁基体の搭載部に露出したメタ
ライズ配線導体に半導体素子の電極を半田バンプを介し
て接続する際にフラックス成分が残留せず、アンダーフ
ィルを充填させた後に熱が印加されたとしてもアンダー
フィルにクラックや破裂が発生しない、半導体素子の搭
載信頼性に優れた配線基板を得ることができる配線基板
の製造方法を提供することにある。 【0011】 【課題を解決するための手段】本発明の配線基板の製造
方法は、表面に高融点金属からなるメタライズ配線導体
を有する絶縁基体を準備し、次に前記メタライズ配線導
体の表面にニッケルを主成分とする中間金属層を2回に
分けて被着し、次にこの中間金属層の表面に金を主成分
とする表面金属層を被着し、しかる後、還元雰囲気中30
0乃至400℃の温度で熱処理することを特徴とするもので
ある。 【0012】本発明の配線基板の製造方法によれば、中
間金属層の表面に表面金属層を被着させた後、この配線
基板を還元雰囲気中300 〜400 ℃の温度で熱処理するこ
とから、この熱処理により絶縁基体表面のフラックスと
の濡れ性が低下し、その結果、絶縁基体の搭載部に露出
したメタライズ配線導体の一端部に半導体素子の電極を
半田バンプを介して接続する際に半田を溶融させる熱に
よりフラックス成分が絶縁基体の搭載部から容易に離脱
し、このためフラックス成分が半導体素子と絶縁基体と
の隙間から外部に良好に揮散除去され、絶縁基体の搭載
部に残留することがない。 【0013】 【発明の実施の形態】以下、本発明を添付の図面を基に
詳細に説明する。図1は本発明の製造方法によって製作
される配線基板の実施の形態の一例を示す断面図であ
り、1は絶縁基体、2はメタライズ配線導体である。 【0014】絶縁基体1は、酸化アルミニウム質焼結体
・窒化アルミニウム質焼結体・ムライト質焼結体・窒化
珪素質焼結体・炭化珪素質焼結体等の電気絶縁材料から
成る複数の絶縁層が焼結一体化されて成り、その上面の
略中央部には半導体素子3が搭載される搭載部1aを有
しており、搭載部1aには半導体素子3が搭載される。 【0015】また絶縁基体1には、一端部が搭載部1a
に露出するとともに他端部が絶縁基体1の内部および/
または表面を介して底面に導出する複数のメタライズ配
線導体2が配設されている。 【0016】メタライズ配線導体2は、タングステン・
モリブデン・モリブデン−マンガン等の金属粉末の焼結
体から成り、半導体素子3の電極を外部電気回路基板
(図示せず)に接続するための導電路として機能し、絶
縁基体1の搭載部1aに露出した一端部には半導体素子
3の電極が半田バンプ4を介して電気的に接続され、絶
縁基体1の下面に導出した他端部は外部電気回路基板
(図示せず)の配線導体に接続される。 【0017】メタライズ配線導体2の表面には、図1に
示す配線基板の要部拡大断面図である図2に示すよう
に、ニッケル−ボロンやニッケル−リン等のニッケルを
主成分とする中間金属層5が被着されており、この中間
金属層5の表面には金を主成分とする表面金属層6が被
着されている。 【0018】メタライズ配線導体2に被着された中間金
属層5および表面金属層6は、メタライズ配線導体2が
酸化腐食されるのを防止するとともに、メタライズ配線
導体2に半導体素子3の電極を半田バンプ4を介して接
続する際に半田バンプ4とメタライズ配線導体2との濡
れ性を良好とする作用をなす。 【0019】この配線基板においては、絶縁基体1上面
の搭載部1aに露出したメタライズ配線導体2に半導体
素子3の各電極を半田バンプ4を介して接続し、しかる
後、絶縁基体1と半導体素子3との間にアンダーフィル
(図示せず)を充填するとともに絶縁基体1の上面に半
導体素子3を覆うようにして樹脂封止材(図示せず)あ
るいは金属製蓋体(図示せず)を取着することによって
製品としての半導体装置となる。 【0020】次に、上述の配線基板の製造方法について
説明する。まず、上面の略中央部に半導体素子3が搭載
される搭載部1aを有するとともに、搭載部1aから内
部および/または表面を介して下面に導出するメタライ
ズ配線導体2を有する絶縁基体1を準備する。 【0021】このメタライズ配線導体2を有する絶縁基
体1は、例えば絶縁基体1が酸化アルミニウム質焼結体
からなり、メタライズ配線導体2がタングステン粉末の
焼結体からなる場合、酸化アルミニウム・酸化珪素・酸
化カルシウム・酸化マグネシウム等の原料粉末に適当な
有機バインダや溶剤を添加混合して泥漿状となすととも
にこれを従来周知のドクターブレード法を採用してシー
ト状となすことによって複数のセラミックグリーンシー
トを得、しかる後、これらのセラミックグリーンシート
に必要に応じて適当な打ち抜き加工を施すとともにこれ
らのセラミックグリーンシートの所定位置にタングステ
ンペーストを従来周知のスクリーン印刷法を採用するこ
とによって所定のパターンに印刷塗布し、最後にこれら
のセラミックグリーンシートを所定の順に積層するとと
もに還元雰囲気中約1600℃の温度で焼成することによっ
て製作される。 【0022】次に、この配線基板のメタライズ配線導体
2の露出表面にニッケル−ボロンやニッケル−リン等の
ニッケルを主成分とする中間金属層5を被着させる。 【0023】中間金属層5は、例えばニッケル−ボロン
からなる場合、従来周知のニッケル−ボロン無電解めっ
き浴を用いてメタライズ配線導体2の表面にボロンの含
有量が約0.1 %程度のニッケル−ボロンからなる金属層
を0.5 〜3μm程度の厚みに被着させ、その後、これを
還元雰囲気中約850 〜870 ℃の温度で約10〜30分間程度
加熱することによって熱処理した後、さらにこの金属層
の上にニッケル−ボロン無電解めっき浴を用いてボロン
の含有量が約0.1 %程度のニッケル−ボロンからなる金
属層を2〜6μmの厚みに被着させ、その後、これを還
元雰囲気中約765 〜770 ℃の温度で約60〜180 分間程度
加熱することによって熱処理することによってメタライ
ズ金属層2の表面に被着される。 【0024】ここで、ニッケル−ボロンからなる中間金
属層5となる金属層を2回に分けて被着させるのは、1
回で厚みの厚いニッケル−ボロンから成る金属層を被着
させると、めっきによる応力が中間金属層5に大きく印
加され、この応力により中間金属層5にふくれや剥がれ
が発生してしまうためであり、中間金属層5となる金属
層を2回に分けて被着させるとともにそれぞれ熱処理を
施すことによって、中間金属層5となる金属層に印加さ
れるめっきの応力が大きく緩和されるとともに中間金属
層5となる金属層のニッケルがメタライズ配線層2に拡
散し、これらによって中間金属層5がメタライズ配線層
2に強固に被着される。さらに熱処理によって中間金属
層5が緻密化するとともに中間金属層5含有されるボロ
ンの一部が表面から揮散除去され、中間金属層5と表面
金属層6や半田との密着性が良好なものとなる。 【0025】なお、メタライズ配線導体2にニッケル−
ボロンからなる中間金属層5を被着させるためのニッケ
ル−ボロン無電解めっき浴としては、例えばニッケルイ
オンの供給源として硫酸ニッケルを、還元剤としてジメ
チルアミンボランを用い、これに錯化剤として酢酸・プ
ロピオン酸・マロン酸・コハク酸等の有機酸のうちいず
れか2〜3種類のナトリウム塩を、安定剤としてチオ二
酢酸・酢酸鉛を添加してなる無電解めっき液を用い、こ
のめっき液を建浴後、アンモニア水によりpHを約6.5
に調整し、60〜65℃に加温しためっき浴が採用され得
る。 【0026】次に、中間金属層5の表面に金を主成分と
する表面金属層6を被着させる。 【0027】表面金属層6は、例えば従来周知の無電解
金めっき浴を用いて中間金属層5の表面に金を主成分と
する金属層を0.1 〜0.5 μmの厚みに被着させることに
よって中間金属層5の表面に被着される。 【0028】なお、表面金属層6を被着させるための無
電解金めっき浴としては、例えば金の供給源としてシア
ン化金カリウムを用い、これに錯化剤としてエチレンジ
アミン4酢酸2水素を添加してなる無電解めっき液を用
い、このめっき浴を建浴後(pH12〜13)、60〜65℃の
温度に加温しためっき浴が採用され得る。 【0029】その後、中間金属層5の表面に表面金属層
6を被着させた配線基板を、還元雰囲気中約300 〜400
℃の温度で約1〜10分間程度加熱することによって熱処
理する。 【0030】この場合、配線基板は、還元雰囲気中約30
0 〜400 ℃の温度で熱処理されることから、この熱処理
により絶縁基体1表面のフラックスに対する濡れ性が低
下し、その結果、絶縁基体1の搭載部1aに露出したメ
タライズ配線導体2の一端部に半導体素子3の電極を半
田バンプ4を介して接続する際に半田を溶融させる熱に
よりフラックス成分が絶縁基体1の搭載部1aから容易
に離脱し、このためフラックス成分が半導体素子3と絶
縁基体1との隙間から外部に良好に揮散除去され、絶縁
基体1の搭載部1aに残留することはなく、従って半導
体素子3と絶縁基体1との隙間にアンダーフィルを充填
させた後に絶縁基体1に半導体素子3が作動時に発生す
る熱が印加されたとしてもアンダーフィルにクラックや
破裂を発生させることはない。 【0031】表面金属層6が被着された配線基板を熱処
理する温度が300 ℃未満であると絶縁基体1表面のフラ
ックスに対する濡れ性を十分に低下させることができな
くなる傾向にあり、また400 ℃を超えると中間金属層5
中のニッケルが金を主成分とする表面金属層6に多量に
拡散し、表面金属層6の表面にニッケルの酸化物が形成
されて中間金属層5および表面金属層6が被着されたメ
タライズ配線導体2と半田との濡れ性が低下してしまい
やすい傾向にある。従って、表面金属層6が被着された
配線基板を熱処理する温度は、300 〜400 ℃の範囲に特
定される。 【0032】また、表面金属層6が被着された配線基板
を熱処理する時間は、例えば熱処理の温度が300 ℃であ
る場合は3〜10分程度が、熱処理の温度が400 ℃の場合
は1〜5分が適当であり、熱処理の温度が300 ℃の場合
で3分未満、熱処理の温度が400 ℃の場合で1分未満で
は絶縁基体1表面のフラックスに対する濡れ性を十分に
低下させることが困難となる傾向にあり、また熱処理の
温度が400 ℃の場合で5分を超えると中間金属層5中の
ニッケルが金を主成分とする表面金属層6に拡散し、表
面金属層6の表面にニッケルの酸化物が形成されて中間
金属層5および表面金属層6が被着されたメタライズ配
線導体2と半田との濡れ性が低下してしまいやすい傾向
にある。 【0033】なお、表面金属層6が被着された配線基板
を還元雰囲気中300 〜400 ℃の温度で熱処理すると、何
故絶縁基体1とフラックスとの濡れ性が低下するのかに
ついてその詳細なメカニズムは解明されていないが、表
面金属層6を被着させる際等に絶縁基体1の表面に微量
に吸着したフラックスとの濡れ性に優れる薬品や有機成
分あるいは水酸基等が、熱処理により除去もしくは不活
性化されるためではないかと考えられる。 【0034】 【実施例】酸化アルミニウム質焼結体から成る絶縁基体
上に直径120 μmのタングステン焼結体から成るメタラ
イズ金属層を250 μm程度のピッチで683 個形成した試
験基板を各々20個づつ用意した。 【0035】これらの試験基板をアルカリ脱脂処理した
後、塩酸処理し、さらにパラジウム活性処理を行なった
後、各メタライズ金属層の表面に硫酸ニッケルとジメチ
ルアミンボラン還元剤を含む無電解めっき液BEL−80
1 (上村工業製)を用い、ボロンの含有量が約0.1 重量
%のニッケル−ボロンを主成分とする第一金属層を約2
μmの厚みで被着した後、この試験基板を乾燥したアン
モニア分解ガス雰囲気中850 〜870 ℃の温度で30分間加
熱して熱処理をした。 【0036】さらにこの試験基板をアルカリ脱脂処理お
よび塩酸処理をした後、前記第一金属層の表面に硫酸ニ
ッケルとジメチルアミンボラン還元剤を含む無電解めっ
き液BEL−960 (上村工業製)を用い、ボロンの含有
量が0.1 重量%のニッケル−ボロンを主成分とする第二
金属層を約4μmの厚みに被着した後、この試験基板を
乾燥したアンモニア分解ガス雰囲気中765 〜770 ℃の温
度で120 分間加熱して熱処理をし、これによりメタライ
ズ金属層上に第一金属層と第二金属層とから成る中間金
属層を被着させた。 【0037】次に、このメタライズ金属層の表面にニッ
ケル−ボロンから成る中間金属層が被着された試験基板
をアルカリ脱脂処理および塩酸処理した後、中間金属層
の表面に無電解金めっき液ゴールドエイト(上村工業社
製)を用いて金を主成分とする表面金属層を0.3 μmの
厚みに被着した後、この試験基板を乾燥したアンモニア
分解ガス雰囲気中、表1に示す温度・時間で熱処理し
た。 【0038】また、シリコン製基板の下面に直径が120
μmの電極が、前記試験基板に形成されたメタライズ金
属層と対応する配置に形成されているとともにこれらの
電極に高さ100 μmの略球状の錫−鉛半田から成る半田
バンプが形成されたテストチップを準備した。 【0039】そして試験基板上にRタイプのフラックス
を10μmの厚みに塗布するとともにテストチップを半田
バンプとメタライズ金属層とが重なるようにして載置
し、これを窒素雰囲気中350 ℃の温度で3分間リフロー
し、テストチップの電極と試験基板のメタライズ金属層
とを半田バンプを介して半田付けした。 【0040】その後、テストチップを試験基板から垂直
に引き剥がし、絶縁基体にフラックスの残留があるかど
うかの確認を目視によって行なった。また、試験基板に
残った半田の状態から半田濡れの良否を判定した。判定
の方法は、半田が全てのメタライズ金属層上に残ってお
り、かつ半田が伸びた状態で破断しているものを半田の
濡れ性良とした。 【0041】その結果を表1に示す。なお、表1におい
て*を付した試料番号1および14は本発明の配線基板と
比較するための比較例であり、試料番号1は本発明の範
囲より低い温度で熱処理をしたもの、試料番号14は本発
明の範囲よりも高い温度で熱処理したものである。 【0042】 【表1】 【0043】表1から分かるように、本発明の製造方法
の範囲内で熱処理した試験基板はフラックスの残留はほ
とんど見られなかった。一方、本発明の範囲より低い温
度で熱処理をした試料番号1の試験基板ではフラックス
の残留が20個中20個とも発生し、また本発明の範囲より
高い温度で熱処理した試料番号14の試験基板では中間金
属層中のニッケルが表面金属層中に多量に拡散してメタ
ライズ金属層と半田との濡れ不良が多量に発生した。 【0044】 【発明の効果】本発明の配線基板の製造方法によれば、
中間金属層の表面に表面金属層を被着させた後、この配
線基板を還元雰囲気中300 〜400 ℃の温度で熱処理する
ことから、この熱処理により絶縁基体表面のフラックス
との濡れ性が低下し、その結果、絶縁基体の搭載部に露
出したメタライズ配線導体の一端部に半導体素子の電極
を半田バンプを介して接続する際に半田を溶融させる熱
によりフラックス成分が絶縁基体の搭載部から容易に離
脱し、このためフラックス成分が半導体素子と絶縁基体
との隙間から外部に良好に揮散除去され、絶縁基体の搭
載部に残留することがない。 【0045】その結果、アンダーフィルを充填させた後
に熱が印加されたとしてもアンダーフィルにクラックや
破裂が発生しない、半導体素子の搭載信頼性に優れた配
線基板を得ることができる。
【図面の簡単な説明】 【図1】本発明の製造方法によって製作される配線基板
の実施の形態の一例を示す断面図である。 【図2】図1に示す配線基板の要部拡大断面図である。 【符号の説明】 1・・・・・絶縁基体 2・・・・・メタライズ配線導体 5・・・・・中間金属層 6・・・・・表面金属層

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 表面に高融点金属から成るメタライズ配
    線導体を有する絶縁基体を準備し、次に前記メタライズ
    配線導体の表面にニッケルを主成分とする中間金属層を
    2回に分けて被着し、次に該中間金属層の表面に金を主
    成分とする表面金属層を被着し、しかる後、還元雰囲気
    中300乃至400℃の温度で熱処理することを特徴と
    する配線基板の製造方法。
JP35528797A 1997-12-24 1997-12-24 配線基板の製造方法 Expired - Fee Related JP3466452B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35528797A JP3466452B2 (ja) 1997-12-24 1997-12-24 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35528797A JP3466452B2 (ja) 1997-12-24 1997-12-24 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPH11186431A JPH11186431A (ja) 1999-07-09
JP3466452B2 true JP3466452B2 (ja) 2003-11-10

Family

ID=18443048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35528797A Expired - Fee Related JP3466452B2 (ja) 1997-12-24 1997-12-24 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP3466452B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6024242B2 (ja) 2012-07-02 2016-11-09 セイコーエプソン株式会社 電子デバイスの製造方法

Also Published As

Publication number Publication date
JPH11186431A (ja) 1999-07-09

Similar Documents

Publication Publication Date Title
JP2590450B2 (ja) バンプ電極の形成方法
US5787578A (en) Method of selectively depositing a metallic layer on a ceramic substrate
JPWO2008038681A1 (ja) セラミック基板部品及びそれを用いた電子部品
WO2002056651A1 (fr) Carte de circuit imprime et sa production
JP3466452B2 (ja) 配線基板の製造方法
JP2009224651A (ja) 配線基板およびその製造方法
JP2007063042A (ja) セラミクス基板およびセラミクス基板を用いた電子部品
JP3495773B2 (ja) 回路基板
JP4683768B2 (ja) 配線基板
JP3898482B2 (ja) 配線基板
JP3420469B2 (ja) 配線基板
JP3740407B2 (ja) 配線基板
JP2001102733A (ja) 電子部品の実装方法
JP3512617B2 (ja) 電子部品
JP3854177B2 (ja) 半導体素子搭載用配線基板およびその製造方法
JP3252743B2 (ja) セラミックス回路基板
JP2004207534A (ja) 配線基板およびこれを用いた電子装置
JP3771854B2 (ja) 配線基板
JP4364033B2 (ja) リードピン付き配線基板
JPH11111766A (ja) 配線基板およびその製造方法
JP2004119440A (ja) 配線基板
JP2006100447A (ja) リードピン付き配線基板
JP2000244087A (ja) 配線基板
JP2000022026A (ja) 電子部品搭載用基板
JP2004127953A (ja) 配線基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100829

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100829

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130829

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees