JPH11111766A - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法

Info

Publication number
JPH11111766A
JPH11111766A JP26520897A JP26520897A JPH11111766A JP H11111766 A JPH11111766 A JP H11111766A JP 26520897 A JP26520897 A JP 26520897A JP 26520897 A JP26520897 A JP 26520897A JP H11111766 A JPH11111766 A JP H11111766A
Authority
JP
Japan
Prior art keywords
via conductor
insulating base
semiconductor element
ceramic green
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26520897A
Other languages
English (en)
Inventor
Ryuichi Imura
隆一 井村
Hiroshi Toki
博司 土岐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP26520897A priority Critical patent/JPH11111766A/ja
Publication of JPH11111766A publication Critical patent/JPH11111766A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 絶縁基体と半導体素子との間にフラックス成
分が残留して、ビア導体に腐食を発生させたり、半導体
素子が作動時に発生する熱により気化してアンダーフィ
ルにクラックや破裂を発生させてしまう。 【解決手段】 絶縁基体1と、絶縁基体1の上面に一端
が突出し、この突出部端面に半導体素子5の電極が半田
バンプ6を介して接続されるビア導体2とを具備する配
線基板であって、ビア導体2の少なくとも突出部端面に
はメッキ金属層7が被着されており、かつメッキ金属層
7表面の絶縁基体1の上面からの高さが10〜50μmであ
る。絶縁基体1上面と半導体素子5との間に大きな隙間
が形成され、フラックス成分が残留しない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子がフリ
ップチップ接続により搭載される配線基板に関するもの
である。
【0002】
【従来の技術】従来、半導体素子をいわゆるフリップチ
ップ接続により搭載するための配線基板は、例えば、酸
化アルミニウム質焼結体等の電気絶縁材料から成る複数
の絶縁層を積層して成り、上面中央部に半導体素子が搭
載される搭載部を有する絶縁基体と、絶縁基体上面の搭
載部に被着形成され、半導体素子の電極が半田バンプを
介して接続される半導体素子接続用パッドと、この半導
体素子接続用パッドが被着形成された絶縁層を貫通し、
半導体素子接続用パッドに接続するように設けられたビ
ア導体と、このビア導体に接続され、絶縁基体の内部に
配設された内部メタライズ配線導体と、絶縁基体側面や
下面に被着され、内部メタライズ配線導体に接続された
外部接続用パッドとから構成されている。そして、絶縁
基体上面の搭載部に被着形成された半導体素子接続用パ
ッドに半導体素子の各電極を半田バンプを介していわゆ
るフリップチップ接続し、しかる後、絶縁基体と半導体
素子との間にアンダーフィルと呼ばれる樹脂充填材を充
填し、最後に絶縁基体上面に半導体素子を覆うようにし
て樹脂封止材や金属キャップを取着させることによって
製品としての半導体装置となる。
【0003】この配線基板は、焼成されることによって
絶縁基体となる複数のセラミックグリーンシートを準備
するとともにこれらのセラミックグリーンシートにビア
導体を収容するための貫通孔を穿孔し、しかる後、これ
らのセラミックグリーンシートに設けた貫通孔内にビア
導体となる金属ペーストを充填するとともに各セラミッ
クグリーンシートに半導体素子接続用パッドとなる金属
ペースト、内部メタライズ配線導体となる金属ペース
ト、外部接続用パッドとなる金属ペーストを従来周知の
スクリーン印刷法を採用して所定パターンに印刷塗布
し、最後にこれらのセラミックグリーンシートを上下に
積層するとともに高温で焼成することによって製作され
る。
【0004】しかしながら、近時の半導体素子の高集積
化に伴い、半導体素子の各電極はその直径が100 μm以
下の小さなものとなってきているとともにそのピッチが
200μm以下の狭いものとなってきており、これに対応
して配線基板の半導体素子接続用パッドもその直径が10
0 μm以下と小さく、かつそのピッチが200 μm以下と
狭いものが要求されるようになってきた。
【0005】ところが、絶縁基体の上面に直径が100 μ
m以下と小さくかつピッチが200 μm以下と狭い半導体
素子接続用パッドをスクリーン印刷法により正確に設け
ることは、スクリーン印刷の精度の限界により極めて困
難である。
【0006】そこで、絶縁基体上面の搭載部に半導体素
子接続用パッドを設けずに、ビア導体を絶縁基体上面の
搭載部に露出させ、この露出したビア導体に半導体素子
の電極を半田バンプを介して接続する方法が採られるよ
うになってきている。
【0007】
【発明が解決しようとする課題】ところで、絶縁基体上
面の搭載部に露出したビア導体に半導体素子の各電極を
半田バンプを介して接続するには、例えば鉛−錫から成
る半田バンプを半導体素子の電極に予め被着させておく
とともに配線基板のビア導体の露出表面に厚みが5μm
程度のニッケルメッキ層を被着させておき、半導体素子
の電極に被着させた半田バンプを配線基板のニッケルメ
ッキ層が被着されたビア導体に当接させるとともに所定
の温度で半田バンプを溶融させることによりビア導体に
半導体素子の各電極を接続する方法が採用されている。
【0008】なお、配線基板のビア導体に半導体素子の
各電極を半田バンプを介して接続する際には、溶融した
半田バンプとビア導体との接合性を良好とするためにフ
ラックスが使用される。
【0009】従来、このフラックスは、半導体素子の各
電極がビア導体に半田バンプを介して接合された後、フ
ロンやトリクロロエタン等の有機溶剤で洗浄することに
よって除去されていたが、このようなフロンやトリクロ
ロエタン等はオゾン層を破壊したりあるいは人体に有害
であること等から、近時、環境や人体への影響を考慮し
て、このような有機溶剤での洗浄を行なわない試みがな
されるようになってきた。
【0010】その試みの一つとして、半導体素子の電極
を配線基板のビア導体に半田バンプを介して接続させる
際、半田を溶融させる熱によりフラックス成分を気化さ
せるとともに半導体素子と絶縁基体との隙間から外部に
飛散除去させる方法が検討されている。
【0011】しかしながら、絶縁基体上面の搭載部に露
出させたビア導体に半導体素子の各電極を半田バンプを
介して接続させるようになした配線基板では、絶縁基体
上面の搭載部に露出したビア導体に半導体素子の各電極
を半田バンプを介して接続させる際、半導体素子と絶縁
基体との間に半導体素子接続用パッドが無い分、半導体
素子と絶縁基体との間隔が狭いものとなり、このため、
半導体素子と絶縁基体との間に気化したフラックス成分
を飛散除去させるための十分な隙間が形成されにくく、
その結果、絶縁基体と半導体素子との間にフラックス成
分が残留して、これがビア導体に腐食を発生させたり半
導体素子が作動時に発生する熱により気化してアンダー
フィルにクラックや破裂を発生させてしまうという欠点
を有していた。
【0012】また、ビア導体に被着させるニッケルメッ
キの厚みを例えば10μmを超える厚いものとすることに
よってニッケルメッキ層を絶縁基体上面から大きく突出
させ、これによってビア導体に半導体素子の各電極を半
田バンプを介して接続させる際、半導体素子と絶縁基体
との間の隙間を大きなものとすることも考えられるが、
この場合、ビア導体の露出表面は、通常、絶縁基体の上
面と略同じ高さで平面的であるとともにその直径が100
μm以下と小さいことから、これに10μmを超えるよう
な厚いニッケルメッキを施すとニッケルメッキ層とビア
導体との被着面が平面的でかつ小面積であるためニッケ
ルメッキ層の被着強度が小さいこと、およびニッケルメ
ッキ層の厚みが増すにつれニッケルメッキ層中に大きな
応力が内在してしまうこと等に起因して、ニッケルメッ
キ層に熱応力等が印加されるとニッケルメッキ層がビア
導体から剥離しやすくなってしまうという欠点を誘発し
ていた。
【0013】本発明は上記事情に鑑みて案出されたもの
であり、その目的は、半導体素子の各電極をビア導体に
半田バンプを介して接続する際に絶縁基体と半導体素子
との間にフラックスが残留してビア導体に腐食を発生さ
せたりアンダーフィルにクラックや破裂を発生させたり
することを有効に防止できる配線基板を提供することに
ある。
【0014】また、本発明の目的は、そのような本発明
の配線基板を効率よく作製することができる配線基板の
製造方法を提供することにある。
【0015】
【課題を解決するための手段】本発明の配線基板は、絶
縁基体と、この絶縁基体の上面に一端が突出し、この突
出部端面に半導体素子の電極が半田バンプを介して接続
されるビア導体とを具備する配線基板であって、前記ビ
ア導体の少なくとも前記突出部端面にはメッキ金属層が
被着されており、かつこのメッキ金属層表面の前記絶縁
基体の上面からの高さが10〜50μmであることを特徴と
するものである。
【0016】また、本発明の配線基板の製造方法は、焼
成されることにより絶縁基体となるセラミックグリーン
シートを準備するとともにこのセラミックグリーンシー
トに貫通孔を設ける工程と、この貫通孔内に、焼成され
ることによりビア導体となる、前記セラミックグリーン
シートよりも小さな焼成収縮率を有する金属ペーストを
充填する工程と、前記セラミックグリーンシートおよび
金属ペーストを焼成して絶縁基体およびビア導体となす
とともに前記セラミックグリーンシートの焼成収縮率と
前記金属ペーストの焼成収縮率の差により前記絶縁基体
上面に前記ビア導体の一端を突出させる工程と、前記絶
縁基体上面から突出する前記ビア導体の少なくとも突出
部端面にメッキ金属層をこのメッキ金属層表面の前記絶
縁基体の上面からの高さが10〜50μmとなるように被着
させる工程とを具備することを特徴とするものである。
【0017】本発明の配線基板によれば、その少なくと
も前記突出部端面にメッキ金属層が被着され、半導体素
子の各電極が半田バンプを介して接続されるビア導体
は、そのメッキ金属層の表面が絶縁基体の上面からの高
さが10〜50μmであることから、半導体素子の各電極を
ビア導体に半田バンプを介して接続する際、絶縁基体上
面と半導体素子との間に大きな隙間が形成される。
【0018】また、本発明の配線基板の製造方法によれ
ば、ビア導体となる金属ペーストの焼成収縮率を絶縁基
体となるセラミックグリーンシートの焼成収縮率より小
さいものとしたことから、絶縁基体となるセラミックグ
リーンシートに形成した貫通孔にビア導体となる金属ペ
ーストを充填して焼成した場合、絶縁基体となるセラミ
ックグリーンシートの方がより大きく収縮し、その分、
ビア導体の一端が絶縁基体上面から突出したものとな
り、さらにこの突出部端面にメッキ金属層を被着するこ
とにより、絶縁基体上面と半導体素子との間に大きな隙
間が形成される配線基板を効率よく得ることができる。
【0019】
【発明の実施の形態】次に、本発明を添付の図面を基に
詳細に説明する。図1は、本発明の配線基板の実施の形
態の一例を示す断面図であり、1は絶縁基体、2はビア
導体、3は内部配線導体、4は外部接続用パッドであ
る。
【0020】絶縁基体1は、例えば酸化アルミニウム質
焼結体・窒化アルミニウム質焼結体・ムライト質焼結体
・窒化珪素質焼結体・炭化珪素質焼結体・ガラスセラミ
ックス等の電気絶縁材料から成る2つの絶縁層1a・1
bが焼結一体化されて成り、その上面中央部には、半導
体素子5が搭載される搭載部Aを有しており、搭載部A
には半導体素子5が搭載される。
【0021】また絶縁基体1には、絶縁層1aを貫通し
てその一端が搭載部Aに露出し絶縁基体1上面に突出す
る複数のビア導体2、ならびに絶縁層1aと1bとの間
でビア導体2に接続されるとともに絶縁基体1側面に導
出する内部配線導体3および内部配線導体2に接続され
絶縁基体1側面から下面にかけて導出する外部接続用パ
ッド4が配設されている。
【0022】ビア導体2は、タングステン・モリブデン
・銅・銀・銀−パラジウム等の金属粉末の焼結体から成
り、半導体素子5の電極を内部配線導体3に電気的に接
続する作用を為し、その一端の絶縁基体1上面に突出し
た突出部に半導体素子5の各電極が半田バンプ6を介し
て接続される。
【0023】ビア導体2は、図2に図1の要部拡大断面
図で示すように、その一端が絶縁基体1上面から例えば
3〜47μm突出するようにして突出部が形成されてお
り、さらに少なくともその突出部端面に、表面の絶縁基
体1上面からの高さが10〜50μmとなるように例えばニ
ッケルから成る厚み3μm以上のメッキ金属層7が被着
されている。
【0024】また、ビア導体2は、絶縁基体1上面から
3〜47μm突出していることから、その露出表面が突出
部として立体的なものとなり、そのためビア導体2の露
出表面にメッキ金属層7を被着させた場合、ビア導体2
とメッキ金属層7とが立体的に強固に被着され、ビア導
体2にメッキ金属層7をその表面の絶縁基体1上面から
の高さが10〜50μmとなる厚みに容易かつ強固に被着さ
せることができる。
【0025】なお、ビア導体2は、絶縁基体1上面から
の突出高さが3μm未満ではビア導体2の突出部端面に
絶縁基体1上面からの高さが10〜50μmとなるようにメ
ッキ金属層7を容易かつ強固に被着させることが困難と
なる傾向にあり、またメッキ金属層7の絶縁基体1上面
からの高さが10μm未満では絶縁基体1の上面と半導体
素子5との間に十分に大きな間隙を形成することが困難
となる傾向にある。また、ビア導体の突出高さが47μm
を超え、またはメッキ金属層7の表面の高さが50μmを
超えると、ビア導体2の絶縁基体1上面からの突出部、
またはビア導体2にメッキ金属層7が被着された突出部
の機械的強度が弱いものとなって、ビア導体2に半導体
素子5の各電極を半田バンプ6を介して強固に接続する
ことが困難となる傾向にある。従って、ビア導体2は、
絶縁基体1上面からの突出部の高さを3〜47μmの範囲
とし、またメッキ金属層7の絶縁基体1上面からの高さ
を10〜50μmの範囲とすることが好ましい。
【0026】このようにビア導体2とその突出部端面に
被着されたメッキ金属層7とにより、メッキ金属層7表
面の絶縁基体1の上面からの高さが10〜50μmとされて
いることから、メッキ金属層7が被着されたビア導体2
に半導体素子5の各電極を半田バンプ6を介して接続す
る際、絶縁基体1と半導体素子5との間に大きな隙間が
形成され、この隙間を介して半田を溶融する熱により気
化されたフラックス成分が外部に良好に飛散除去され、
その結果、絶縁基体1と半導体素子5との間にフラック
ス成分が残留してビア導体2に腐食を発生させたり、ア
ンダーフィルにクラックや破裂を発生させることを有効
に防止することができる。
【0027】なお、ビア導体2に被着させた例えばニッ
ケルから成るメッキ金属層7は、その被着厚みが3μm
未満となると、十分な半田濡れ性が確保できなくなって
半田バンプ6の強固な接続が困難となるとともにビア導
体2と共にその表面の絶縁基体1上面からの高さを容易
に10〜50μmの範囲とすることが困難となる傾向があ
り、ビア導体2に半導体素子5の各電極を半田バンプ6
を介して接合する際、半導体素子5と絶縁基体1との間
に気化したフラックス成分を外部に良好に飛散させるた
めの十分な隙間を形成させることが困難となって絶縁基
体1と半導体素子5との間にフラックス成分が残留し易
いものとなる。従って、ビア導体2に被着させるメッキ
金属層7は、その被着厚みを3μm以上とすることが好
ましい。
【0028】なお、メッキ金属層7の厚みの上限はビア
導体2の突出部の高さに応じて、メッキ金属層7の表面
の絶縁基体1の上面からの高さが10〜50μmとなるよう
に適宜設定すればよい。
【0029】また、ビア導体2は、少なくともその突出
部端面に被着された例えばニッケルから成るメッキ金属
層7の表面に、さらに0.1 〜0.3 μm程度の厚みの金か
ら成るメッキ金属層を被着させておくと、ビア導体2に
被着されたメッキ金属層7と半田バンプとの濡れ性をさ
らに向上させることができる。従って、ビア導体2の少
なくとも突出部端面に被着された例えばニッケルから成
るメッキ金属層7の表面に、さらに金から成るメッキ金
属層を0.1 〜0.3 μm程度の厚み被着させておくことが
好ましい。
【0030】絶縁基体1の内部に配設された内部配線導
体3は、タングステン・モリブデン・銅・銀・銀−パラ
ジウム等の金属粉末の焼結体から成り、ビア導体2を外
部接続用パッド4に電気的に接続する作用を為し、その
一端がビア導体2に、他端が外部接続用パッド4に接続
されている。
【0031】また絶縁基体1の側面から下面にかけて配
設された外部接続用パッド4は、タングステン・モリブ
デン・銅・銀・銀−パラジウム等の金属粉末の焼結体か
ら成り、内部配線導体3を外部電気回路に接続する作用
を為し、その一端が内部配線導体3に接続されており、
他端側は図示しない外部電気回路基板の配線導体に図示
しない半田バンプや外部リード端子を介して接続され
る。
【0032】かくして、本発明の配線基板によれば、絶
縁基体1上面の搭載部Aに導出したビア導体2の突出部
に半導体素子5の各電極を半田バンプ6を介して接続
し、しかる後、絶縁基体1と半導体素子5との間に図示
しないアンダーフィルを充填するとともに絶縁基体1の
上面に半導体素子5を覆うようにして図示しない樹脂製
封止材あるいは金属製蓋体を取着することによって製品
としての半導体装置となる。
【0033】次に上述の本発明の配線基板の製造方法に
ついて図3に基づいて説明する。図3(a)および
(b)はそれぞれ本発明の配線基板の製造方法の実施の
形態の一例を示す工程毎の断面図である。
【0034】まず、図3(a)に示すように、焼成され
ることによりそれぞれ絶縁基体1の絶縁層1a・1bと
なる2枚のセラミックグリーンシート11a・11bを準備
するとともに、セラミックグリーンシート11aにビア導
体2を収容するための貫通孔Hを設ける。
【0035】セラミックグリーンシート11a・11bは、
例えば絶縁層1a・1bが酸化アルミニウム質焼結体か
ら成る場合、酸化アルミニウム・酸化珪素・酸化マグネ
シウム・酸化カルシウム等の原料粉末に適当な有機バイ
ンダ・溶剤を添加混合して泥漿状となすとともにこれを
従来周知のドクターブレード法を採用してシート状とな
すことにより製作される。
【0036】また、セラミックグリーンシート11aに貫
通孔Hを設けるには、従来周知の打ち抜き法やレーザー
加工法が採用され得る。
【0037】なお、セラミックグリーンシート11a・11
bは、焼成されることにより元の寸法の約10〜30%程度
焼成収縮する。
【0038】次に図3(b)に示すように、セラミック
グリーンシート11aに設けた貫通孔Hの内部に焼成され
ることによりビア導体2となる金属ペースト12を従来周
知の充填法を採用して充填するとともにセラミックグリ
ーンシート11bの上下面および側面に、内部配線導体3
・外部接続用パッド4となる金属ペースト13・14を従来
周知のスクリーン印刷法を採用して所定パターンに印刷
塗布する。
【0039】このとき、ビア導体2となる金属ペースト
12は、その焼成収縮率がセラミックグリーンシート11a
の焼成収縮率より小さくなるようにしておく。
【0040】ビア導体2となる金属ペースト12は、その
焼成収縮率がセラミックグリーンシート11aの焼成収縮
率より小さいことから、後述するようにセラミックグリ
ーンシート11a・11bを積層した後、セラミックグリー
ンシート11a・11bおよび金属ペースト12・13・14を焼
成する際、セラミックグリーンシート11aが金属ペース
ト12より大きく焼成収縮し、その結果、ビア導体2の一
端が絶縁基体1上面から突出したものとなる。
【0041】なお、ビア導体2・内部配線導体3・外部
接続用パッド4となる金属ペーストは、絶縁基体1が酸
化アルミニウム質焼結体から成る場合、タングステン・
モリブデン等の高融点金属粉末に適当な有機バインダ・
溶剤を添加混合してペースト状としたものが用いられ
る。
【0042】また、セラミックグリーンシート11aの焼
成収縮率および金属ペースト12の焼成収縮率は、それぞ
れセラミックグリーンシート11aに含まれる原料粉末や
金属ペースト12に含まれる金属粉末の粒径、あるいはセ
ラミックグリーンシート11aの密度や金属ペースト12の
密度、さらには焼成温度等に依存し、これらを適宜コン
トロールすることによりビア導体2となる金属ペースト
12の焼成収縮率をセラミックグリーンシート11aの焼成
収縮率より小さいものとすることができる。
【0043】最後に、金属ペースト12が充填されたセラ
ミックグリーンシート11aと金属ペースト13・14が印刷
塗布されたセラミックグリーンシート11bを上下に積層
して積層体となすとともにこれらを還元雰囲気中約1600
℃の温度で焼成してセラミックグリーンシート11a・11
bをそれぞれ絶縁基体1の絶縁層1a・1bとなし、金
属ペースト12・13・14をそれぞれビア導体2・内部配線
導体3・外部接続用パッド4となすことにより、図1に
示すように、絶縁基体1にビア導体2・内部配線導体3
および外部接続用パッド4が配設されるとともにビア導
体2の一端が絶縁基体1上面から突出した配線基板が得
られる。このとき、ビア導体2となる金属ペースト12は
絶縁基体1となるセラミックグリーンシート11aの焼成
収縮率より小さな焼成収縮率を有することから、セラミ
ックグリーンシート11aが金属ペースト12より大きく焼
成収縮し、その結果、ビア導体2の一端が絶縁基体1上
面から突出する。
【0044】
【実施例】15mm角のシリコン基板の下面外周部に直径
100 μmの電極が276 個形成された半導体素子を準備す
るとともに、この半導体素子の電極に97Pb−3Snか
ら成る高さ100 μmの半田バンプを被着形成した。
【0045】また、30mm角の酸化アルミニウム質焼結
体から成る絶縁基体に、半導体素子の電極と対応する配
列のタングステン粉末焼結体から成る直径100 μmのビ
ア導体を絶縁基体上面からそれぞれ0μm・3μm・5
μm・10μm・25μm・45μm・50μm・60μm突出す
るようにして配設した配線基板を各15個ずつ準備すると
ともにこの各15個ずつの配線基板をそれぞれ5個づつの
3グループに分け、この分けられた各グループ毎に配線
基板のビア導体にそれぞれ5μm・7μm・10μmの厚
みのニッケルメッキ層を被着させ、さらにこのニッケル
メッキ層の上に0.2 μmの厚みの金メッキ層を被着させ
て、表1に示す試料番号1〜21の試料を各5個ずつ得
た。
【0046】次に、各配線基板の試料の上面にRタイプ
のフラックス(千住金属社製45PA)を30μmの厚みに
塗布し、この上に半導体素子を、半導体素子の各電極に
被着形成させた半田バンプと配線基板のビア導体とが重
なるように載置し、これを窒素ガス雰囲気中350 ℃の温
度で5分間加熱して半田バンプを溶融させることによ
り、半導体素子の各電極と配線基板のビア導体とを半田
バンプを介して接続させるとともにフラックスを気化さ
せ、その後、室温で冷却し、目視によりフラックスの残
留の有無を確認した。その結果を表1に示す。
【0047】
【表1】
【0048】表1に示すように、ビア導体の絶縁基体上
面からの突出高さとニッケルから成るメッキ金属層の厚
みとの合計が10μm未満の試料1・2・4にはフラック
スの残留が確認された。また、ビア導体の絶縁基体から
の突出高さが0μmで、ニッケルから成るメッキ金属層
の厚みが10μmの試料3は、フラックスの残留はなかっ
たものの、ニッケルからなるメッキ金属層の一部が半田
バンプ接続時の熱応力によりビア導体から剥離してしま
った。さらに、ビア導体の突出部の高さが47μmを超
え、またはビア導体上のメッキ金属層表面の絶縁基体上
面からの高さが50μmを超える試料17〜21では、ビア導
体と絶縁基体との間にビア導体となる金属ペーストの焼
成収縮率と絶縁基体となるセラミックグリーンシートと
の焼成収縮率との相違が大きすぎるために剥離が発生
し、またはビア導体の一部に半田バンプ接続時の応力に
よる破断が発生した。その他の試料ではいずれもフラッ
クスの残留・ニッケルメッキの剥離・ビア導体の破断は
なかった。
【0049】
【発明の効果】本発明の配線基板によれば、半導体素子
の各電極が接続されるビア導体は、一端が絶縁基体の上
面から突出しており、少なくともその突出部端面にメッ
キ金属層が被着されているとともにそのメッキ金属層表
面の絶縁基体上面からの高さが10〜50μmであることか
ら、半導体素子の各電極をビア導体に半田バンプを介し
て接続する際、絶縁基体上面と半導体素子との間に大き
な隙間が形成され、その結果、半田を溶融させる熱によ
り気化したフラックス成分が絶縁基体と半導体素子との
間に形成された大きな隙間から外部に良好に飛散除去さ
れ、絶縁基体と半導体素子との間にフラックス成分が残
留してビア導体に腐食を発生させたり、アンダーフィル
にクラックや破裂を発生させることを有効に防止するこ
とができる。
【0050】また、本発明の配線基板の製造方法によれ
ば、ビア導体となる金属ペーストの焼成収縮率を絶縁基
体となるセラミックグリーンシートの焼成収縮率より小
さいものとしたことから、絶縁基体となるセラミックグ
リーンシートとビア導体となる金属ペーストを焼成した
際に絶縁基体となるセラミックグリーンシートの方がよ
り大きく収縮し、その分、ビア導体の一端が絶縁基体上
面から突出したものとなる。
【0051】以上により、本発明によれば、半導体素子
の各電極をビア導体に半田バンプを介して接続する際に
絶縁基体と半導体素子との間にフラックスが残留してビ
ア導体に腐食を発生させたりアンダーフィルにクラック
や破裂を発生させたりすることを有効に防止できる配線
基板を提供することができた。
【0052】また、本発明によれば、そのような本発明
の配線基板を効率よく作製することができる配線基板の
製造方法を提供することができた。
【図面の簡単な説明】
【図1】本発明の配線基板の実施の形態の一例を示す断
面図である。
【図2】図1に示す配線基板の要部拡大断面図である。
【図3】(a)および(b)はそれぞれ本発明の配線基
板の製造方法を説明するための工程毎の断面図である。
【符号の説明】
1・・・・・・・・絶縁基体 1a、1b・・・・絶縁層 2・・・・・・・・ビア導体 3・・・・・・・・内部配線導体 4・・・・・・・・外部接続用パッド 5・・・・・・・・半導体素子 6・・・・・・・・半田バンプ 7・・・・・・・・メッキ金属層 11a、11b・・・・絶縁基体1となるセラミックグリー
ンシート 12・・・・・・・・ビア導体2となる金属ペースト

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基体と、該絶縁基体の上面に一端が
    突出し、該突出部端面に半導体素子の電極が半田バンプ
    を介して接続されるビア導体とを具備する配線基板であ
    って、前記ビア導体の少なくとも前記突出部端面にはメ
    ッキ金属層が被着されており、かつ該メッキ金属層表面
    の前記絶縁基体の上面からの高さが10〜50μmであ
    ることを特徴とする配線基板。
  2. 【請求項2】 焼成されることにより絶縁基体となるセ
    ラミックグリーンシートを準備するとともに該セラミッ
    クグリーンシートに貫通孔を設ける工程と、該貫通孔内
    に、焼成されることによりビア導体となる、前記セラミ
    ックグリーンシートよりも小さな焼成収縮率を有する金
    属ペーストを充填する工程と、前記セラミックグリーン
    シートおよび金属ペーストを焼成して絶縁基体およびビ
    ア導体となすとともに前記セラミックグリーンシートの
    焼成収縮率と前記金属ペーストの焼成収縮率の差により
    前記絶縁基体上面に前記ビア導体の一端を突出させる工
    程と、前記絶縁基体上面から突出する前記ビア導体の少
    なくとも突出部端面にメッキ金属層を該メッキ金属層表
    面の前記絶縁基体の上面からの高さが10〜50μmと
    なるように被着させる工程とを具備することを特徴とす
    る配線基板の製造方法。
JP26520897A 1997-09-30 1997-09-30 配線基板およびその製造方法 Pending JPH11111766A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26520897A JPH11111766A (ja) 1997-09-30 1997-09-30 配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26520897A JPH11111766A (ja) 1997-09-30 1997-09-30 配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
JPH11111766A true JPH11111766A (ja) 1999-04-23

Family

ID=17414038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26520897A Pending JPH11111766A (ja) 1997-09-30 1997-09-30 配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JPH11111766A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066712A (ja) * 2006-08-09 2008-03-21 Murata Mfg Co Ltd 積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法
JP2009004744A (ja) * 2007-06-20 2009-01-08 Samsung Electro Mech Co Ltd プリント基板
CN111952269A (zh) * 2019-05-15 2020-11-17 日本特殊陶业株式会社 配线基板及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066712A (ja) * 2006-08-09 2008-03-21 Murata Mfg Co Ltd 積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法
US7894202B2 (en) 2006-08-09 2011-02-22 Murata Manufacturing Co., Ltd. Multilayer capacitor
JP2009004744A (ja) * 2007-06-20 2009-01-08 Samsung Electro Mech Co Ltd プリント基板
US8080741B2 (en) 2007-06-20 2011-12-20 Samsung Electro-Mechanics Co., Ltd. Printed circuit board
CN111952269A (zh) * 2019-05-15 2020-11-17 日本特殊陶业株式会社 配线基板及其制造方法

Similar Documents

Publication Publication Date Title
JP4677991B2 (ja) 電子部品及びその製造方法
JP2004356618A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法
CN107993985A (zh) 电子部件搭载用基板、电子装置以及电子模块
CN109075133A (zh) 电子部件搭载用基板、电子装置以及电子模块
JP4711823B2 (ja) 電子部品収納用パッケージおよび電子装置
JPH11111766A (ja) 配線基板およびその製造方法
JP4070198B2 (ja) 配線基板
WO2008004423A1 (fr) Carte de câblage ayant un conducteur en forme de colonne et son procédé de fabrication
US10290591B2 (en) Wiring board, electronic device, and electronic module
JP3762282B2 (ja) 配線基板の製造方法
JP2013115244A (ja) 電子部品搭載用基板および電子装置ならびに電子部品搭載用基板の製造方法
JP2004327945A (ja) セラミック電子回路部品
JP3744678B2 (ja) 配線基板の実装構造
JP4683768B2 (ja) 配線基板
JP3909285B2 (ja) 配線基板
JP3898482B2 (ja) 配線基板
JP3740407B2 (ja) 配線基板
JP2004288662A (ja) 配線基板
JP6595308B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2000188362A (ja) 半導体素子の実装構造
JP2004356619A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP3950950B2 (ja) セラミック配線基板の製造方法
JP2000022026A (ja) 電子部品搭載用基板
JP5058071B2 (ja) 電子部品搭載用基板
JP3652320B2 (ja) 電子部品収納用パッケージおよび電子装置