CN111952269A - 配线基板及其制造方法 - Google Patents

配线基板及其制造方法 Download PDF

Info

Publication number
CN111952269A
CN111952269A CN202010305466.8A CN202010305466A CN111952269A CN 111952269 A CN111952269 A CN 111952269A CN 202010305466 A CN202010305466 A CN 202010305466A CN 111952269 A CN111952269 A CN 111952269A
Authority
CN
China
Prior art keywords
insulating substrate
wiring board
alumina
protrusions
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010305466.8A
Other languages
English (en)
Other versions
CN111952269B (zh
Inventor
林贵广
水谷友昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN111952269A publication Critical patent/CN111952269A/zh
Application granted granted Critical
Publication of CN111952269B publication Critical patent/CN111952269B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H01L2224/1111—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126—Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

提供不用缩窄相邻的连接用端子间的间隔就能够保护连接用端子的表面的配线基板及其制造方法。配线基板(1)具备绝缘基板(11)、排列于绝缘基板(11)上的多个连接焊盘(12)(连接用端子)及设置于连接焊盘(12)的形成区域外的区域的多个氧化铝突起部(13)(非导电性的突部)。在该配线基板(1)中，氧化铝突起部(13)的高度比连接焊盘(12)的高度高。

Description

配线基板及其制造方法
技术领域
本发明涉及具有多个连接用端子的配线基板及其制造方法。
背景技术
作为搭载半导体元件等电子部件的配线基板，例如存在具备由陶瓷、玻璃等非导电性材料形成的绝缘基板和在绝缘基板上使用金属等导电性材料形成的外部连接用的多个连接用端子(也被称作连接焊盘)的配线基板。
例如，在专利文献1中公开了具有多个连接焊盘4的配线基板10。配线基板10具备具有第一主面的绝缘基板1、设置于绝缘基板1的第一主面的多个焊盘用导体2及从绝缘基板1的第一主面到多个焊盘用导体2各自的外周部进行包覆的包覆层3。关于多个焊盘用导体2的各自，在比由包覆层包覆的外周部靠内侧处露出的部分成为了连接焊盘4。
包覆层3用于包覆焊盘用导体2的外周部而形成连接焊盘4。包覆层3例如能够利用与绝缘基板1同样的陶瓷材料或有机树脂材料、与绝缘基板1不同的组成的陶瓷材料或玻璃材料等来形成。
现有技术文献
专利文献
专利文献1：日本特开2015-225893号公报
发明内容
发明所要解决的课题
在配置于绝缘基板上的各连接焊盘的外周部例如形成有包覆层3这样的由非导电性的材料形成的包覆层。在包覆层中，为了防止连接焊盘的表面损伤或向连接焊盘之间混入异物，存在以覆盖连接焊盘的一部分的方式形成的包覆层。这样的包覆层被称作外涂构造。
在形成具有外涂构造的包覆层的情况下，首先在绝缘基板上将连接焊盘形成为规定图案后，以覆盖连接焊盘的外周部的方式，层叠例如氧化铝等非导电性材料而形成包覆层。并且，连接焊盘上的未被包覆层覆盖的开口部作为与焊锡球等其他连接构件的连接端子发挥功能。
在这样的外涂构造中，位于包覆层的下部的连接焊盘的实际的直径比作为连接端子发挥功能的开口部的直径大。因而，若为了实现配线基板的高精细化、小型化等而要求缩窄相邻的连接端子彼此的间隔，则需要将位于包覆层的下部的各连接焊盘彼此以非常接近的状态配置。
但是，使相邻的连接焊盘彼此的间隔非常窄伴随着制造工序上的困难性。另外，若相邻的连接焊盘彼此的间隔变得非常窄，则连接焊盘间的短路的可能性也升高，导致不良品的产生率的增加。
于是，在本发明中，目的在于提供不用缩窄相邻的连接用端子间的间隔就能够保护连接用端子的表面的配线基板及其制造方法。
用于解决课题的手段
本发明的一方面的配线基板具备：绝缘基板；多个连接用端子，排列于所述绝缘基板上；及多个非导电性的突部，设置于所述连接用端子的形成区域外的区域。在该配线基板中，所述非导电性的突部的高度比所述连接用端子的高度高。
根据上述的结构，通过设置高度比连接用端子高的非导电性的突部，连接用端子不容易与其他部件接触，因此能够保护连接用端子的表面。另外，由于非导电性的突部设置于连接用端子的形成区域外的区域，所以不会因形成非导电性的突部而缩窄连接用端子的形成区域。因此，根据本发明的一方面的配线基板，不用缩窄相邻的连接用端子间的间隔就能够保护连接用端子的表面。
在上述的本发明的一方面的配线基板中，可以是，所述非导电性的突部配置于相邻配置的多个所述连接用端子之间。
根据上述的结构，由于在连接用端子的附近设置非导电性的突部，所以能够利用非导电性的突部更合适地保护各连接用端子。
另外，在上述的本发明的一方面的配线基板中，可以是，所述非导电性的突部至少配置于不在直线上并列的3个部位。
根据上述的结构，在配线基板的连接用端子的配置面的上方载置了其他部件的情况等下，能够利用设置于配线基板的至少3个非导电性的突部来支承其他部件或者相对于其他构件被支承。由此，能够避免设置于配线基板的连接用端子与其他部件接触，防止连接用端子的损伤。
另外，在上述的本发明的一方面的配线基板中，可以是，在所述非导电性的突部的下方设置有由热收缩率比所述绝缘基板的热收缩率小的材料形成的柱状部。
根据上述的结构，能够利用绝缘基板与柱状部的热收缩率之差来使非导电性的突部的高度更高。
另外，在上述的本发明的一方面的配线基板中，可以是，所述绝缘基板包含陶瓷材料作为主成分，所述柱状部包含金属材料作为主成分。
另外，本发明的另一个方面涉及使用在基板内配置有多个柱状部的绝缘基板来制造配线基板的方法。在该制造方法中，所述柱状部由热收缩率比所述绝缘基板的热收缩率小的材料形成。该制造方法包括以下工序：在所述绝缘基板上的所述柱状部的配置区域以外的区域形成连接用端子；在所述绝缘基板中的所述柱状部的上方堆积非导电性材料；及将堆积有所述非导电性材料的所述绝缘基板烧成或加热，利用所述绝缘基板与所述柱状部的热收缩率之差来使所述柱状部从所述绝缘基板的表面突出，从而形成包含所述非导电性材料的突部。
根据上述的制造方法，在对绝缘基板施加了热时，能够利用绝缘基板与柱状部的热收缩率之差来使柱状部从绝缘基板的表面突出。由此，能够使由堆积于柱状部的上方的非导电性材料形成的非导电性的突部的高度更高。
发明效果
如以上这样，根据本发明的一方面的配线基板，不用缩窄相邻的连接用端子间的间隔就能够保护连接用端子的表面。另外，根据本发明的另一个方面的配线基板的制造方法，能够将形成于配线基板的非导电性的突部的高度形成得更高。
附图说明
图1是示出第一实施方式的配线基板的结构的俯视图及剖视图。
图2是示出第一实施方式的变形例的配线基板的结构的俯视图及剖视图。
图3是示出第一实施方式的变形例的配线基板的结构的俯视图。
图4是示出第二实施方式的配线基板的结构的俯视图及剖视图。
图5的(a)～(c)是将图4所示的配线基板的制造工序按照工序顺序示出的图。
图6是示出第三实施方式的配线基板的一例的结构的俯视示意图。
图7是示出第三实施方式的配线基板的一例的结构的俯视示意图。
图8的(a)～(d)是示出第三实施方式的配线基板的其他例的俯视示意图。
图9是示出以往例的配线基板的结构的俯视图及剖视图。
标号说明
1：配线基板
11：绝缘基板
12：连接焊盘(连接用端子)
13：氧化铝突起部(非导电性的突部)
101：配线基板
113：氧化铝突起部(非导电性的突部)
201：配线基板
213：氧化铝突起部(非导电性的突部)
213a：非导电性材料
214：柱状部
301：配线基板
313a：氧化铝突起部(非导电性的突部)
具体实施方式
以下，参照附图对本发明的实施方式进行说明。在以下的说明中，对同一部件标注有同一标号。它们的名称及功能也相同。因此，不反复进行关于它们的详细说明。
〔第一实施方式〕
在本实施方式中，以配线基板1为例进行说明。配线基板1具有多个连接焊盘12，作为各种电子设备等的配线基板来利用。
(配线基板的结构)
在图1中示出配线基板1的结构。在图1的上方示出配线基板1的平面结构。在图1的下方示出上方的俯视图中的A-A线部分的剖面结构。
配线基板1主要具有绝缘基板11、多个连接焊盘(连接用端子)12及多个氧化铝突起部(非导电性的突部)13。
绝缘基板11包含陶瓷材料作为主成分。在此，主成分是指在以重量％(重量比)来看绝缘基板11的组成时含有比例最多的成分。绝缘基板11例如由含有氧化铝(Al2O3)的陶瓷、LTCC(玻璃-陶瓷)等绝缘材料形成。绝缘基板11也可以通过层叠由这样的绝缘材料构成的多个绝缘层(例如，陶瓷坯片)而形成。
多个连接焊盘12、12···排列于绝缘基板11上。在本实施方式中，各连接焊盘12以大致相等间隔纵横排列。连接焊盘12由导电性材料形成。具体而言，连接焊盘12由铜(Cu)、银(Ag)、钯(Pd)、金(Au)、铂(Pt)、钨(W)、钼(Mo)、镍(Ni)或锰(Mn)等金属材料或以这些金属材料为主成分的合金材料形成。另外，连接焊盘12也可以除了这些金属材料之外还包含玻璃、氧化铝等无机材料。这些金属材料等例如以金属喷镀层、电镀层、蒸镀层等形态设置于绝缘基板11上。
连接焊盘12若是由例如钨(W)、钼(Mo)等的金属喷镀层构成的情况，则能够通过将这些金属的粉末与有机溶剂及接合剂一起混练而制作出的金属浆料向成为绝缘基板11的陶瓷坯片中的成为第一主面的表面涂布成规定图案并同时烧成而形成。金属浆料的涂布例如能够通过丝网印刷等以往公知的印刷法来进行。
连接焊盘12也被称作BGA(Ball Grid Allay：球栅网格阵列封装)焊盘、LGA(LandGrid Array：平面网格阵列封装)焊盘、PGA(Pin Grid Array：插针网格阵列封装)焊盘等。
氧化铝突起部13设置于绝缘基板11上的连接焊盘12的形成区域外的区域。氧化铝突起部13设置有多个。在本实施方式中，如图1所示，在纵横并列排列的连接焊盘12中，在倾斜方向上相邻配置的各连接焊盘12之间配置有氧化铝突起部13。
氧化铝突起部13由非导电性材料形成。具体而言，氧化铝突起部13由含有氧化铝(Al2O3)的陶瓷材料形成。
需要说明的是，在本发明中，形成非导电性的突部的材料不限定于陶瓷。在别的实施方式中，非导电性的突部能够利用阻焊剂等树脂、LTCC(玻璃-陶瓷)、玻璃等来形成。
如图1的剖视图所示，氧化铝突起部13的高度比连接焊盘12的高度高。在此，氧化铝突起部13及连接焊盘12的高度意味着从绝缘基板11的上表面到氧化铝突起部13或连接焊盘12的最上部为止的距离。并且，氧化铝突起部13的高度比连接焊盘12的高度高意味着从绝缘基板11的上表面到氧化铝突起部13的最上部为止的距离比从绝缘基板11的上表面到连接焊盘12的最上部为止的距离大。在图1所示的例中，氧化铝突起部13比连接焊盘12高出长度h1。
根据该结构，通过高度更高的氧化铝突起部13设置于连接焊盘12的周边，连接焊盘12不容易与其他部件或其他构件接触。因而，能够利用氧化铝突起部13来保护连接焊盘12的表面。
另外，在本实施方式的配线基板1中，氧化铝突起部13具有纵长的柱体形状。并且，氧化铝突起部13在相邻配置的各连接焊盘12之间以不与连接焊盘12干涉的方式以从连接焊盘12稍微离开的状态配置。由此，能够保持各连接焊盘12的间隔，并在连接焊盘12的形成区域外的区域确保设置用于保护连接焊盘12的氧化铝突起部13的区域。关于这一点，一边参照图1、图2及图9一边进行说明。
在图2中示出第一实施方式的变形例的配线基板101的结构。在图2的上方示出配线基板101的平面结构。在图2的下方示出上方的俯视图中的B-B线部分的剖面结构。
在图9中示出以往例的配线基板901的结构。在图9的上方示出配线基板901的平面结构。在图9的下方示出上方的俯视图中的D-D线部分的剖面结构。
在图9所示的以往的配线基板901中，在配置于绝缘基板11上的各连接焊盘912的外周部形成有由非导电性的材料形成的包覆层913。包覆层913为了防止连接焊盘912的表面损伤或向连接焊盘912之间混入异物而形成为覆盖连接焊盘的一部分(参照图9的下方的剖视图)。由此，包覆层913也被称作外涂层。在图9所示的例中，连接焊盘912的外周部与包覆层913的重叠部分的宽度为d3(例如，0.05mm以上且0.15mm以下)。
在形成包覆层913的情况下，首先在绝缘基板11上将连接焊盘912形成为规定图案后，以覆盖连接焊盘912的外周部的方式，层叠例如氧化铝等非导电性材料而形成包覆层913。并且，连接焊盘912上的未被包覆层913覆盖的开口部作为与焊锡球等其他连接构件连接的连接端子发挥功能。
在这样的结构中，位于包覆层913的下部的连接焊盘912的实际的直径d1(例如，0.95mm)比作为连接端子发挥功能的开口部的直径d2(例如，0.75mm)大。因而，若为了实现配线基板的高精细化、小型化等而要求缩窄相邻的连接焊盘912、912间的外观上的间隔d4(例如，0.25mm)，则需要将位于包覆层的下部的各连接焊盘彼此以非常接近的状态配置。在图9所示的例中，在包覆层的下部互相相邻的连接焊盘912、912间的实际的间隔为d5(例如，0.05mm)。
但是，使相邻的连接焊盘彼此的实际的间隔d5非常窄伴随着制造工序上的困难性。另外，若相邻的连接焊盘彼此的实际的间隔d5变得非常窄，则连接焊盘间的短路的可能性也升高，导致不良品的产生率的增加。在此，相邻的连接焊盘彼此的间隔是指从相邻的2个连接焊盘中的一方的连接焊盘的端部到另一方的连接焊盘的端部为止的距离。
于是，希望如图2所示的配线基板101那样，将在绝缘基板11上形成的连接焊盘12和氧化铝保护层113互相无间隙地配置。在该配线基板101中，与图1所示的配线基板1同样，氧化铝保护层113的高度比连接焊盘12的高度高出长度h1。由此，在配线基板101中，能够利用氧化铝突起部13来保护连接焊盘12的形成面。这样，在变形例的配线基板101中，氧化铝保护层113相当于非导电性的突部。
在该配线基板101中，若设为连接焊盘12的直径D1＝0.75mm，相邻的连接焊盘12、12的中心间距离D2＝1.00mm，则相邻的连接焊盘彼此的实际的间隔D3成为0.25mm。这样，由于能够某种程度确保相邻的连接焊盘彼此的间隔，所以相邻的连接焊盘间的短路的可能性降低。
不过，在图2所示的例中，在形成连接焊盘12及氧化铝保护层113的情况下，要求以非常准确的位置精度进行图案化。但是，在例如以往公知的印刷方法等中，这样的精度下的图案化是困难的。
另一方面，在本实施方式的配线基板1中，在相邻配置的各连接焊盘12之间，氧化铝突起部13以从连接焊盘12稍微离开的状态配置。根据该结构，在将配线基板1中的连接焊盘12的直径D1及相邻的连接焊盘12、12的中心间距离D2以与上述的配线基板101同样的直径形成的情况下，能够以从相邻的各连接焊盘12设置了某种程度的空间的状态配置氧化铝突起部13。另外，在形成氧化铝突起部13时，能够以在制造工序上能够比较容易形成的尺寸(例如，径D4＝0.35mm)形成。
(变形例)
在图3中示出第一实施方式的进一步的变形例的配线基板1a的结构。在图1所示的配线基板1中，在倾斜方向上相邻的各连接焊盘12间的区域的全部形成有氧化铝突起部13。但是，本发明不限定于这样的结构。
如图3所示，氧化铝突起部13配置于不在直线上并列的至少3个部位即可。根据该结构，例如，在将配线基板1a上下重叠多个的情况下，能够利用在位于下方的配线基板1a设置的3个氧化铝突起部13的最上部来支承位于上方的配线基板1a的下表面。由此，能够避免位于上方的配线基板1a与在位于下方的配线基板1a设置的连接焊盘12接触，防止连接焊盘12的损伤。另外，在将配线基板1a载置于用于部件安装的装置的载台上的情况下，通过氧化铝突起部13与台表面接触，配线基板1a被支承于载台上，因此能够防止连接焊盘12损伤。
(第一实施方式的总结)
如以上这样，在本实施方式的配线基板1中，在连接焊盘12的形成区域外的区域形成有多个氧化铝突起部13。该氧化铝突起部13的高度比连接焊盘12的高度高。
根据上述的结构，通过设置高度比连接焊盘12高的氧化铝突起部13，连接焊盘12不容易与其他部件接触，因此能够保护连接焊盘12的表面。另外，由于氧化铝突起部13设置于连接焊盘12的形成区域外的区域，所以不会因形成氧化铝突起部13而缩窄连接焊盘12的形成区域。因此，根据本实施方式的配线基板1，不用缩窄相邻的连接焊盘12间的间隔就能够保护连接焊盘12的表面。
在本实施方式中，各氧化铝突起部13配置于在倾斜方向上相邻配置的各连接焊盘12之间。通过在这样的位置配置氧化铝突起部13，容易确保氧化铝突起部13的专有面积。因而，能够增大氧化铝突起部13的直径。
需要说明的是，氧化铝突起部13的形状不限定于柱体形状。氧化铝突起部13的形状也可以是随着朝向上方而直径缩小的形状(例如，圆锥台形状、方锥台形状等)。
〔第二实施方式〕
在本实施方式中，以配线基板201为例进行说明。
(配线基板的结构)
在图4中示出配线基板201的结构。在图4的上方示出配线基板201的平面结构。在图4的下方示出上方的俯视图中的C-C线部分的剖面结构。
配线基板201主要具有绝缘基板11、多个连接焊盘(连接用端子)12、多个氧化铝突起部(非导电性的突部)213及多个柱状部214。绝缘基板11及连接焊盘12能够应用与第一实施方式同样的结构。
氧化铝突起部213设置于绝缘基板11上的连接焊盘12的形成区域外的区域。氧化铝突起部213设置有多个。在本实施方式中，如图4所示，在纵横并列排列的连接焊盘12中，在倾斜方向上相邻配置的各连接焊盘12之间配置有氧化铝突起部213。
氧化铝突起部213由非导电性材料形成。例如，氧化铝突起部213能够利用含有氧化铝(Al2O3)的陶瓷材料来形成。另外，氧化铝突起部213能够利用与在第一实施方式中说明的氧化铝突起部13同样的材料来形成。
如图4的剖视图所示，氧化铝突起部213的高度比连接焊盘12的高度高。在此，氧化铝突起部213及连接焊盘12的高度意味着从绝缘基板11的上表面到氧化铝突起部213或连接焊盘12的最上部为止的距离。在图4所示的例中，氧化铝突起部213比连接焊盘12高出长度h2。
柱状部214设置于各氧化铝突起部213的下方。具体而言，如图4的剖视图所示，柱状部214以向绝缘基板11的内部埋入的方式设置。并且，氧化铝突起部213以覆盖从绝缘基板11的表面突出的各柱状部214的顶端部的方式设置。
柱状部214由热收缩率比绝缘基板11的热收缩率小的材料形成。如在第一实施方式中说明那样，绝缘基板11包含陶瓷材料作为主成分。并且，柱状部214包含热收缩率比陶瓷材料小的金属材料作为主成分。在此，主成分是指在以重量％(重量比)来看绝缘基板11或柱状部214的组成时，含有比例最多的成分。
具体而言，柱状部214能够利用铜(Cu)、银(Ag)、钯(Pd)、金(Au)、铂(Pt)、钨(W)、钼(Mo)或锰(Mn)等金属材料来形成。另外，柱状部214也可以由与连接焊盘12相同的材料形成。
根据本实施方式的配线基板201，如后所述，在配线基板201的制造过程中通过烧成等而施加热后，能够利用绝缘基板11与柱状部214的热收缩率之差来使柱状部214从绝缘基板11的表面突出。通过柱状部214突出，以覆盖柱状部214的方式设置的氧化铝突起部213也突出，因此能够确保氧化铝突起部213的高度。
(配线基板的制造方法)
接着，关于配线基板201的制造方法，一边参照图5的(a)～(c)一边说明。在图5的(a)～(c)中，在上方示出各制造过程中的配线基板201的平面结构，在下方示出各制造过程中的配线基板201的剖面结构。
首先，如图5的(a)所示，在绝缘基板11的内部的规定的位置填充柱状部214。在此，规定的位置是绝缘基板11上的连接焊盘12的形成区域外的区域且在之后的工序中形成氧化铝突起部213的位置。柱状部214的直径D5以比在之后的工序中形成的氧化铝突起部213的直径D6小的方式设置。
之后，在绝缘基板11上的规定的位置形成连接焊盘12。连接焊盘12例如能够使用丝网印刷等以往公知的印刷法来形成。
接着，如图5的(b)所示，在绝缘基板11上的连接焊盘12的形成区域外的区域且形成有柱状部214的位置堆积非导电性材料213a。非导电性材料213a的堆积物例如能够使用丝网印刷等以往公知的印刷法来形成。非导电性材料213a例如是含有氧化铝(Al2O3)的陶瓷材料。
之后，将堆积有非导电性材料213a的绝缘基板11烧成。利用烧成施加热，从而绝缘基板11、柱状部214及非导电性材料213a等收缩。此时，由于柱状部214的热收缩率比绝缘基板11的热收缩率小，所以绝缘基板11的收缩量比柱状部214的收缩量大。因而，在配线基板201中，如图5的(c)的剖视图中的箭头所示，引起热收缩后的柱状部214的一部分从绝缘基板11的上表面突出这样的形状的变化。另外，伴随于该形状的变化，非导电性材料213a也被向上方顶起而突出。
由此，形成氧化铝突起部213。需要说明的是，这样形成的氧化铝突起部213的形状成为圆柱形状或随着朝向上方而直径变小的大致圆锥台形状。
根据上述的配线基板201的制造方法，能够利用形成绝缘基板11的材料(例如，陶瓷材料)与形成柱状部214的材料(例如，金属材料)的热收缩率之差来形成比连接焊盘12向上方突出的氧化铝突起部213。通过使用上述的制造方法，能够使氧化铝突起部213的高度更高。因而，能够使氧化铝突起部213与连接焊盘12的高度之差h2比第一实施方式的氧化铝突起部13与连接焊盘12的高度之差h1大。通过氧化铝突起部213与连接焊盘12的高度之差变大，不容易受到配线基板自身的翘曲、变形等的影响，因此能够使连接焊盘12与其他部件等接触的可能性进一步降低。
需要说明的是，向绝缘基板11的内部填充的柱状部214也可以形成为多层状。此时，通过使下层的柱状部214的直径D5更大，能够使加热后的柱状部214从绝缘基板11的上表面的突出高度更大。另外，通过选择热收缩率更小的材料(例如，热收缩率比形成连接焊盘12的金属材料小的材料)作为形成柱状部214的金属材料，能够使加热后的柱状部214从绝缘基板11的上表面的突出高度更大。
另外，在别的实施方式中，也可以是在绝缘基板11的内部除了柱状部214之外还设置有第二柱状部的结构。第二柱状部例如是用于将连接端子部与基板内部配线连接的贯通部。第二柱状部由金属材料等导电性材料形成。在具有这样的第二柱状部的配线基板中，优选选择热收缩率比形成第二柱状部的材料小的材料作为形成柱状部214的材料。由此，能够使烧成后的柱状部214从基板表面的突出量比第二柱状部从基板表面的突出量大。
〔第三实施方式〕
在本实施方式中，对使氧化铝突起部313的形状各种不同而得到的配线基板301进行说明。在图6、图7及图8的(a)～(d)中示出本实施方式的配线基板301的一部分的平面结构。
图6所示的配线基板301具有绝缘基板11、多个连接焊盘12及多个氧化铝突起部313a。氧化铝突起部313a从上表面观察具有正方形的形状。在一例中，在配线基板301中，连接焊盘12的直径φ能够设定为0.75mm，正方形状的氧化铝突起部313a的一边的长度L能够设定为0.30mm。
另外，也可以如图7所示的氧化铝突起部313b那样设为使正方形的四角的角度成为锐角的形状。根据这样的形状的氧化铝突起部313b，在各连接焊盘12间的间隔变得更小的情况下也能够确保氧化铝突起部313b的形成区域。
另外，也可以是如图8的(a)所示的椭圆形状的氧化铝突起部313c、如图8的(b)所示的三角形状的氧化铝突起部313d、如图8的(c)所示的十字形状的氧化铝突起部313e。而且，还可以是变更了图6所示的正方形状的氧化铝突起部313a的配置的如图8的(d)所示的正方形状的氧化铝突起部313f。另外，也可以不是正方形状而是长方形状的氧化铝突起部。
在本实施方式的配线基板301中，关于氧化铝突起部313的形状以外，能够应用与第一或第二实施方式同样的结构。
应该认为，本次公开的实施方式在所有方面都是例示而非限制性的内容。本发明的范围不是由上述的说明表示而是由请求保护的范围表示，意在包括与请求保护的范围均等的含义及范围内的所有变更。另外，将在本说明书中说明的不同的实施方式的结构互相组合而得到的结构也包含于本发明的范畴。

Claims (6)

1.一种配线基板，具备：
绝缘基板；
多个连接用端子，排列于所述绝缘基板上；及
多个非导电性的突部，设置于所述连接用端子的形成区域外的区域，
所述非导电性的突部的高度比所述连接用端子的高度高。
2.根据权利要求1所述的配线基板，其中，
所述非导电性的突部配置于相邻配置的多个所述连接用端子之间。
3.根据权利要求1或2所述的配线基板，其中，
所述非导电性的突部至少配置于不在直线上并列的3个部位。
4.根据权利要求1～3中任一项所述的配线基板,其中，
在所述非导电性的突部的下方设置有由热收缩率比所述绝缘基板的热收缩率小的材料形成的柱状部。
5.根据权利要求4所述的配线基板，其中，
所述绝缘基板包含陶瓷材料作为主成分，
所述柱状部包含金属材料作为主成分。
6.一种配线基板的制造方法，是使用在基板内配置有多个柱状部的绝缘基板来制造配线基板的方法，其中，
所述柱状部由热收缩率比所述绝缘基板的热收缩率小的材料形成，
所述制造方法包括以下工序：
在所述绝缘基板上的所述柱状部的配置区域以外的区域形成连接用端子；
在所述绝缘基板中的所述柱状部的上方堆积非导电性材料；及
将堆积有所述非导电性材料的所述绝缘基板烧成或加热，利用所述绝缘基板与所述柱状部的热收缩率之差来使所述柱状部从所述绝缘基板的表面突出，从而形成包含所述非导电性材料的突部。
CN202010305466.8A 2019-05-15 2020-04-17 配线基板及其制造方法 Active CN111952269B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-091823 2019-05-15
JP2019091823A JP7142604B2 (ja) 2019-05-15 2019-05-15 配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
CN111952269A true CN111952269A (zh) 2020-11-17
CN111952269B CN111952269B (zh) 2024-07-26

Family

ID=70058277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010305466.8A Active CN111952269B (zh) 2019-05-15 2020-04-17 配线基板及其制造方法

Country Status (4)

Country Link
US (1) US10849224B1 (zh)
EP (1) EP3740048A1 (zh)
JP (1) JP7142604B2 (zh)
CN (1) CN111952269B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200315030A1 (en) * 2019-03-27 2020-10-01 Delphi Technologies Ip Limited Conformal coating blockage by surface-mount technology solder features

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111766A (ja) * 1997-09-30 1999-04-23 Kyocera Corp 配線基板およびその製造方法
JPH11298142A (ja) * 1998-04-09 1999-10-29 Nec Corp 多層セラミック基板の実装構造と実装方法
CN101257766A (zh) * 2007-02-26 2008-09-03 日本电气株式会社 印刷电路板及其制造方法
JP2011142185A (ja) * 2010-01-06 2011-07-21 Renesas Electronics Corp 半導体装置
CN103178043A (zh) * 2011-12-20 2013-06-26 日本特殊陶业株式会社 布线基板及其制造方法
CN103855114A (zh) * 2012-12-06 2014-06-11 台湾积体电路制造股份有限公司 用于具有中介层的封装件的方法和装置
CN103903995A (zh) * 2012-12-27 2014-07-02 瑞萨电子株式会社 半导体装置的制造方法及半导体装置
CN103918354A (zh) * 2012-11-07 2014-07-09 日本特殊陶业株式会社 配线基板及其制造方法
CN104793026A (zh) * 2014-01-20 2015-07-22 旺矽科技股份有限公司 应用于探针测试装置的支撑结构及其制作方法
US20160007459A1 (en) * 2014-07-04 2016-01-07 Young-ja KIM Printed circuit board and semiconductor package using the same
CN105309053A (zh) * 2013-06-14 2016-02-03 三菱制纸株式会社 布线基板的制造方法
JP2016072398A (ja) * 2014-09-29 2016-05-09 日本特殊陶業株式会社 配線基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3152834B2 (ja) * 1993-06-24 2001-04-03 株式会社東芝 電子回路装置
US5969461A (en) * 1998-04-08 1999-10-19 Cts Corporation Surface acoustic wave device package and method
JP5017930B2 (ja) 2006-06-01 2012-09-05 富士通株式会社 半導体装置、はんだバンプ接続用基板の製造方法及び半導体装置の製造方法
JP5799973B2 (ja) 2013-04-15 2015-10-28 株式会社村田製作所 セラミック多層配線基板およびこれを備えるモジュール
JP6224525B2 (ja) 2014-05-26 2017-11-01 京セラ株式会社 配線基板および電子装置
US20190206822A1 (en) * 2017-12-30 2019-07-04 Intel Corporation Missing bump prevention from galvanic corrosion by copper bump sidewall protection

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111766A (ja) * 1997-09-30 1999-04-23 Kyocera Corp 配線基板およびその製造方法
JPH11298142A (ja) * 1998-04-09 1999-10-29 Nec Corp 多層セラミック基板の実装構造と実装方法
CN101257766A (zh) * 2007-02-26 2008-09-03 日本电气株式会社 印刷电路板及其制造方法
JP2011142185A (ja) * 2010-01-06 2011-07-21 Renesas Electronics Corp 半導体装置
CN103178043A (zh) * 2011-12-20 2013-06-26 日本特殊陶业株式会社 布线基板及其制造方法
CN103918354A (zh) * 2012-11-07 2014-07-09 日本特殊陶业株式会社 配线基板及其制造方法
CN103855114A (zh) * 2012-12-06 2014-06-11 台湾积体电路制造股份有限公司 用于具有中介层的封装件的方法和装置
CN103903995A (zh) * 2012-12-27 2014-07-02 瑞萨电子株式会社 半导体装置的制造方法及半导体装置
CN105309053A (zh) * 2013-06-14 2016-02-03 三菱制纸株式会社 布线基板的制造方法
CN104793026A (zh) * 2014-01-20 2015-07-22 旺矽科技股份有限公司 应用于探针测试装置的支撑结构及其制作方法
US20160007459A1 (en) * 2014-07-04 2016-01-07 Young-ja KIM Printed circuit board and semiconductor package using the same
JP2016072398A (ja) * 2014-09-29 2016-05-09 日本特殊陶業株式会社 配線基板

Also Published As

Publication number Publication date
JP2020188134A (ja) 2020-11-19
JP7142604B2 (ja) 2022-09-27
US10849224B1 (en) 2020-11-24
CN111952269B (zh) 2024-07-26
EP3740048A1 (en) 2020-11-18

Similar Documents

Publication Publication Date Title
US7557307B2 (en) Electronic component and its manufacturing method
US7541278B2 (en) Interconnect substrate, semiconductor device, methods of manufacturing the same, circuit board, and electronic equipment
US7746212B2 (en) Temperature sensor and method for its production
US5227583A (en) Ceramic package and method for making same
JP5799973B2 (ja) セラミック多層配線基板およびこれを備えるモジュール
CN111952269B (zh) 配线基板及其制造方法
CN109075133B (zh) 电子部件搭载用基板、电子装置以及电子模块
JP4160923B2 (ja) 電子部品
JP6500700B2 (ja) 抵抗素子用の集合基板
JP3508905B2 (ja) 配線基板とその製造方法
JPH0817965A (ja) 電子コンポーネントおよびその製造方法
JP4000633B2 (ja) 配線基板の製造方法
JP7011563B2 (ja) 回路基板および電子部品
JP6336858B2 (ja) 配線基板、電子装置および積層型電子装置
JP5981389B2 (ja) 配線基板
JP7438781B2 (ja) 配線基板
JP7212783B2 (ja) 電子素子実装用基板、電子装置、電子モジュールおよび電子素子実装用基板の製造方法
JP6959785B2 (ja) 回路基板、電子部品および電子モジュール
US20240113008A1 (en) Wiring substrate
JP4558004B2 (ja) 電子部品、シールドカバー、多数個取り用母基板、配線基板及び電子機器
JPH0365034B2 (zh)
JP3894810B2 (ja) 多数個取り配線基板
JP4245033B2 (ja) 配線基板
JP4558058B2 (ja) 電子部品
JP4511513B2 (ja) 電子部品及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant