JP5058071B2 - 電子部品搭載用基板 - Google Patents

電子部品搭載用基板 Download PDF

Info

Publication number
JP5058071B2
JP5058071B2 JP2008136435A JP2008136435A JP5058071B2 JP 5058071 B2 JP5058071 B2 JP 5058071B2 JP 2008136435 A JP2008136435 A JP 2008136435A JP 2008136435 A JP2008136435 A JP 2008136435A JP 5058071 B2 JP5058071 B2 JP 5058071B2
Authority
JP
Japan
Prior art keywords
electrode pad
nail head
solder
electronic component
lead pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008136435A
Other languages
English (en)
Other versions
JP2009283815A (ja
Inventor
憲次郎 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008136435A priority Critical patent/JP5058071B2/ja
Publication of JP2009283815A publication Critical patent/JP2009283815A/ja
Application granted granted Critical
Publication of JP5058071B2 publication Critical patent/JP5058071B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、半導体素子等の電子部品を搭載するために用いられる電子部品搭載用基板に関するものである。
従来、半導体素子等の電子部品を搭載するための電子部品搭載用基板として、例えば、酸化アルミニウム質焼結体等の電気絶縁材料から成る絶縁基体と、絶縁基体の表面および内部に形成されたタングステンやモリブデン等の金属粉末メタライズから成る配線導体および電極パッドとを備えた配線基板に、外部接続用端子としてリードピンを電極パッドにろう材により接合した、いわゆるPGA(Pin Grid Array)型のものが知られている。
近年の電子装置の小型化および高密度化に伴い、電子部品搭載用基板において、リードピンの小型化およびピン配列の高密度化が求められている。このため、電子部品搭載用基板においては、電極パッドとリードピンとの位置精度や接合強度を高めることが必要とされている。
また、高速信号を伝送するために絶縁基体の低誘電率化や配線導体の低抵抗化も求められており、これに対しては、絶縁基体にガラスセラミックスや樹脂を、配線導体に銅や銀等を用いた配線基板が知られている。ガラスセラミック配線基板では、電極パッドの基体への接合強度が小さく、高温のろう材を用いてリードピンを接合するのが困難であり、また、樹脂配線基板では高温のろう材を用いることができないことから、はんだによりリードピンを接合することが行なわれている。はんだによる接合においても、リードピンおよび電極パッドを小型にすると、接合強度が小さくなるので、接合強度を高めることが必要とされている。
そこで、例えば、図4(a)および(b)にそれぞれ断面図および下面図で示すような、配線基板11の電極パッド12にはんだ14で接合されたリードピン13のネイルヘッド部を樹脂層15で被覆することにより、リードピン13の接合強度を高めた電子部品搭載用基板が知られている(例えば、特許文献1参照。)。なお、図4(a)において、16は配線導体、17は電子部品である。
特開2006−216631号公報
しかしながら、従来の電子部品搭載用基板は、はんだ14でリードピン13のネイルヘッド部を包囲するように接合しており、リードピン13のネイルヘッド部のピン部側の面にはんだ14が回り込んでいるものであった。また、リードピン13のネイルヘッド部とパッド電極12との間にはんだ14を配置して接合しても、リードピン13のネイルヘッド部の径が電極パッド12の径よりも小さいため、はんだ14がリードピン13のネイルヘッド部の側面やピン部側の面に濡れ広がりやすいものであった。このような従来の電子部品搭載用基板を、電子部品17を搭載したり蓋体(図示せず)を接合したりするために200℃〜400℃程度の温度で加熱すると、リードピン13のネイルヘッド部の側面やピン部側の面に回り込んだはんだ14が溶融するとともに、その周りの樹脂層15が膨張することとなる。すると、樹脂層15が溶融状態のはんだ14を圧迫して、リードピン13と樹脂層15との界面を通ってはんだ14が樹脂層15の表面に流出してしまうという問題点を有していた。樹脂層15の表面にはんだ14が流出してしまうと、電子部品17を搭載した電子部品搭載用基板が外観不良となってしまうばかりでなく、隣接するリードピン13同士が流出したはんだ14により電気的に短絡してしまうという問題点があった。
本発明は、このような従来技術の問題点に鑑み案出されたもので、その目的は、電子部品や蓋体等を接合する際に、電極パッドとリードピンとを接合するはんだが樹脂層の表面に流出する可能性を低減することができる電子部品搭載用基板を提供することにある。
本発明の電子部品搭載用基板は、一方主面に電極パッドを備える配線基板と、ネイルヘッド部を有し、該ネイルヘッド部がはんだを介して前記電極パッドに接合されたリードピンと、該リードピンのネイルヘッド部および前記配線基板の一方主面を被覆する樹脂層とを備え、前記リードピンのネイルヘッド部の径が、前記電極パッドの径以上であるとともに、前記電極パッドと前記ネイルヘッド部との間の高さ位置において、前記はんだの側面が前記ネイルヘッド部の外周よりも突出する凸状であることを特徴とするものである。
本発明の電子部品搭載用基板によれば、リードピンのネイルヘッド部の径が、電極パッドの径以上であることから、電極パッドとリードピンとを接合するはんだがネイルヘッド部の側面やピン部側の面に濡れ広がり難いので、電子部品搭載用基板に電子部品や蓋体等を接合する際にはんだの溶融や樹脂層の膨張が発生したとしても、はんだがリードピンのネイルヘッド部のピン部側の面に回り込み、リードピンのピン部と樹脂層との界面を通って樹脂層の表面に流出する可能性を低減することができる。
本発明の電子部品搭載用基板について、添付の図面を参照しつつ説明する。
図1(a)は本発明の電子部品搭載用基板の実施の形態の一例を示す断面図であり、図1(b)は本発明の電子部品搭載用基板の実施の形態の一例を示す下面図である。また、図2は図1(a)のA部を拡大して示す断面図である。図1および図2において、1は配線基板、2は電極パッド、3はリードピン、4ははんだ、5は樹脂、6は配線導体、7は電子部品である。
本発明の電子部品搭載用基板は、一方主面に電極パッド2を備える配線基板1と、ネイルヘッド部を有し、ネイルヘッド部がはんだ4を介して電極パッド2に接合されたリードピン3と、リードピン3のネイルヘッド部および配線基板1の一方主面1aを被覆する樹脂層5とを備え、リードピン3のネイルヘッド部の径D1が、電極パッド2の径D2以上である。
本発明の電子部品搭載用基板によれば、このような構成としたことから、はんだ4がリードピン3のネイルヘッド部の側面やピン部側の面に濡れ広がり難いので、電子部品搭載用基板に電子部品7や蓋体(図示せず)等を接合する際にはんだ3の溶融や樹脂層5の膨張が発生したとしても、はんだ4がリードピン3のピン部と樹脂層5との界面を通って樹脂層5の表面に流出する可能性を低減することができる。
配線基板1は、例えば酸化アルミニウム質焼結体やムライト質焼結体,窒化アルミニウム質焼結体,炭化珪素質焼結体,窒化珪素質焼結体,ガラスセラミックス等のセラミック材料から成る電気絶縁性の絶縁基体に、タングステン(W)やモリブデン(Mo),銅(Cu),銀(Ag)等の金属粉末メタライズから成る電極パッド2および配線導体6が形成されたものである。あるいは、エポキシ系などの樹脂から成る絶縁基体に、銅箔から成る電極パッド2および銅箔,銅めっき,銅ペースト等から成る配線導体6が形成されたものであってもよい。
絶縁基体は、ガラスセラミックスから成る場合であれば、例えば、ガラス成分としてSiO−B系・SiO−B−Al系・SiO−B−Al−MO系(但し、MはCa・Sr・Mg・BaまたはZnを示す)・SiO−Al−MO−MO系(但し、MおよびMは同一または異なってCa・Sr・Mg・BaまたはZnを示す)・SiO−B−Al−MO−MO系(但し、MおよびMは前記と同じである)・SiO−B−M O系(但し、MはLi・NaまたはKを示す)・SiO−B−Al−M O系(但し、Mは前記と同じである)・PB系ガラス・Bi系ガラス等から成るガラス粉末と、例えば、Al・SiO・ZrOとアルカリ土類金属酸化物との複合酸化物、TiOとアルカリ土類金属酸化物との複合酸化物,AlおよびSiOから選ばれる少なくとも1種を含む複合酸化物(例えばスピネル・ムライト・コージェライト)等のフィラー粉末とを質量比で40:60〜99:1の割合で混合し、さらに適当な有機溶剤・溶媒を添加混合して泥漿状となすとともに、これをドクターブレード法やカレンダーロール法によりシート状に成形してセラミックグリーンシートを得る。しかる後、セラミックグリーンシートに適当な打ち抜き加工を施すとともに必要に応じてこれを複数枚積層して、絶縁基体となる生成形体を作製して、約900℃の温度で焼成することで、単数あるいは複数の絶縁層からなるものが製作される。
配線導体6には、絶縁基体の表面や絶縁層間に配設される配線導体層と、絶縁層を貫通して上下に位置する配線導体層同士を電気的に接続する貫通導体とがある。配線導体層は、例えば絶縁基体がセラミックスから成る場合であれば、絶縁基体用のセラミックグリーンシートにスクリーン印刷法等の印刷手段により配線導体層用のメタライズペーストを印刷塗布し、絶縁基体となる生成形体とともに焼成することによって形成する。貫通導体は、配線導体層を形成するためのメタライズペーストの印刷塗布に先立って絶縁基体用のセラミックグリーンシートに、金型やパンチングによる打ち抜き加工またはレーザ加工等の加工方法により貫通導体用の貫通孔を形成し、この貫通孔に貫通導体用のメタライズペーストをスクリーン印刷法等の印刷手段により充填しておき、絶縁基体となる生成形体とともに焼成することによって形成する。
メタライズペーストは、主成分の金属粉末に有機バインダー,有機溶剤,必要に応じて分散剤等を加えて、ボールミル,三本ロールミル,プラネタリーミキサー等の混練手段により混合および混練することで作製する。また、セラミックグリーンシートの焼結挙動に合わせたり、焼成後の絶縁基体との接合強度を高めたりするために、ガラスやセラミックスの粉末を添加してもよい。貫通導体用のメタライズペーストは、有機バインダーや有機溶剤の種類や添加量により、充填に適した、一般的に配線導体層用のメタライズペーストよりも高い粘度に調整される。
メタライズペーストの導体材料は、絶縁基体がガラスセラミックスからなる場合であれば、Cu,Ag,Ag−Pt,Ag−Pd,Au等が用いられ、絶縁基体が酸化アルミニウム質焼結体やムライト質焼結体,窒化アルミニウム質焼結体,炭化珪素質焼結体,窒化珪素質焼結体からなる場合であれば、WやMoが用いられる。
図1に示す例では、フリップチップ型の半導体素子が電子部品7として搭載される電子部品搭載用基板であるので、配線基板1の他方主面には、配線導体層としてフリップチップ接続用の電極が形成されているが、その他にも、コンデンサ等の受動素子を搭載し接続するための電極や、搭載される電子部品7を封止するための蓋体を接合するための接合導体等が形成されていてもよい。
なお、配線導体6の露出する表面には、必要に応じてニッケル,金等の耐蝕性に優れる金属が被着される。これにより、配線導体6が腐食することを効果的に抑制することができるとともに、配線導体6と電子部品7との固着、あるいは配線導体6とボンディングワイヤとの接合を強固にすることができる。そのような金属として、例えば、厚さ1〜10μm程度のニッケルめっき層と厚さ0.1〜3μm程度の金めっき層とが、電解めっき法もしくは無電解めっき法により順次被着される。
電極パッド2は、配線導体6と電気的に接続され、配線基板1の一方主面に所定の間隔で配設される、円形状のものである。
電極パッド2は、配線導体6と同様に、配線基板1の絶縁基体用のセラミックグリーンシートにスクリーン印刷法等の印刷手段により電極パッド2用のメタライズペーストを印刷塗布し、絶縁基体となる生成形体とともに焼成することによって形成する。なお、電極パッド2用のメタライズペーストは、通常、配線導体6の配線導体層と同様の材料が用いられる。
電極パッド2は、配線基板1に後述するリードピン3をはんだ付けするための下地金属層となるものである。はんだ3の濡れ性を良好にして電極パッド2とリードピン3との接合を強固にするために、電極パッド2の露出する表面には、例えば、厚さ1〜10μm程度のニッケルめっき層と厚さ0.1〜3μm程度の金めっき層とが、電解めっき法もしくは無電解めっき法により順次被着される。
図3は、図2と同様の、本発明の電子部品搭載用基板の他の例の要部を拡大して示す断面図である。図3において、8は絶縁膜である。
図3に示す例のように、電極パッド2の外周部を覆うようにして、配線基板1の一方主面1aに絶縁膜8を被着させていてもよい。この絶縁膜8は、電極パッド2の外周部を覆うことにより、絶縁基体と電極パッド2との接合強度を高める補強部材として機能する。この場合の電極パッド2の径D2は、図3に示すように、電極パッド2が絶縁膜8の開口から露出した部分の径である。絶縁膜8は、複数の電極パッド2に対してそれぞれ独立させて被着して複数個設けてもよいが、電極パッド2間の距離が小さいため独立させて被着するのは難しく、また絶縁膜8は広い面積に形成しやすいので、電極パッド2に対応した配列で電極パッド2より径の小さい複数の開口を有する1つの絶縁膜8を配線基板1の絶縁基体の一方主面上に形成してもよい。
このような絶縁膜8は、絶縁基体がセラミックスからなる場合であれば、絶縁基体と実質的に同じ原料粉末をペースト状にするとともに、そのペーストを絶縁基体用のセラミックグリーンシートに、スクリーン印刷法等の印刷手段により電極パッド2用のメタライズペーストの外周部を覆うように印刷塗布し、絶縁基体となる生成形体とともに焼成することによって形成することができる。あるいは、電極パッド2用のメタライズペーストに対応するとともにそれより径が小さい貫通孔を設けた絶縁膜8用のセラミックグリーンシートを、電極パッド2用のメタライズペーストの外周部を覆うようにして絶縁基体用のセラミックグリーンシートに積層し、焼成することにより形成しても構わない。
リードピン3は、例えば、Fe−29wt%Ni−17wt%Co合金,Fe−42wt%Ni合金,Cu−2.35wt%Fe−0.12wt%Zn−0.03wt%P合金,Cu等の金属から成り、円柱状のピン部の端部に、ピン部の径よりも径大の円板状のネイルヘッド部を有する形状のものである。このリードピン3は、電子部品搭載用基板に搭載される電子部品7を外部電気回路基板に電気的に接続するための端子として機能し、例えば、リードピン3を外部電気回路基板に接合することによって、あるいは外部電気回路基板に接続されたソケットに挿入することによって、電子部品7が配線導体6およびリードピン3を介して外部電気回路基板に電気的に接続される。
リードピン3の外表面には、必要に応じてニッケル,金等の耐蝕性に優れる金属が被着される。これにより、リードピン3が腐食することを効果的に抑制することができるとともに、電極パッド2とリードピン3との接合を強固にすることができる。リードピン3の外表面には、例えば、厚さ1〜10μm程度のニッケルめっき層と厚さ0.1〜3μm程度の金めっき層とが、電解めっき法もしくは無電解めっき法により順次被着される。
電極パッド2とリードピン3とを接合するはんだ4は、例えば、Sn−5wt%Sb(融点約240℃)、Sn−3wt%Ag−0.5wt%Cu(融点約220℃)、Pb−63wt%Sn(融点約180℃)等の、融点が180℃〜260℃程度のものが用いられる。
配線基板1の電極パッド2上に、上記のようなはんだ4をペースト化したはんだペーストを印刷法などにより塗布し、その上にネイルヘッド部を下にしてリードピン3を載置した状態で加熱してはんだ4を溶融させた後に冷却することで、リードピン3のネイルヘッド部がはんだ4を介して電極パッド2に接合される。多数の電極パッド2とリートピン3との位置合わせは、電極パッド2の配列に対応した孔を有する治具を準備し、孔にリードピン3のピン部を挿入した治具をはんだペーストの塗布された配線基板1の上に配置することで、容易に行なうことができる。この際、配線基板1の熱膨張係数に近い熱膨張係数を有する治具を用いると、より高精度の位置合わせができる。リードピン3のネイルヘッド部が形成されていない側のピン部の端部を押さえる(荷重を加える)と、リードピン3の高さを揃えることができる。
はんだ4は、図3に示す例のように、電極パッド2とリードピン3との間の側面が凸状の曲面であることが好ましい。はんだ4の側面が凸状の曲面であると、樹脂層5の膨張によるはんだ4に対する圧力を分散しやすくなり、また、はんだ4の側面とリードピン3のネイルヘッド部の端面(はんだ4とリードピン3のネイルヘッド部との接合面)とがなす角の角度が大きくなるので、樹脂層5に押されたはんだ4がこの角部に移動し難くなり、はんだ4がこの角部からリードピン3のネイルヘッド部の側面へ流出するのがより効果的に抑えられる。また、図3に示す例のように、平面視でネイルヘッド部の外周よりはんだ4の側面が突出する程度の凸状であれば、樹脂層5がリードピン3側からはんだ4を押さえることとなり、はんだ4の流出がより効果的に抑えられるので好ましい。
このようなはんだ4の形状は、リードピン3の比重、リードピン3のネイルヘッド部の径D1、電極パッド2の径D2に応じて、はんだ4の量や接合時にリードピン3に加える荷重等を調節することにより形成することができる。
このようにして接合されたリードピン3および電極パッド2については、リードピン3のネイルヘッド部の径D1が、電極パッド2の径D2以上であることが重要であるが、ネイルヘッド部の径D1と、電極パッド2の径D2との関係は、1.1≦D1/D2≦1.4程度であることが好ましい。リードピン3を電極パッド2に接続する際にネイルヘッド部の側面やピン部側の面へのはんだ4の濡れ広がりを抑制するには、特にリードピン3に荷重を加えて接合する場合には、電子部品搭載用基板を平面透視した際に、電極パッド2がネイルヘッド部の内側に位置するように、すなわち、ネイルヘッド部の外縁が電極パッド2の外縁よりも外側に位置するように配置することが好ましい。そのためには、電極パッド2とリードピン3との接合ずれ等を考慮すると、1.1≦D1/D2であるのがよい。また、リードピン3のネイルヘッド部の径D1が大きいと、ネイルヘッド部が樹脂層5によってより強固に固定されてリードピン3の接合強度を高めることができるが、高密度にリードピン3を配置することができなくなる。そして、D1/D2≦1.4であると、はんだ4の側面とリードピン3のネイルヘッド部の端面(はんだ4とリードピン3のネイルヘッド部との接合面)とがなす角の角度が大きくなるので、上述したように、はんだ4がこの角部からリードピン3のネイルヘッド部の側面へ流出するのがより効果的に抑えられる。なお、リードピン3のネイルヘッド部の径D1と電極パッド2の径D2との差が大きいと、電極パッド2とリードピン3との間のはんだ4の側面が凸状の曲面となるように形成し難くなるので、この場合は、D1/D2≦1.2程度とするのが好ましい。
樹脂層5は、図1に示す例のように、リードピン3のネイルヘッド部および配線基板1の一方主面のほぼ全面を被覆している。樹脂層5はネイルヘッド部とその周囲だけを被覆していても電極パッド2とリードピン3との接合強度を高める補強部材として機能するが、通常はリードピン3同士の間隔が小さくて個別に樹脂層5を形成するのは難しく、一方で広い面積への樹脂層5の形成は容易であることから、樹脂層5は、配線基板1の絶縁基体の一方主面のほぼ全面を被覆しているのが好ましい。
樹脂層5は、エポキシ樹脂等の絶縁性の樹脂から成り、配線基板1にリードピン3を接合した後、例えば、熱硬化性の液状エポキシ樹脂をディスペンサ等の塗布装置によりリードピン3のネイルヘッド部および配線基板1の絶縁基体の一方主面を被覆するように塗布して、加熱により硬化させることにより形成される。塗布する樹脂は、光硬化性の樹脂を用いても、2種類の樹脂を混合させて硬化させる常温反応硬化性の樹脂を用いても構わない。また、リードピン3のピン部の径や配列に対応する貫通孔を有する樹脂シートを、熱硬化性の樹脂からなる接着剤を用いて、貫通孔にリードピン3のピン部を通して配線基板1の絶縁基体の一方主面上に接着することでも、樹脂層5を形成することができる。また、熱硬化性の樹脂シートを配線基板1の絶縁基体の一方主面上に貼付した後、樹脂シートを熱硬化させることによって樹脂層5を形成しても構わない。
なお、樹脂層5は、電極パッド2とリードピン3との接合強度を強固なものとするために、配線基板1の表面からの厚みは、配線基板1の表面からリードピン3のネイルヘッド部の上面(ピン部側の面)までの高さに0.3mm以上加えた厚みに形成していることが好ましい。樹脂層5の厚みは、リードピン3の樹脂層5から突出した部分の必要とされる長さに応じて設定すればよい。樹脂層5の熱膨張係数と配線基板1の絶縁基体の熱膨張係数との差が大きい場合は、樹脂層5の厚みを厚くすると電子部品搭載用基板が反ってしまう場合があるので、樹脂層5および配線基板1の絶縁基体の熱膨張係数やヤング率、および配線基板1の厚みを考慮して設定するのが好ましい。また、樹脂層5は、熱膨張係数を調整するためのフィラーを含むものであってもよい。フィラーとしては、アルミナやシリカ等の絶縁性の無機粉末を用いればよい。熱伝導性の良好な窒化アルミニウムを用いて放熱性を良くしてもよい。
また、熱硬化性の樹脂により樹脂層5を形成する場合は、樹脂を硬化する際の加熱によるはんだ4の溶融を抑制するため、硬化温度がはんだ4の溶融温度よりも低い樹脂を用いるのが好ましい。
なお、本発明の電子部品搭載用基板は、本発明の要旨を逸脱しない範囲であれば種々の変更が可能である。例えば、配線基板1は、他方主面に電子部品7を収納するためのキャビティを備えるものであっても構わない。
本発明の電子部品搭載用基板の実施例について以下に説明する。
(実施例1)
まず、50mm×50mm×1.4mmtのガラスセラミックスから成る絶縁基体に、銅メタライズから成る配線導体6および径D2が0.8mmで0.6mmの間隔(ピッチが1.4mm)で縦横にそれぞれ32個の計1024個配列された銅メタライズから成る電極パッド2が形成された配線基板1を準備した。
次に、配線基板1の電極パッド上2に、Sn−3wt%Ag−0.5wt%Cuであるはんだ4(融点約220℃)のペーストを印刷により、厚さ1.0mmに塗布した。
次に、電極パッド2の配列に対応した孔を有するカーボン製の治具を準備し、治具の孔にリードピン3のピン部を挿入して、配線基板1の上のはんだペーストとリードピン3のネイルヘッド部とが接するように、配線基板1上に載置した。これを窒素雰囲気のリフロー炉(ピーク温度:230℃×5分)内に入れて、リードピン3を配線基板1の電極パッド2に接合した。リードピン3は、Cu−2.3wt%Fe−0.12wt%Zn−0.03wt%Pから成り、ネイルヘッド部の径D1が1.05mmで厚さが0.2mmであり、ピン部の径が0.40mmで長さが2.2mmであるものを用いた。
接合後のはんだ4は、厚みが0.8mmであり、側面の形状は電極パッド2の外周からリードピン3のネイルヘッド部の下面(電極パッド2側の面)の外周に向かってほぼ直線的に広がる形状であり、リードピン3のネイルヘッド部の側面およびピン部側の面には這い上がっていなかった。
そして、リードピン3の周囲にディスペンサを用いて熱硬化性のエポキシ樹脂の樹脂ペースト塗布した後、樹脂ペーストをオーブンにより加熱(150℃×30分)して硬化させて樹脂層5を形成し、電子部品搭載用基板を作製した。樹脂層5は、配線基板1の一方主面の中央部に46mm×46mm×1.4mmtの寸法で形成した。
この電子部品搭載用基板を、リフロー炉内(ピーク温度:260℃×5分)を通過させた後、樹脂層5の表面の確認を行なったところ、はんだ4の樹脂層5の表面への流出は見られなかった。
(実施例2)
絶縁基体の寸法が51mm×51mm×2.0mmtであり、径D2が0.6mmの電極パッド2が0.4mmの間隔(ピッチが1.0mm)で縦横にそれぞれ49個の計2401個配列されていること以外は実施例1と同様の配線基板1と、ネイルヘッド部の径D1が0.66mmで厚さが0.2mmであり、ピン部の径が0.20mmで長さが2.0mmであり、材質は実施例1と同じリードピン3と、Sn−5wt%Sb(融点約240℃)であるはんだ4を用いて、はんだペーストの印刷厚みは2.0mmとし、リフロー炉はピーク温度250℃×5分として、実施例1と同様にしてリードピン3を配線基板1の電極パッド2に接合した。リードピン3のピン部を挿入する治具の孔の深さがリードピン3のピン部の長さより短いものを用い、治具の重さによりリードピン3それぞれに対して0.008g程度の荷重が加わるようにした。
接合後のはんだ4は、厚みが1.7mmで最大径が0.7mmの、側面が凸状の曲面となっており、リードピン3のネイルヘッド部の側面およびピン部側の面には這い上がっていなかった。
そして、実施例1と同様にして樹脂層5を形成して電子部品搭載用基板を形成した。樹脂層5は、配線基板1の一方主面の中央部に49.6mm×49.6mm×2.3mmtの寸法で形成した。
この電子部品搭載用基板を、リフロー炉内(ピーク温度:260℃×5分)を通過させた後、樹脂層5の表面の確認を行なったところ、はんだ4の樹脂層5の表面への流出は見られなかった。
(a)および(b)は、それぞれ本発明の電子部品搭載用基板の実施の形態の一例を示す断面図および下面図である。 本発明の電子部品搭載用基板の実施の形態の一例を示す要部を拡大した断面図である。 本発明の電子部品搭載用基板の実施の形態の一例を示す要部を拡大した断面図である。 (a)および(b)は、それぞれ従来の電子部品搭載用基板の形態の一例を示す断面図および下面図である。
符号の説明
1・・・・配線基板
2・・・・電極パッド
3・・・・リードピン
4・・・・はんだ
5・・・・樹脂層
6・・・・配線導体
7・・・・電子部品
8・・・・絶縁膜
D1・・・・電極パッドの径
D2・・・・リードピンのネイルヘッド部の径

Claims (1)

  1. 一方主面に電極パッドを備える配線基板と、ネイルヘッド部を有し、該ネイルヘッド部がはんだを介して前記電極パッドに接合されたリードピンと、該リードピンのネイルヘッド部および前記配線基板の一方主面を被覆する樹脂層とを備え、前記リードピンのネイルヘッド部の径が、前記電極パッドの径以上であるとともに、前記電極パッドと前記ネイルヘッド部との間の高さ位置において、前記はんだの側面が前記ネイルヘッド部の外周よりも突出する凸状であることを特徴とする電子部品搭載用基板。
JP2008136435A 2008-05-26 2008-05-26 電子部品搭載用基板 Expired - Fee Related JP5058071B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008136435A JP5058071B2 (ja) 2008-05-26 2008-05-26 電子部品搭載用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008136435A JP5058071B2 (ja) 2008-05-26 2008-05-26 電子部品搭載用基板

Publications (2)

Publication Number Publication Date
JP2009283815A JP2009283815A (ja) 2009-12-03
JP5058071B2 true JP5058071B2 (ja) 2012-10-24

Family

ID=41453936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008136435A Expired - Fee Related JP5058071B2 (ja) 2008-05-26 2008-05-26 電子部品搭載用基板

Country Status (1)

Country Link
JP (1) JP5058071B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60138948A (ja) * 1983-12-27 1985-07-23 Mitsubishi Electric Corp 半導体装置用パツケ−ジ
JPH07326706A (ja) * 1994-05-30 1995-12-12 Fujitsu Ltd Pga型半導体装置及びその製造方法
JPH09102560A (ja) * 1995-10-05 1997-04-15 Sumitomo Kinzoku Electro Device:Kk 低温焼成セラミック基板の外部リードピン接合構造
JPH1022439A (ja) * 1996-07-01 1998-01-23 Hitachi Ltd 配線回路基板
JP4480207B2 (ja) * 1999-01-04 2010-06-16 イビデン株式会社 樹脂パッケージ基板
JP2001185639A (ja) * 1999-12-22 2001-07-06 Ngk Spark Plug Co Ltd リードピン付き基板
JP4343390B2 (ja) * 2000-04-06 2009-10-14 イビデン株式会社 プリント配線板用導体ピン、多層プリント配線板

Also Published As

Publication number Publication date
JP2009283815A (ja) 2009-12-03

Similar Documents

Publication Publication Date Title
JP6194104B2 (ja) 配線基板、電子装置および電子モジュール
EP3633719A1 (en) Electronic component mounting substrate, electronic device, and electronic module
JP6767204B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP5383151B2 (ja) 電子部品搭載用基板
JP5058071B2 (ja) 電子部品搭載用基板
US11784117B2 (en) Wiring board, electronic device, and electronic module
JP3618060B2 (ja) 半導体素子搭載用配線基板およびこれを用いた半導体装置
JP2021184481A (ja) 電子モジュール
CN113228258A (zh) 布线基板、电子装置以及电子模块
JP2013115244A (ja) 電子部品搭載用基板および電子装置ならびに電子部品搭載用基板の製造方法
JPH11163193A (ja) 電子部品収納用パッケージの製造方法
JP3447043B2 (ja) 電子部品用パッケージ
JP6166094B2 (ja) 配線基板および電子装置
JP6818457B2 (ja) 配線基板、電子装置および電子モジュール
JP5631268B2 (ja) 配線基板
JP4986500B2 (ja) 積層基板、電子装置およびこれらの製造方法。
JP4328197B2 (ja) 電子部品収納用パッケージおよび電子装置
JP3441194B2 (ja) 半導体装置及びその製造方法
JP3935054B2 (ja) 配線基板
JP4355097B2 (ja) 配線基板の製造方法
JP6595308B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP3810335B2 (ja) 配線基板
JP4150285B2 (ja) 電子部品搭載用パッケージ用母基板
JP3762282B2 (ja) 配線基板の製造方法
JP2000183236A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120731

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees