JP5058071B2 - 電子部品搭載用基板 - Google Patents
電子部品搭載用基板 Download PDFInfo
- Publication number
- JP5058071B2 JP5058071B2 JP2008136435A JP2008136435A JP5058071B2 JP 5058071 B2 JP5058071 B2 JP 5058071B2 JP 2008136435 A JP2008136435 A JP 2008136435A JP 2008136435 A JP2008136435 A JP 2008136435A JP 5058071 B2 JP5058071 B2 JP 5058071B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- nail head
- solder
- electronic component
- lead pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
図1(a)は本発明の電子部品搭載用基板の実施の形態の一例を示す断面図であり、図1(b)は本発明の電子部品搭載用基板の実施の形態の一例を示す下面図である。また、図2は図1(a)のA部を拡大して示す断面図である。図1および図2において、1は配線基板、2は電極パッド、3はリードピン、4ははんだ、5は樹脂、6は配線導体、7は電子部品である。
まず、50mm×50mm×1.4mmtのガラスセラミックスから成る絶縁基体に、銅メタライズから成る配線導体6および径D2が0.8mmで0.6mmの間隔(ピッチが1.4mm)で縦横にそれぞれ32個の計1024個配列された銅メタライズから成る電極パッド2が形成された配線基板1を準備した。
絶縁基体の寸法が51mm×51mm×2.0mmtであり、径D2が0.6mmの電極パッド2が0.4mmの間隔(ピッチが1.0mm)で縦横にそれぞれ49個の計2401個配列されていること以外は実施例1と同様の配線基板1と、ネイルヘッド部の径D1が0.66mmで厚さが0.2mmであり、ピン部の径が0.20mmで長さが2.0mmであり、材質は実施例1と同じリードピン3と、Sn−5wt%Sb(融点約240℃)であるはんだ4を用いて、はんだペーストの印刷厚みは2.0mmとし、リフロー炉はピーク温度250℃×5分として、実施例1と同様にしてリードピン3を配線基板1の電極パッド2に接合した。リードピン3のピン部を挿入する治具の孔の深さがリードピン3のピン部の長さより短いものを用い、治具の重さによりリードピン3それぞれに対して0.008g程度の荷重が加わるようにした。
2・・・・電極パッド
3・・・・リードピン
4・・・・はんだ
5・・・・樹脂層
6・・・・配線導体
7・・・・電子部品
8・・・・絶縁膜
D1・・・・電極パッドの径
D2・・・・リードピンのネイルヘッド部の径
Claims (1)
- 一方主面に電極パッドを備える配線基板と、ネイルヘッド部を有し、該ネイルヘッド部がはんだを介して前記電極パッドに接合されたリードピンと、該リードピンのネイルヘッド部および前記配線基板の一方主面を被覆する樹脂層とを備え、前記リードピンのネイルヘッド部の径が、前記電極パッドの径以上であるとともに、前記電極パッドと前記ネイルヘッド部との間の高さ位置において、前記はんだの側面が前記ネイルヘッド部の外周よりも突出する凸状であることを特徴とする電子部品搭載用基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008136435A JP5058071B2 (ja) | 2008-05-26 | 2008-05-26 | 電子部品搭載用基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008136435A JP5058071B2 (ja) | 2008-05-26 | 2008-05-26 | 電子部品搭載用基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009283815A JP2009283815A (ja) | 2009-12-03 |
JP5058071B2 true JP5058071B2 (ja) | 2012-10-24 |
Family
ID=41453936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008136435A Expired - Fee Related JP5058071B2 (ja) | 2008-05-26 | 2008-05-26 | 電子部品搭載用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5058071B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60138948A (ja) * | 1983-12-27 | 1985-07-23 | Mitsubishi Electric Corp | 半導体装置用パツケ−ジ |
JPH07326706A (ja) * | 1994-05-30 | 1995-12-12 | Fujitsu Ltd | Pga型半導体装置及びその製造方法 |
JPH09102560A (ja) * | 1995-10-05 | 1997-04-15 | Sumitomo Kinzoku Electro Device:Kk | 低温焼成セラミック基板の外部リードピン接合構造 |
JPH1022439A (ja) * | 1996-07-01 | 1998-01-23 | Hitachi Ltd | 配線回路基板 |
JP4480207B2 (ja) * | 1999-01-04 | 2010-06-16 | イビデン株式会社 | 樹脂パッケージ基板 |
JP2001185639A (ja) * | 1999-12-22 | 2001-07-06 | Ngk Spark Plug Co Ltd | リードピン付き基板 |
JP4343390B2 (ja) * | 2000-04-06 | 2009-10-14 | イビデン株式会社 | プリント配線板用導体ピン、多層プリント配線板 |
-
2008
- 2008-05-26 JP JP2008136435A patent/JP5058071B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009283815A (ja) | 2009-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6194104B2 (ja) | 配線基板、電子装置および電子モジュール | |
EP3633719A1 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
JP6767204B2 (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
JP5383151B2 (ja) | 電子部品搭載用基板 | |
JP5058071B2 (ja) | 電子部品搭載用基板 | |
US11784117B2 (en) | Wiring board, electronic device, and electronic module | |
JP3618060B2 (ja) | 半導体素子搭載用配線基板およびこれを用いた半導体装置 | |
JP2021184481A (ja) | 電子モジュール | |
CN113228258A (zh) | 布线基板、电子装置以及电子模块 | |
JP2013115244A (ja) | 電子部品搭載用基板および電子装置ならびに電子部品搭載用基板の製造方法 | |
JPH11163193A (ja) | 電子部品収納用パッケージの製造方法 | |
JP3447043B2 (ja) | 電子部品用パッケージ | |
JP6166094B2 (ja) | 配線基板および電子装置 | |
JP6818457B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP5631268B2 (ja) | 配線基板 | |
JP4986500B2 (ja) | 積層基板、電子装置およびこれらの製造方法。 | |
JP4328197B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP3441194B2 (ja) | 半導体装置及びその製造方法 | |
JP3935054B2 (ja) | 配線基板 | |
JP4355097B2 (ja) | 配線基板の製造方法 | |
JP6595308B2 (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
JP3810335B2 (ja) | 配線基板 | |
JP4150285B2 (ja) | 電子部品搭載用パッケージ用母基板 | |
JP3762282B2 (ja) | 配線基板の製造方法 | |
JP2000183236A (ja) | 半導体素子収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120731 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |