JP2003273269A - 半導体素子搭載用配線基板およびその製造方法 - Google Patents

半導体素子搭載用配線基板およびその製造方法

Info

Publication number
JP2003273269A
JP2003273269A JP2002076232A JP2002076232A JP2003273269A JP 2003273269 A JP2003273269 A JP 2003273269A JP 2002076232 A JP2002076232 A JP 2002076232A JP 2002076232 A JP2002076232 A JP 2002076232A JP 2003273269 A JP2003273269 A JP 2003273269A
Authority
JP
Japan
Prior art keywords
semiconductor element
plating film
metallized
electroless
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002076232A
Other languages
English (en)
Other versions
JP3854177B2 (ja
Inventor
Koichi Motomura
晃一 本村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002076232A priority Critical patent/JP3854177B2/ja
Publication of JP2003273269A publication Critical patent/JP2003273269A/ja
Application granted granted Critical
Publication of JP3854177B2 publication Critical patent/JP3854177B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Chemically Coating (AREA)

Abstract

(57)【要約】 【課題】 半導体素子接続用メタライズ端子と半田バン
プとを強固に接続することができるとともに外部接続用
リード端子に対して良好な耐食性を付与することがで
き、かつ生産性に優れた半導体素子搭載用配線基板を提
供すること。 【解決手段】 上面に半導体素子4が搭載される搭載部
1aを有するとともに、搭載部1aから下面にかけて、
搭載部1aに半導体素子接続用メタライズ端子2aを有
する複数のメタライズ配線導体2が形成された絶縁基1
と、絶縁基体1の下面にメタライズ配線導2と電気的に
接続されるようにして立設された複数の外部接続用リー
ド端子3とを具備して成る半導体素子搭載用配線基板で
あって、半導体素子接続用メタライズ端子2aは無電解
めっき膜7、8により被覆されており、外部接続用リー
ド端子は電解めっき膜9、10および無電解めっき膜8
により順次被覆されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子をフリ
ップチップ接続で搭載する半導体素子搭載用配線基板お
よびその製造方法に関するものである。
【0002】
【従来の技術】従来、半導体素子をフリップチップ接続
により搭載するための半導体素子搭載用配線基板は、例
えば、酸化アルミニウム質焼結体等の電気絶縁材料から
成る複数の絶縁層を積層して成り、その上面に半導体素
子が搭載される搭載部を有するとともにこの搭載部から
内部を介して下面にかけて導出するタングステンメタラ
イズ等の金属粉末メタライズから成る複数のメタライズ
配線導体を形成して成る略四角平板状の絶縁基体と、こ
の絶縁基体の下面に導出したメタライズ配線導体に銀ろ
う等のろう材を介して立設された鉄系合金や銅系合金等
から成る複数の外部接続用リード端子とから構成されて
いる。
【0003】そして、この半導体素子搭載用配線基板に
おいては、メタライズ配線導体で絶縁基体の搭載部に露
出した部位が半導体素子の電極に電気的に接続される半
導体素子接続用メタライズ端子を形成しており、絶縁基
体の搭載部に半導体素子をその各電極が半導体素子接続
用メタライズ端子に半田バンプを介して接続されるよう
にして搭載し、しかる後、絶縁基体と半導体素子との間
にアンダーフィルと呼ばれる樹脂充填材を充填するとと
もに絶縁基体上面に半導体素子を覆うようにして樹脂封
止材や金属キャップを取着させることによって製品とし
ての半導体装置となる。そして、この半導体装置は、半
導体素子搭載用配線基板の外部接続用リード端子を外部
電気回路基板に設けたソケットに挿入することによって
外部電気回路基板に実装される。
【0004】なお、この従来の半導体素子搭載用配線基
板においては、半導体素子接続用メタライズ端子および
外部接続用リード端子が酸化腐食するのを防止するとと
もに半導体素子接続用メタライズ端子と半田バンプとの
接続および外部接続用リード端子とソケットとの電気的
接続を良好とするために、通常であれば半導体素子接続
用メタライズ端子の表面および外部接続用リード端子の
表面がニッケルめっき膜および金めっき膜で順次被覆さ
れている。そして、一般的にこのようなニッケルめっき
膜および金めっき膜としては、半導体素子接続用メタラ
イズ端子には薄くて均一な厚みのめっき膜を被着可能な
無電解めっき膜が、外部接続用リード端子には厚くて緻
密なめっき膜を被着可能な電解めっき膜が被着されてい
る。半導体素子接続用メタライズ端子に薄くて均一な厚
みの無電解めっき膜を被着させるのは、この半導体素子
接続用メタライズ端子に半導体素子の電極を半田バンプ
を介して接続させる際に半田バンプ中の錫と半導体素子
接続用メタライズ端子に被着させた金めっき膜の金とが
反応して形成される脆弱な金と錫との金属間化合物の量
を少ないものとして半導体素子の電極と半導体素子接続
用メタライズ端子とを半田バンプを介して強固に接合可
能とするためであり、他方、外部接続用リード端子に厚
くて緻密な電解めっき膜を被着させるのは、厚くて緻密
な電解めっき膜により外部接続用リード端子の耐食性を
高めるとともに、そのような厚いめっき膜を短時間に効
率良く被着させることができるためである。
【0005】そして、半導体素子接続用メタライズ端子
に無電解めっき膜によるニッケルめっき膜および金めっ
き膜を、外部接続用リード端子に電解めっき膜によるニ
ッケルめっき膜および金めっき膜を順次被着させるに
は、まず、メタライズ配線導体が形成された絶縁基体と
外部接続用リード端子とを準備するとともに、半導体素
子接続用メタライズ端子を含むメタライズ配線導体の露
出表面に無電解ニッケルめっき膜を被着させ、次にこの
無電解ニッケルめっき膜が被着されたメタライズ配線導
体の絶縁基体の下面に導出した部位に外部接続用リード
端子を銀ろう等のろう材を介してろう付けすることによ
り絶縁基体の下面に外部接続用リード端子を立設し、次
に、半導体素子接続用メタライズ端子および外部接続用
リード端子の表面に無電解めっき膜による金めっき膜を
被着させ、次に、半導体素子接続用メタライズ端子上を
樹脂フィルムで被覆し、その状態で外部接続用リード端
子の表面に被着させた無電解めっき膜による金めっき膜
をエッチング除去した後、その外部接続用リード端子の
表面に電解めっき膜によるニッケルめっき膜および金め
っき膜を被着させ、最後に、半導体素子接続用メタライ
ズ端子を被覆する樹脂フィルムを除去する方法が採用さ
れていた。
【0006】
【発明が解決しようとする課題】しかしながら、上述の
従来の半導体素子搭載用配線基板においては、半導体素
子接続用メタライズ端子に無電解めっき膜による金めっ
き膜を被着させた際にそれと同時に外部接続用リード端
子の表面に被着された無電解めっき膜による金めっき膜
を一旦エッチング除去した後、外部接続用リード端子の
表面に電解めっき膜によるニッケルめっき膜および金め
っき膜を被着させており、その製造が煩雑であるという
問題点を有していた。
【0007】本発明は、かかる従来の問題点に鑑み案出
されたものであり、その目的は、半導体素子接続用メタ
ライズ端子と半田バンプとを強固に接続することができ
るとともに外部接続用リード端子に対して良好な耐食性
を付与することができ、かつ生産性に優れた半導体素子
搭載用配線基板を提供することにある。
【0008】
【課題を解決するための手段】本発明の半導体素子搭載
用配線基板は、上面に半導体素子が搭載される搭載部を
有するとともに、前記搭載部から下面にかけて、前記搭
載部に半導体素子接続用メタライズ端子を有する複数の
メタライズ配線導体が形成された絶縁基体と、前記絶縁
基体の下面に前記メタライズ配線導体と電気的に接続さ
れるようにして立設された複数の外部接続用リード端子
とを具備して成る半導体素子搭載用配線基板であって、
前記半導体素子接続用メタライズ端子は無電解めっき膜
により被覆されており、前記外部接続用リード端子は電
解めっき膜および無電解めっき膜により順次被覆されて
いることを特徴とするものである。
【0009】また、本発明の半導体素子搭載用配線基板
の製造方法は、上面に半導体素子が搭載される搭載部を
有するとともに、前記搭載部から下面にかけて、前記搭
載部に半導体素子接続用メタライズ端子を有する複数の
メタライズ配線導体が形成された絶縁基体と、複数の外
部接続用リード端子とを準備する工程と、前記絶縁基体
の下面に前記複数の外部接続用リード端子を前記メタラ
イズ配線導体と電気的に接続されるようにして立設する
工程と、前記絶縁基体の上面に前記半導体素子接続用メ
タライズ端子を覆うようにして樹脂フィルムを貼着する
工程と、前記外部接続用リード端子の表面に電解めっき
膜を被着する工程と、前記樹脂フィルムを前記絶縁基体
から剥離した後、前記半導体素子接続用メタライズ端子
および前記外部リード端子の表面に無電解めっき膜を被
着する工程とから成ることを特徴とするものである。
【0010】本発明半導体素子搭載用配線基板によれ
ば、半導体素子接続用メタライズ端子は薄くて均一な厚
みの無電解めっき膜により被覆されており、外部接続用
リード端子は厚くて緻密な電解めっき膜およびその上の
薄くて均一な厚みの無電解めっき膜により順次被覆され
ていることから、半導体素子の電極と半導体素子接続用
メタライズ端子とを半田バンプを介して強固に接続する
ことができるとともに、外部接続用リード端子に対して
良好な耐食性を付与することができる。
【0011】また、本発明の半導体素子搭載用配線基板
の製造方法によれば、外部接続用リード端子が立設され
た絶縁基体の上面に半導体素子接続用メタライズ端子を
覆うようにして樹脂フィルムを貼着した後、外部接続用
リード端子の表面に電解めっき膜を被着し、その後、樹
脂フィルムを剥離した後、半導体素子接続用メタライズ
端子および外部接続用リード端子の表面に無電解めっき
膜を被着することから、外部接続用リード端子表面の無
電解めっき膜をエッチング除去することがないので、本
発明の半導体素子搭載用配線基板を生産性良く製造する
ことができる。
【0012】
【発明の実施の形態】次に、本発明を添付の図面を基に
詳細に説明する。図1は、本発明の半導体素子搭載用配
線基板の実施の形態の一例を示す断面図であり、1は絶
縁基体、2はメタライズ配線導体、3は外部接続用リー
ド端子である。
【0013】絶縁基体1は、酸化アルミニウム質焼結体
や窒化アルミニウム質焼結体、ムライト質焼結体、窒化
珪素質焼結体、炭化珪素質焼結体、ガラス−セラミック
ス等の電気絶縁材料から成る略四角平板であり、その上
面に半導体素子4が搭載される搭載部1aを有してお
り、この搭載部1aに半導体素子4がフリップチップ接
続で搭載される。
【0014】絶縁基体1は、例えば酸化アルミニウム質
焼結体から成る場合であれば、酸化アルミニウム、酸化
珪素、酸化マグネシウム、酸化カルシウム等のセラミッ
ク原料粉末に適当な有機バインダー、溶剤を添加混合し
て泥漿状となすとともに、これを従来周知のドクターブ
レード法を採用してシート状となすことにより絶縁基体
1用の複数枚のセラミックグリーンシートを得、しかる
後、このセラミックグリーンシートに適当な打ち抜き加
工を施すとともに、これらを上下に積層し、最後にこの
積層体を約1600℃の温度で焼成することによって製
作される。
【0015】また、絶縁基体1には、その搭載部1aか
ら内部を介して下面に導出するタングステンやモリブデ
ン、銅、銀等の金属粉末メタライズから成る複数のメタ
ライズ配線導体2が形成されている。このメタライズ配
線導体2は、半導体素子4の各電極を外部電気回路基板
に電気的に接続するための導電路の一部として機能し、
絶縁基体1の搭載部1aに露出した部位が半導体素子4
の電極に半田バンプ5を介して電気的および機械的に接
続される半導体素子接続用メタライズ端子2aを形成し
ており、絶縁基体1の下面に導出した部位が外部接続用
リード端子3に電気的および機械的に接続される外部リ
ード端子接続パッド2bを形成している。このようなメ
タライズ配線導体2は、絶縁基体1用のセラミックグリ
ーンシートにメタライズ配線導体2用の金属ペーストを
従来周知のスクリーン印刷法で印刷塗布し、これを絶縁
基体1用のセラミックグリーンシートの積層体とともに
焼成することにより絶縁基体1の搭載部1aから内部を
介して下面に導出するようにして形成される。なお、メ
タライズ配線導体2用の金属ペーストは、例えばメタラ
イズ配線導体2がタングステンメタライズから成る場合
であれば、タングステン粉末に適当な有機バインダー、
溶剤を添加混合して適当な粘度のペースト状となすこと
によって製作される。
【0016】また、メタライズ配線導体2の外部リード
端子接続パッド2bには鉄−ニッケル−コバルト合金等
の鉄系合金やアロイ194等の銅系合金から成る略円柱
状の外部接続用リード端子3が銀ろう等のろう材6を介
して接合されている。外部接続用リード端子3は、半導
体素子4の各電極を外部電気回路基板の配線導体に電気
的に接続するための接続端子として機能し、メタライズ
配線導体2の半導体素子接続用メタライズ端子2aに半
導体素子4の各電極を半田バンプ5を介して接続した
後、外部接続用リード端子3を例えば外部電気回路基板
に設けたソケット等に挿入することにより半導体素子4
の各電極が外部電気回路に電気的に接続されることとな
る。
【0017】そして、本発明の半導体素子搭載用配線基
板においては、図2に要部拡大断面図で示すように、半
導体素子接続用メタライズ端子2aの表面が無電解ニッ
ケルめっき膜7および無電解金めっき膜8で順次被覆さ
れている。半導体素子接続用メタライズ端子2aを被覆
する無電解ニッケルめっき膜7および無電解金めっき膜
8は、半導体素子接続用メタライズ端子2aが酸化腐食
するのを防止するとともに、半導体素子接続用メタライ
ズ端子2aと半田バンプ5との接続を良好なものとする
作用をなし、いずれも無電解めっき法によって形成され
ることから、全ての半導体素子接続用メタライズ端子2
aに対して略均一な所定厚みに被着され、その結果、半
導体素子接続用メタライズ端子2aに半導体素子4の電
極を半田バンプ5を介して接続する際に、その接続を安
定かつ強固なものとすることができる。
【0018】これらの無電解めっき膜7、8のうち、無
電解ニッケルめっき膜7は、半導体素子接続用メタライ
ズ端子2aに無電解金めっき膜8および半田バンプ5を
接続させるための下地金属として機能し、その厚みが2
μm未満であると、半導体素子接続用メタライズ端子2
aの酸化腐食を有効に防止することが困難であるととも
に半導体素子接続用メタライズ端子2aと半田バンプ5
とを強固に接合することが困難となる傾向にあり、他
方、10μmを超えると、無電解ニッケルめっき膜7を
形成する際に無電解ニッケルめっき膜7中に発生する応
力によって無電解ニッケルめっき膜7が半導体素子接続
用メタライズ端子2aから剥離してしまう危険性があ
る。したがって、無電解ニッケルめっき膜7の厚みは2
〜10μmの範囲が好ましく、さらには3〜7μmの範
囲が好ましい。
【0019】また、無電解ニッケルめっき膜7は、ホウ
素を0.05〜5質量%含有するニッケル−ホウ素合金
膜であることが好ましい。無電解ニッケルめっき膜7を
ホウ素含有量が0.05〜5質量%のニッケル−ホウ素
合金とした場合、無電解ニッケルめっき膜7中にピンホ
ールやボイドを形成することがなくメタライズ配線導体
2に対して良好な耐食性を付与することができる。この
場合、無電解ニッケルめっき膜7中のホウ素含有量が
0.05重量%未満であると、無電解ニッケルめっき膜
7中にピンホールやボイド、クラック等が発生する危険
性が大きくなる傾向にあり、他方、5質量%を超える
と、無電解ニッケルめっき膜7と無電解金めっき膜8と
の密着が弱いものとなる傾向にあるとともに無電解ニッ
ケルめっき膜7の電気抵抗が大きくなる傾向にある。し
たがって、無電解ニッケルめっき膜7をニッケル−ホウ
素合金とした場合、無電解ニッケルめっき膜7中のホウ
素含有量は0.05〜5質量%の範囲が好ましい。
【0020】さらに、無電解ニッケルめっき膜7をニッ
ケル−ホウ素合金で形成する場合、無電解ニッケルめっ
き膜7をホウ素含有量が0.5〜5質量%の第1のニッ
ケル−ホウ素合金めっき膜とこの上に被着されたホウ素
含有量が0.05〜0.5重量%の第2のニッケル−ホウ素合
金めっき膜との2層構造とすることが好ましい。ホウ素
含有量が0.5〜5.0重量%の第1のニッケル−ホウ素合金
めっき膜により無電解ニッケルめっき膜7とメタライズ
配線導体2との接合を極めて強固なものとなすことがで
きる。また、この上に被着されたホウ素含有量が0.0
5〜0.5質量%の第2のニッケル−ホウ素合金めっき
膜により無電解ニッケルめっき膜7と無電解金めっき膜
8との密着を極めて良好なものとなすことができる。な
お、無電解ニッケルめっき膜7をホウ素含有量が0.5
〜5質量%の第1のニッケル−ホウ素合金めっき膜とこ
の上に被着されたホウ素含有量が0.05〜0.5質量
%の第2のニッケル−ホウ素合金めっき膜との2層構造
とした場合には、第1のニッケル−ホウ素合金めっき膜
の厚みが0.5〜5μmの範囲であることが好ましく、
第2のニッケル−ホウ素合金めっき膜の厚みが2〜5μ
mの範囲であることが好ましい。第1のニッケル−ホウ
素合金めっき膜の厚みが0.5μm未満であると、第1
のニッケル−ホウ素めっき膜にピンホールやボイド等の
欠陥が発生しやすくなる傾向にあり、他方5μmを超え
ると、第1のニッケル−ホウ素合金めっき膜を被着させ
る際に発生する応力により無電解ニッケルめっき膜7が
メタライズ配線導体2から剥離してしまう危険性があ
る。また、第2のニッケル−ホウ素合金めっき膜の厚み
が2μm未満であると、無電解ニッケルめっき膜7と無
電解金めっき膜8との密着を極めて良好とすることが困
難となる傾向にあり、他方5μmを超えると、第2のニ
ッケル−ホウ素合金めっき膜を被着させる際に発生する
応力により無電解ニッケルめっき膜7がメタライズ配線
導体2から剥離してしまう危険性がある。
【0021】なお、半導体素子接続用メタライズ端子2
aに無電解ニッケルめっき膜7を被着させるには、めっ
き液として、例えばニッケル供給源である硫酸ニッケル
と、還元剤であるジメチルアミンボランとを主成分と
し、錯化剤として酢酸、マロン酸、コハク酸、プロピオ
ン酸またはこれらのナトリウム塩のうちいずれか2〜3
種類と、pH調整剤として塩化アンモニウムと、安定剤
としてチオ2酢酸または酢酸鉛とを添加混合して製作し
ためっき液を用いる。このめっき液中にメタライズ配線
導体2が配設された絶縁基体1をpHが5〜7程度、液
温が55〜65℃程度の条件で浸漬することにより、半
導体素子接続用メタライズ端子2aの表面に無電解ニッ
ケルめっき膜7を被着させることができる。そして、無
電解ニッケルめっき膜7中のホウ素含有量を上記所定の
範囲内に制御するには、例えば錯化剤を2〜3種類組み
合わせること、およびそれぞれの濃度を増減させるこ
と、あるいは安定剤成分の種類および濃度を種々組み合
わせることにより行なえばよい。その他、めっき条件す
なわちめっき液のpHや液温、攪拌スピード等によって
も制御することができる。なお、無電解ニッケルめっき
膜7をホウ素含有量が0.5〜5質量%の第1のニッケ
ル−ホウ素合金めっき膜とホウ素含有量が0.05〜
0.5質量%の第2のニッケル−ホウ素合金めっき膜と
から構成する場合には、上述のめっき液の組成や条件を
異ならせた2種類のめっき液を用いて2回に分けてめっ
きを行なえばよい。さらに、無電解ニッケルめっき膜7
を被着させた後、これを非酸化雰囲気中、約700〜9
00℃の温度で熱処理してもよい。この場合、熱処理に
より無電解ニッケルめっき膜7とメタライズ配線導体2
とが強固に密着するとともに、無電解ニッケルめっき膜
7中の応力が緩和される。なお、このような熱処理は無
電解ニッケルめっき膜7をホウ素含有量が0.5〜5質
量%の第1のニッケル−ホウ素合金めっき膜とホウ素含
有量が0.05〜0.5質量%の第2のニッケル−ホウ
素合金めっき膜とから構成する場合には、第1や第2の
ニッケル−ホウ素合金めっき膜を被着させた後にそれぞ
れ行えばよい。
【0022】また、無電解ニッケルめっき膜7の表面に
被着された無電解金めっき膜8は、主として半導体素子
接続用メタライズ端子2aと半田バンプ5との濡れ性を
極めて良好なものとする作用をなし、その厚みが0.0
1μm未満では、半導体素子接続用メタライズ端子2a
と半田バンプ5との濡れ性が低下してしまう危険性があ
り、他方、1μmを超えると、半田バンプ5を半導体素
子接続用メタライズ端子2aに接続させた際に、半田バ
ンプ5中の錫と無電解金めっき膜8中の金との間で脆弱
な金属間化合物が多量に形成され、そのため半田バンプ
5と半導体素子接続用メタライズ端子2aとを強固に接
合させることができなくなる傾向にある。したがって、
無電解金めっき膜8の厚みは0.01〜1μmの範囲が
好ましく、さらには0.03〜0.1μmの範囲が好ま
しい。
【0023】なお、無電解金めっき膜8としては、置換
および還元の作用により析出されるる無電解金めっき膜
8が好適に用いられる。この無電解金めっき膜8は、例
えば、金の供給源であるシアン化金カリウムと、錯化剤
としてのシアン化カリウム等から成る無電解金めっき液
を用い、このめっき液中に半導体素子搭載用配線基板を
pHが6.9〜7.5程度、液温が78〜86℃程度の
条件で約30秒〜30分程度浸漬することにより、無電
解金めっき膜8を被着させることができる。なお、この
ような無電解金めっき膜8は、無電解ニッケルめっき膜
7上に被着された後、非酸化雰囲気中、300〜500
℃程度の温度で熱処理されてもよい。この場合、熱処理
により無電解ニッケルめっき膜7と無電解金めっき膜8
との密着をさらに強固なものとすることができる。
【0024】さらに、本発明の半導体素子搭載用配線基
板においては、図3に要部拡大断面図で示すように、外
部リード端子接続パッド2bに被着した無電解ニッケル
めっき膜7および外部接続用リード端子3、ろう材6の
各露出表面に電解ニッケルめっき膜9および電解金めっ
き膜10、さらには、前述した半導体素子接続用メタラ
イズ端子2aを被覆する際に同時に被着される無電解金
めっき膜8が順次被着されている。外部接続用リード端
子3の露出表面を被覆する電解ニッケルめっき膜9およ
び電解金めっき膜10、無電解金めっき膜8は、外部接
続用リード端子3が酸化腐食するのを有効に防止すると
ともに、外部接続用リード端子3と外部電気回路基板の
ソケットとの電気的な接続を良好なものとする作用をな
し、酸化腐食しやすい鉄系合金や銅系合金から成る外部
接続用リード端子3に対して極めて良好な耐食性を付与
することができる。また、電解めっき法によるめっき膜
はその析出速度が速いことから、外部接続用リード端子
3に対して十分な厚みの電解ニッケルめっき膜9および
電解金めっき膜10を短時間で被着させることができ、
配線基板の生産性を高いものとすることができる。
【0025】外部接続用リード端子3の露出表面を被覆
する電解ニッケルめっき膜9は、外部接続用リード端子
3に電解金めっき膜10を被着させるための下地めっき
膜として機能し、その厚みが1μm未満であると、電解
ニッケルめっき膜9上に電解金めっき膜10を強固に密
着させることが困難となる傾向にあり、他方、10μm
を超えると、電解ニッケルめっき膜9を形成する際に電
解ニッケルめっき膜9中に発生する応力により電解ニッ
ケルめっき膜9が外部接続用リード端子3から剥離して
しまう危険性がある。したがって、電解ニッケルめっき
層9の厚みは1〜10μmの範囲が好ましく、さらには
3〜7μmの範囲が好ましい。
【0026】なお、外部接続用リード端子3の露出表面
に電解ニッケルめっき膜9を被着させるには、従来周知
のスルファミン酸浴やワット浴を使用し、0.5〜7A
/dm2の電流密度でめっきを施す方法が採用され得
る。
【0027】また、電解ニッケルめっき膜9の上に被着
された電解金めっき膜10は、外部接続用リード端子3
に対して良好な耐食性を付与するとともに外部接続用リ
ード端子3と外部電気回路基板のソケットの電気的な接
触を極めて良好とする。このような電解金めっき膜10
は、その厚みが0.5μm未満では、外部接続用リード
端子3に対して十分な耐食性を付与することができない
危険性が大きなものとなり、他方、5μmを超えると、
電解金めっき膜10の厚みが不要に厚いものとなり、半
導体素子搭載用配線基板が極めて高価なものとなってし
まう。したがって、電解金めっき膜10の厚みは、0.
5〜5μmの範囲が好ましく、さらには0.75〜3μ
mの範囲が好ましい。なお、電解ニッケルめっき膜9の
上に電解金めっき膜10を被着させるには、従来周知の
中性シアン化金めっき浴を使用し、0.1〜1A/dm
2の電流密度でめっきを施す方法が採用され得る。
【0028】さらに、電解金めっき膜10の上に被着さ
れた無電解金めっき膜8は、外部接続用リード端子3に
対して耐食性をさらに強化できるとともに、外部接続用
リード端子3と外部電気回路基板のソケットの電気的な
接触をさらに良好とできるように作用する。
【0029】かくして、本発明の半導体素子搭載用配線
基板によれば、絶縁基体1の上面に半導体素子4をその
各電極が電子部品接続用メタライズ端子2aに半田バン
プ5を介して接続されるようにして搭載し、しかる後、
絶縁基体1と半導体素子4との間にアンダーフィルと呼
ばれる樹脂充填材を充填するとともに絶縁基体1の上面
に半導体素子4を覆うようにして樹脂封止材や金属キャ
ップを取着させることによって製品としての半導体装置
となる。そして、この半導体装置は、半導体素子搭載用
配線基板の外部接続用リード端子3を外部電気回路基板
に設けたソケットに挿入することによって外部電気回路
基板に実装される。
【0030】次に、上述の本発明の半導体素子搭載用配
線基板の製造方法について説明する。まず、上面に半導
体素子4が搭載される搭載部1aを有するとともに、搭
載部1aから下面にかけて、搭載部1aに半導体素子接
続用メタライズ端子2aを有する複数のメタライズ配線
導体2が形成された絶縁基体1と、複数の外部接続用リ
ード端子3とを準備する。次に、この絶縁基体1に形成
されたメタライズ配線導体2の半導体素子接続用メタラ
イズ端子2aおよび外部リード端子接続パッド2bの露
出表面に無電解めっき法により無電解ニッケルめっき膜
7を被着させた後、無電解ニッケルめっき膜7が被着さ
れた外部リード端子接続パッド2bに外部接続用リード
端子3を例えば銀−銅合金から成るろう材6を介して接
合する。次に、絶縁基体1の上面に半導体素子接続用メ
タライズ端子2aを覆うように樹脂フィルムを貼着して
マスキングし、その状態で外部リード端子接続パッド2
bに被着した無電解ニッケルめっき膜7および外部接続
用リード端子3、ろう材6の各露出表面に電解ニッケル
めっき膜9および電解金めっき膜10を電解めっき法に
より順次被着させる。次に、絶縁基体1の上面から樹脂
フィルムを除去するとともに、露出した半導体素子接続
用メタライズ端子2a上の無電解ニッケルめっき膜7お
よび外部リード端子接続パッド2b、外部接続用リード
端子3、ろう材6上の電解金めっき膜10の上に無電解
めっき法により無電解金めっき膜8を被着する。以上の
ようにして本発明の半導体素子搭載用配線基板が製造さ
れる。この場合、外部接続用リード端子3が立設された
絶縁基体1の上面に半導体素子接続用メタライズ端子2
aを覆うようにして樹脂フィルムを貼着した後、外部接
続用リード端子3の表面に電解ニッケルめっき膜9、電
解金めっき膜10を被着し、その後、樹脂フィルムを剥
離した後、半導体素子接続用メタライズ端子2aおよび
外部接続用リード端子3の表面に無電解金めっき膜8を
被着することから、外部接続用リード端子3表面の無電
解金めっき膜8をエッチング除去することがないので、
半導体素子接続用メタライズ端子2aと半田バンプ5と
の接続性に優れるとともに、外部接続用リード端子3の
耐食性に優れた本発明の半導体素子搭載用配線基板を生
産性良く製造することができる。なお、無電解ニッケル
めっき膜7、無電解金めっき膜8、電解ニッケルめっき
膜9、電解金めっき膜10を被着する際に用いるめっき
液としては、前述しためっき液を用いればよい。この場
合、無電解金めっき膜8を被着させるための無電解金め
っき液としてpH6.9〜7.5程度の略中性の無電解
金めっき液を用いることにより、半導体素子接続用メタ
ライズ端子2a上の無電解ニッケルめっき膜7と外部接
続用リード端子3上の電解金めっき膜10との両方の表
面に薄くて均一な厚みの無電解金めっき膜8を被着させ
ることが可能となる。
【0031】かくして、本発明の半導体素子搭載用配線
基板の製造方法によれば、半導体素子接続用メタライズ
端子2aと半田バンプ5との接続性に優れるとともに、
外部接続用リード端子3の耐食性に優れ、かつ生産性に
優れた半導体素子搭載用配線基板を提供することができ
る。
【0032】なお、本発明は、上述の実施の形態例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
であれば、種々の変更が可能であることはいうまでもな
い。
【0033】
【発明の効果】本発明半導体素子搭載用配線基板によれ
ば、半導体素子接続用メタライズ端子は薄くて均一な厚
みの無電解めっき膜により被覆されており、外部接続用
リード端子は厚くて緻密な電解めっき膜およびその上の
薄くて均一な厚みの無電解めっき膜により順次被覆され
ていることから、半導体素子の電極と半導体素子接続用
メタライズ端子とを半田バンプを介して強固に接続する
ことができるとともに、外部接続用リード端子に対して
良好な耐食性を付与することができる。
【0034】また、本発明の半導体素子搭載用配線基板
の製造方法によれば、外部接続用リード端子が立設され
た絶縁基体の上面に半導体素子接続用メタライズ端子を
覆うようにして樹脂フィルムを貼着した後、外部接続用
リード端子の表面に電解めっき膜を被着し、その後、樹
脂フィルムを剥離した後、半導体素子接続用メタライズ
端子および外部接続用リード端子の表面に無電解めっき
膜を被着することから、外部接続用リード端子表面の無
電解めっき膜をエッチング除去することがないので、本
発明の半導体素子搭載用配線基板を生産性良く製造する
ことができる。
【図面の簡単な説明】
【図1】本発明の半導体素子搭載用配線基板の実施の形
態例を示す断面図である。
【図2】図1に示す半導体素子搭載用配線基板の要部拡
大断面図である。
【図3】図1に示す半導体素子搭載用配線基板の要部拡
大断面図である。
【符号の説明】
1・・・・・・絶縁基体 2・・・・・・メタライズ配線導体 2a・・・・・半導体素子接続用メタライズ端子 3・・・・・・外部接続用リード端子 4・・・・・・半導体素子 7・・・・・・無電解ニッケルめっき膜 8・・・・・・無電解金めっき膜 9・・・・・・電解ニッケルめっき膜 10・・・・・・電解金めっき膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 上面に半導体素子が搭載される搭載部を
    有するとともに、前記搭載部から下面にかけて、前記搭
    載部に半導体素子接続用メタライズ端子を有する複数の
    メタライズ配線導体が形成された絶縁基体と、前記絶縁
    基体の下面に前記メタライズ配線導体と電気的に接続さ
    れるようにして立設された複数の外部接続用リード端子
    とを具備して成る半導体素子搭載用配線基板であって、
    前記半導体素子接続用メタライズ端子は無電解めっき膜
    により被覆されており、前記外部接続用リード端子は電
    解めっき膜および無電解めっき膜により順次被覆されて
    いることを特徴とする半導体素子搭載用配線基板。
  2. 【請求項2】 上面に半導体素子が搭載される搭載部を
    有するとともに、前記搭載部から下面にかけて、前記搭
    載部に半導体素子接続用メタライズ端子を有する複数の
    メタライズ配線導体が形成された絶縁基体と、複数の外
    部接続用リード端子とを準備する工程と、前記絶縁基体
    の下面に前記複数の外部接続用リード端子を前記メタラ
    イズ配線導体と電気的に接続されるようにして立設する
    工程と、前記絶縁基体の上面に前記半導体素子接続用メ
    タライズ端子を覆うようにして樹脂フィルムを貼着する
    工程と、前記外部接続用リード端子の表面に電解めっき
    膜を被着する工程と、前記樹脂フィルムを前記絶縁基体
    から剥離した後、前記半導体素子接続用メタライズ端子
    および前記外部リード端子の表面に無電解めっき膜を被
    着する工程とから成ることを特徴とする半導体素子搭載
    用配線基板の製造方法。
JP2002076232A 2002-03-19 2002-03-19 半導体素子搭載用配線基板およびその製造方法 Expired - Fee Related JP3854177B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002076232A JP3854177B2 (ja) 2002-03-19 2002-03-19 半導体素子搭載用配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002076232A JP3854177B2 (ja) 2002-03-19 2002-03-19 半導体素子搭載用配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2003273269A true JP2003273269A (ja) 2003-09-26
JP3854177B2 JP3854177B2 (ja) 2006-12-06

Family

ID=29205068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002076232A Expired - Fee Related JP3854177B2 (ja) 2002-03-19 2002-03-19 半導体素子搭載用配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP3854177B2 (ja)

Also Published As

Publication number Publication date
JP3854177B2 (ja) 2006-12-06

Similar Documents

Publication Publication Date Title
JP2008205265A (ja) 電子部品搭載用基板
JP2002111188A (ja) 配線基板
JP2009224651A (ja) 配線基板およびその製造方法
JP3854177B2 (ja) 半導体素子搭載用配線基板およびその製造方法
JP2004059375A (ja) セラミックス−金属部材接合体
JP3420469B2 (ja) 配線基板
JP4683768B2 (ja) 配線基板
JP2001230364A (ja) 半導体素子搭載用配線基板
JP3898482B2 (ja) 配線基板
JP3740407B2 (ja) 配線基板
JP3466452B2 (ja) 配線基板の製造方法
JP2003155593A (ja) 配線基板
JP3950950B2 (ja) セラミック配線基板の製造方法
JP2866512B2 (ja) 配線基板
JP3771854B2 (ja) 配線基板
JP4109391B2 (ja) 配線基板
JP2720063B2 (ja) 配線基板の製造方法
JP2002110838A (ja) 配線基板
JP2003100952A (ja) 配線基板
JP2002100844A (ja) 配線基板およびその製造方法
JP2002016185A (ja) 配線基板
JP2003037355A (ja) 配線基板
JP2006100447A (ja) リードピン付き配線基板
JP2004127953A (ja) 配線基板
JPH04349690A (ja) 回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060907

R150 Certificate of patent or registration of utility model

Ref document number: 3854177

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090915

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100915

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110915

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120915

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130915

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees