JP2001230364A - 半導体素子搭載用配線基板 - Google Patents

半導体素子搭載用配線基板

Info

Publication number
JP2001230364A
JP2001230364A JP2000042402A JP2000042402A JP2001230364A JP 2001230364 A JP2001230364 A JP 2001230364A JP 2000042402 A JP2000042402 A JP 2000042402A JP 2000042402 A JP2000042402 A JP 2000042402A JP 2001230364 A JP2001230364 A JP 2001230364A
Authority
JP
Japan
Prior art keywords
plating film
electroless
semiconductor element
external lead
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000042402A
Other languages
English (en)
Inventor
Hirofumi Uchiyama
浩文 内山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000042402A priority Critical patent/JP2001230364A/ja
Publication of JP2001230364A publication Critical patent/JP2001230364A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Abstract

(57)【要約】 【課題】 外部リードピン3に対する耐食性が不充分で
あり、かつ生産性が低い。 【解決手段】 半導体素子4を搭載するための絶縁基体
1の表面に、この半導体素子4の各電極が接続される接
続パッド2aと、絶縁基体1に設けた配線導体2を介し
て接続パッド2aに電気的に接続された外部リードピン
3とを備えて成る半導体素子搭載用配線基板であって、
接続パッド2aは無電解めっき膜7・8により被覆され
ており、外部リードピン3は電解めっき膜9・10により
被覆されている半導体素子搭載用配線基板である。無電
解めっき膜7・8が接続パッド2aと半導体素子4の電
極との電気的接続を安定かつ強固にし、電解めっき膜9
・10が外部リードピン3の耐食性を良好とするとともに
配線基板の生産性を向上させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子をフリ
ップチップ接続で搭載する半導体素子搭載用配線基板に
関するものである。
【0002】
【従来の技術】従来、半導体素子をフリップチップ接続
により搭載するための半導体素子搭載用配線基板は、例
えば、酸化アルミニウム質焼結体等の電気絶縁材料から
成る複数の絶縁層を積層して成る略四角平板状の絶縁基
体と、この絶縁基体の上面から内部を介して下面にかけ
て導出するタングステンメタライズ等の金属粉末メタラ
イズから成る複数の配線導体と、この配線導体で絶縁基
体の下面に導出した部位に銀ろう等のろう材を介して立
設された鉄系合金や銅系合金等から成る複数の外部リー
ドピンとから構成されている。なお、この半導体素子搭
載用配線基板においては、配線導体で絶縁基体の上面に
露出した部位が半導体素子の電極に電気的に接続される
接続パッドを形成しており、絶縁基体の上面に半導体素
子をその各電極が接続パッドに半田バンプを介して接続
されるようにして搭載し、しかる後、絶縁基体と半導体
素子との間にアンダーフィルと呼ばれる樹脂充填材を充
填するとともに絶縁基体上面に半導体素子を覆うように
して樹脂封止材や金属キャップを取着させることによっ
て製品としての半導体装置となる。そして、この半導体
装置は、半導体素子搭載用配線基板の外部リードピンを
外部電気回路基板に設けたソケットに挿入することによ
って外部電気回路基板に実装される。また、この従来の
半導体素子搭載用配線基板においては、接続パッドおよ
び外部リードピンが酸化腐食するのを防止するとともに
接続パッドと半田バンプとの接続および外部リードピン
とソケットとの電気的接続を良好とするために、接続パ
ッドの表面および外部リードピンの表面がニッケルめっ
き膜および金めっき膜で順次被覆されている。なお、従
来の半導体素子搭載用配線基板において、接続パッドと
外部リードピンにニッケルめっき膜および金めっき膜を
被覆させるには、通常であれば、無電解めっき法が採用
されていた。無電解めっき法によると、全ての接続パッ
ドに略均一な厚みのめっき膜を被着させることができ、
それにより半導体素子の各電極と接続パッドとを全て安
定かつ強固に接続することができる。
【0003】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子搭載用配線基板によると、無電解めっき
膜は、その組織が緻密となりにくいため、めっき膜にピ
ンホールや膨れ・変色等が発生しやすく、特に酸化腐食
が発生しやすい鉄系合金や銅系合金から成る外部リード
ピンに対しては、十分な耐食性を付与することが困難で
あるという問題点を有していた。さらに、無電解めっき
膜は、その析出速度が遅く、外部リードピンに対して十
分な厚みのめっき膜を被着させるのに長時間を要し、こ
のため半導体素子搭載用配線基板の生産性が低いという
問題点を有していた。
【0004】本発明は、かかる従来の問題点に鑑み案出
されたものであり、その目的は、外部リードピンに対し
て良好な耐食性を付与するとともに、生産性に優れた半
導体素子搭載用配線基板を提供することにある。
【0005】
【課題を解決するための手段】本発明の半導体素子搭載
用配線基板は、半導体素子を搭載するための絶縁基体の
表面に、この半導体素子の各電極が接続される接続パッ
ドと、絶縁基体に設けた配線導体を介して接続パッドに
電気的に接続された外部リードピンとを備えて成り、接
続パッドは無電解めっき膜により、外部リードピンは電
解めっき膜によりそれぞれ被覆されていることを特徴と
するものである。
【0006】本発明の半導体素子搭載用配線基板によれ
ば、接続パッドは無電解めっき膜により被覆されている
ことから、半導体素子の各電極と接続パッドとを全て安
定かつ強固に接続することができる。また本発明の半導
体素子搭載用配線基板によれば、外部リードピンは電解
めっき膜により被覆されており、電解めっき膜は組織が
緻密でピンホールや膨れが発生しにくいことから、外部
リードピンに対して良好な耐食性を付与することができ
る。さらに電解めっき膜は、その析出速度が速いことか
ら、外部リードピンに対して十分な厚みのめっき膜を短
時間で被着させることができる。
【0007】
【発明の実施の形態】次に、本発明を添付の図面を基に
詳細に説明する。
【0008】図1は、本発明の半導体素子搭載用配線基
板の実施の形態の一例を示す断面図であり、1は絶縁基
体、2は配線導体、3は外部リードピンである。
【0009】絶縁基体1は、酸化アルミニウム質焼結体
・窒化アルミニウム質焼結体・ムライト質焼結体・窒化
珪素質焼結体・炭化珪素質焼結体・ガラス−セラミック
ス等の電気絶縁材料から成る略四角平板であり、その上
面に半導体素子4が搭載される。
【0010】絶縁基体1は、例えば酸化アルミニウム質
焼結体から成る場合であれば、酸化アルミニウム・酸化
珪素・酸化マグネシウム・酸化カルシウム等のセラミッ
ク原料粉末に適当な有機バインダー・溶剤を添加混合し
て泥漿状となすとともに、これを従来周知のドクターブ
レード法を採用してシート状となすことにより複数枚の
セラミックグリーンシートを得、しかる後、このセラミ
ックグリーンシートに適当な打ち抜き加工を施すととも
に、これらを上下に積層し、最後にこの積層体を約1600
℃の温度で焼成することによって製作される。
【0011】また、絶縁基体1には、その上面から内部
を介して下面に導出するタングステンやモリブデン・銅
・銀・銀−パラジウム等の金属粉末メタライズから成る
複数の配線導体2が配設されている。配線導体2は、半
導体素子4の各電極を外部電気回路基板に電気的に接続
するための導電路の一部として機能し、絶縁基体1の上
面に露出した部位が半導体素子4の電極に半田バンプ5
を介して電気的・機械的に接続される接続パッド2aを
形成しており、絶縁基体1の下面に導出した部位が外部
リードピン3に電気的・機械的に接続される外部リード
ピン接続パッド2bを形成している。このような配線導
体2は、絶縁基体1用のセラミックグリーンシートに配
線導体2用の金属ペーストを従来周知のスクリーン印刷
法で印刷塗布し、これを絶縁基体1となるセラミックグ
リーンシートの積層体とともに焼成することにより絶縁
基体1の上面から内部を介して下面に導出するようにし
て配設される。なお、配線導体2用の金属ペーストは、
例えば配線導体2がタングステンメタライズから成る場
合であれば、タングステン粉末に適当な有機バインダー
・溶剤を添加混合して適当な粘度のペースト状となすこ
とによって製作される。
【0012】また、配線導体2の外部リードピン接続パ
ッド2bには鉄−ニッケル−コバルト合金等の鉄系合金
やアロイ194等の銅系合金から成る略円柱状の外部リー
ドピン3が銀ろう等のろう材6を介して接合されてい
る。外部リードピン3は、半導体素子4の各電極を外部
電気回路基板の配線導体に電気的に接続するための接続
端子として機能し、配線導体2の接続パッド2aに半導
体素子4の各電極を半田バンプ5を介して接続した後、
外部リードピン3を例えば外部電気回路基板に設けたソ
ケット等に挿入することにより半導体素子4の各電極が
外部電気回路に電気的に接続されることとなる。
【0013】そして、本発明の半導体素子搭載用配線基
板においては、図2に要部拡大断面図で示すように、接
続パッド2aの表面が無電解ニッケルめっき膜7および
無電解金めっき膜8で順次被覆されている。接続パッド
2aを被覆する無電解ニッケルめっき膜7および無電解
金めっき膜8は、接続パッド2aが酸化腐食するのを防
止するとともに、接続パッド2aと半田バンプ5との接
続を良好なものとする作用をなし、いずれも無電解めっ
き法によって形成されることから、全ての接続パッド2
aに対して略均一な所定厚みに被着され、その結果、接
続パッド2aに半導体素子4の電極を半田バンプ5を介
して接続する際に、その接続を安定かつ強固なものとす
ることができる。
【0014】これらの無電解めっき膜7・8のうち、無
電解ニッケルめっき膜7は、接続パッド2aに無電解金
めっき膜8および半田バンプ5を接続させるための下地
金属として機能し、その厚みが2.0μm未満であると、
接続パッド2aの酸化腐食を有効に防止することが困難
であるとともに接続パッド2aと半田バンプ5とを強固
に接合することが困難となる傾向にあり、他方、10.0μ
mを超えると、無電解ニッケルめっき膜7を形成する際
に無電解ニッケルめっき膜7中に発生する応力によって
無電解ニッケルめっき膜7が接続パッド2aから剥離し
てしまう危険性がある。したがって、無電解ニッケルめ
っき膜7の厚みは2.0〜10.0μmの範囲が好ましく、さ
らには3.0〜7.0μmの範囲が好ましい。
【0015】また、無電解ニッケルめっき膜7は、ホウ
素を0.05〜5.0重量%含有するニッケル−ホウ素合金膜
であることが好ましい。無電解ニッケルめっき膜7をホ
ウ素含有量が0.05〜5.0重量%のニッケル−ホウ素合金
とした場合、無電解ニッケルめっき膜7中にピンホール
やボイドを形成することがなく配線導体2に対して良好
な耐食性を付与することができる。この場合、無電解ニ
ッケルめっき膜7中のホウ素含有量が0.05重量%未満で
あると、無電解ニッケルめっき膜7中にピンホールやボ
イド・クラック等が発生する危険性が大きくなる傾向に
あり、他方、5.0重量%を超えると、無電解ニッケルめ
っき膜7と無電解金めっき膜8との密着が弱いものとな
る傾向にあるとともに無電解ニッケルめっき膜7の電気
抵抗が大きくなる傾向にある。したがって、無電解ニッ
ケルめっき膜7をニッケル−ホウ素合金とした場合、無
電解ニッケルめっき膜7中のホウ素含有量は0.05〜5.0
重量%の範囲が好ましい。
【0016】さらに、無電解ニッケルめっき膜7をニッ
ケル−ホウ素合金で形成する場合、無電解ニッケルめっ
き膜7をホウ素含有量が0.5〜5.0重量%の第1のニッケ
ル−ホウ素合金めっき膜とこの上に被着されたホウ素含
有量が0.05〜0.5重量%の第2のニッケル−ホウ素合金
めっき膜との2層構造とすることが好ましい。ホウ素含
有量が0.5〜5.0重量%の第1のニッケル−ホウ素合金め
っき膜により無電解ニッケルめっき膜7と配線導体2と
の接合を極めて強固なものとなすことができる。また、
この上に被着されたホウ素含有量が0.05〜0.5重量%の
第2のニッケル−ホウ素合金めっき膜により無電解ニッ
ケルめっき膜7と無電解金めっき膜8との密着を極めて
良好なものとなすことができる。なお、無電解ニッケル
めっき膜7をホウ素含有量が0.5〜5.0重量%の第1のニ
ッケル−ホウ素合金めっき膜とこの上に被着されたホウ
素含有量が0.05〜0.5重量%の第2のニッケル−ホウ素
合金めっき膜との2層構造とした場合には、第1のニッ
ケル−ホウ素合金めっき膜の厚みが0.5〜5.0μmの範囲
であることが好ましく、第2のニッケル−ホウ素合金め
っき膜の厚みが2.0〜5.0μmの範囲であることが好まし
い。第1のニッケル−ホウ素合金めっき膜の厚みが0.5
μm未満であると、第1のニッケル−ホウ素めっき膜に
ピンホールやボイド等の欠陥が発生しやすくなる傾向に
あり、他方5.0μmを超えると、第1のニッケル−ホウ
素合金めっき膜を被着させる際に発生する応力により無
電解ニッケルめっき膜7が配線導体2から剥離してしま
う危険性がある。また、第2のニッケル−ホウ素合金め
っき膜の厚みが2.0μm未満であると、無電解ニッケル
めっき膜7と無電解金めっき膜8との密着を極めて良好
とすることが困難となる傾向にあり、他方5.0μmを超
えると、第2のニッケル−ホウ素合金めっき膜を被着さ
せる際に発生する応力により無電解ニッケルめっき膜7
が配線導体2から剥離してしまう危険性がある。
【0017】なお、接続パッド2aに無電解ニッケルめ
っき膜7を被着させるには、めっき液として、例えばニ
ッケル供給源である硫酸ニッケルと、還元剤であるジメ
チルアミンボランとを主成分とし、錯化剤として酢酸・
マロン酸・コハク酸・プロピオン酸またはこれらのナト
リウム塩のうちいずれか2〜3種類と、pH調整剤とし
て塩化アンモニウムと、安定剤としてチオ2酢酸または
酢酸鉛とを添加混合して製作しためっき液を用いる。こ
のめっき液中に配線導体2が配設された絶縁基体1をp
Hが5〜7程度、液温が55〜65℃程度の条件で浸漬する
ことにより、接続パッド2aの表面に無電解ニッケルめ
っき膜7を被着させることができる。そして、無電解ニ
ッケルめっき膜7中のホウ素含有量を上記所定の範囲内
に制御するには、例えば錯化剤を2〜3種類組み合わせ
ること、およびそれぞれの濃度を増減させること、ある
いは安定剤成分の種類および濃度を種々組み合わせるこ
とにより行なえばよい。その他、めっき条件すなわちp
H・液温・攪拌スピード等によっても制御することがで
きる。なお、無電解ニッケルめっき膜7をホウ素含有量
が0.5〜5.0重量%の第1のニッケル−ホウ素合金めっき
膜とホウ素含有量が0.05〜0.5重量%の第2のニッケル
−ホウ素合金めっき膜とから構成する場合には、上述の
めっき液の組成や条件を異ならせた2種類のめっき液を
用いて2回に分けてめっきを行えばよい。さらに、無電
解ニッケルめっき膜7を被着させた後、これを非酸化雰
囲気中、約700〜900℃の温度で熱処理してもよい。この
場合、熱処理により無電解ニッケルめっき膜7と配線導
体2とが強固に密着するとともに、無電解ニッケルめっ
き膜7中の応力が緩和される。なお、このような熱処理
は無電解ニッケルめっき膜7をホウ素含有量が0.5〜5.0
重量%の第1のニッケル−ホウ素合金めっき膜とホウ素
含有量が0.05〜0.5重量%の第2のニッケル−ホウ素合
金めっき膜とから構成する場合には、第1や第2のニッ
ケル−ホウ素合金めっき膜を被着させた後にそれぞれ行
えばよい。
【0018】また、無電解ニッケルめっき膜7の表面に
被着された無電解金めっき膜8は、主として接続パッド
2aと半田バンプ5との濡れ性を極めて良好なものとす
る作用をなし、その厚みが0.01μm未満では、接続パッ
ド2aと半田バンプ5との濡れ性が低下してしまう危険
性があり、他方、1.0μmを超えると、半田バンプ5を
接続パッド2aに接続させた際に、半田バンプ5中の錫
と無電解金めっき膜8中の金との間で脆弱な金属間化合
物が多量に形成され、そのため半田バンプ5と接続パッ
ド2aとを強固に接合させることができなくなる傾向に
ある。したがって、無電解金めっき膜8の厚みは0.01〜
1.0μmの範囲が好ましく、さらには0.03〜0.1μmの範
囲が好ましい。
【0019】なお、無電解金めっき膜8としては、置換
型の無電解金めっき膜の上に還元型の無電解金めっき膜
を被着させた2層構造の金めっき膜が好適に用いられ
る。
【0020】置換型の無電解金めっき膜は、無電解ニッ
ケルめっき膜7の表面に無電解金めっき膜8を被着させ
るための下地めっき膜であり、無電解ニッケルめっき膜
7表面のニッケルと置換型無電解金めっき液中に含有さ
れる金とを化学的に置換させることにより無電解ニッケ
ルめっき膜7の表面に置換型無電解金めっき膜が被着さ
れる。この置換型の無電解金めっき膜は、例えば、金の
供給源であるシアン化金カリウムと、錯化剤としてのエ
チレンジアミン4酢酸(EDTA)・クエン酸等と、p
H調整剤等とから成る無電解めっき液を用いる。このめ
っき液中に接続パッド2aの表面に無電解ニッケルめっ
き膜7が被着された絶縁基体1をpHが4〜7程度、液
温が85〜95℃程度の条件で約30秒〜30分程度浸漬するこ
とにより、接続パッド2aの表面に被着された無電解ニ
ッケルめっき膜7上に置換型の無電解金めっき膜を被着
させることができる。なお、置換型の無電解金めっき膜
は、その厚みが0.01μm未満では、無電解ニッケルめっ
き膜7の表面を均質に覆うことが困難となる傾向にあ
り、他方0.07μmを超えると、無電解ニッケルめっき膜
7が金との置換反応により腐食されて、その結果、無電
解ニッケルめっき膜7と半田との濡れ性が低下してしま
う傾向にある。従って、置換型の無電解金めっき膜の厚
みは、0.01〜0.07μmの範囲が好ましい。
【0021】また、還元型の無電解金めっき膜は、無電
解ニッケルめっき膜7の表面に被着される無電解金めっ
き膜8を緻密かつ所定の厚みの膜とする作用をなし、無
電解ニッケルめっき膜7の表面に被着された金を触媒と
してこの上に無電解金めっき膜8が緻密かつ所定の厚み
に被着される。この還元型の無電解金めっき膜は、例え
ば、金の供給源であるシアン化金カリウムと、還元剤と
しての水酸化ホウ素ナトリウム・ジメチルアミンボラン
と、錯化剤としてのシアン化カリウム等から成る無電解
めっき液を用いる。このめっき液中に接続パッド2a表
面の無電解ニッケルめっき膜7上に置換型無電解金めっ
き膜が被着形成された絶縁基体1をpHが12〜14程度、
液温が50〜60℃程度の条件で約60秒〜30分程度浸漬する
ことにより、置換型の無電解金めっき膜上に還元型の無
電解金めっき膜を被着させることができる。なお、この
ような無電解金めっき膜8は、無電解ニッケルめっき膜
7上に被着された後、非酸化雰囲気中、300〜500℃程度
の温度で熱処理されてもよい。この場合、熱処理により
無電解ニッケルめっき膜7と無電解金めっき膜8との密
着をさらに強固なものとすることができる。
【0022】さらに、本発明の半導体素子搭載用配線基
板においては、図3に要部拡大断面図で示すように、外
部リードピン3のろう材6から露出した表面が電解ニッ
ケルめっき膜9および電解金めっき膜10で順次被覆され
ている。外部リードピン3の露出表面を被覆する電解ニ
ッケルめっき膜9および電解金めっき膜10は、外部リー
ドピン3が酸化腐食するのを有効に防止するとともに、
外部リードピン3と外部電気回路基板のソケットとの電
気的な接続を良好なものとする作用をなし、いずれも電
解めっき法により形成されていることから組織が緻密で
あり、酸化腐食しやすい鉄系合金や銅系合金から成る外
部リードピン3に対して極めて良好な耐食性を付与する
ことができる。また、電解めっき法によるめっき膜はそ
の析出速度が速いことから、外部リードピン3に対して
十分な厚みの電解ニッケルめっき膜9および電解金めっ
き膜10を短時間で被着させることができ、配線基板の生
産性を高いものとすることができる。
【0023】外部リードピン3の露出表面を被覆する電
解ニッケルめっき膜9は、外部リードピン3に電解金め
っき膜10を被着させるための下地めっき膜として機能
し、その厚みが1.0μm未満であると、電解ニッケルめ
っき膜9上に電解金めっき膜10を強固に密着させること
が困難となる傾向にあり、他方、10.0μmを超えると、
電解ニッケルめっき膜9を形成する際に電解ニッケルめ
っき膜9中に発生する応力により電解ニッケルめっき膜
9が外部リードピン3から剥離してしまう危険性があ
る。したがって、電解ニッケルめっき層9の厚みは1.0
〜10.0μmの範囲が好ましく、さらには3.0〜7.0μmの
範囲が好ましい。
【0024】なお、外部リードピン3の露出表面に電解
ニッケルめっき膜9を被着させるには、従来周知のスル
ファミン酸浴やワット浴を使用し、0.5〜7A/dm2
の電流密度でめっきを施す方法が採用され得る。
【0025】また、電解ニッケルめっき膜9の上に被着
された電解金めっき膜10は、外部リードピン3に対して
良好な耐食性を付与するとともに外部リードピン3と外
部電気回路基板のソケットの電気的な接触を極めて良好
とする。このような電解金めっき膜10は、その厚みが0.
5μm未満では、外部リードピン3に対して十分な耐食
性を付与することができない危険性が大きなものとな
り、他方、5.0μmを超えると、電解金めっき膜10の厚
みが不要に厚いものとなり、半導体素子搭載用配線基板
が極めて高価なものとなってしまう。したがって、電解
金めっき膜10の厚みは、0.5〜5.0μmの範囲が好まし
く、さらには0.75〜3.0μmの範囲が好ましい。なお、
電解ニッケルめっき膜9の上に電解金めっき膜10を被着
させるには、従来周知の中性シアン化金めっき浴を使用
し、0.1〜1A/dm2の電流密度でめっきを施す方法
が採用され得る。
【0026】なお、上述のように接続パッド2aの表面
を無電解ニッケルめっき膜7および無電解金めっき膜8
で順次被覆するとともに外部リードピン3の表面を電解
ニッケルめっき膜9および電解金めっき膜10で順次被覆
するには、例えばまず配線導体2が配設された絶縁基体
1を準備するとともに、この絶縁基体1に配設された配
線導体2の接続パッド2aおよび外部リードピン接続パ
ッド2bの露出表面に無電解めっき法により無電解ニッ
ケルめっき膜7を被着させ、次に無電解ニッケルめっき
膜7が被着された外部リード端子接続パッド2bに外部
リードピン3を例えば銀−銅合金から成るろう材6を介
して接合し、次に接続パッド2aおよび外部リードピン
接続パッド2bを被覆する無電解ニッケルめっき膜7・
外部リードピン3・ろう材6の各露出表面に無電解めっ
き法により無電解金めっき膜8を被着させ、次に絶縁基
体1の上面を接続パッド2aが被覆されるようにマスク
するとともに、マスクから露出した外部リードピン接続
パッド2b上の無電解ニッケルめっき膜7・外部リード
ピン3・ろう材6に被着された無電解金めっき膜8をエ
ッチング除去し、次にマスクから露出した外部リードピ
ン接続パッド2b上の無電解ニッケルめっき7・外部リ
ードピン3・ろう材6の各露出表面に電解ニッケルめっ
き膜9および電解金めっき膜10を電解めっき法により順
次被着させ、最後に絶縁基体1の上面からマスクを除去
する方法が採用され得る。
【0027】かくして、本発明の半導体素子搭載用配線
基板によれば、接続パッド2aと半田バンプ5との接続
性に優れるとともに、外部リードピン3の耐食性に優
れ、かつ生産性に優れた半導体素子搭載用配線基板を提
供することができる。
【0028】なお、本発明は、上述の実施の形態例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
であれば、種々の変更が可能であることはいうまでもな
い。
【0029】
【発明の効果】本発明の半導体素子搭載用配線基板によ
れば、接続パッドは無電解めっき膜により被覆されてい
ることから、半導体素子の各電極と接続パッドとを全て
安定かつ強固に接続することができる。また、外部リー
ドピンは電解めっき膜により被覆されており、電解めっ
き膜は組織が緻密でピンホールや膨れが発生しにくいこ
とから、外部リードピンの耐食性が良好なものとなる。
さらに電解めっき膜は、その析出速度が速いことから、
外部リードピンに対して十分な厚みのめっき膜を短時間
で被着させることができるので配線基板の生産性が高
い。
【図面の簡単な説明】
【図1】本発明の半導体素子搭載用配線基板の実施の形
態例を示す断面図である。
【図2】図1に示す半導体素子搭載用配線基板の要部拡
大断面図である。
【図3】図1に示す半導体素子搭載用配線基板の要部拡
大断面図である。
【符号の説明】
1・・・・・・絶縁基体 2・・・・・・配線導体 2a・・・・・接続パッド 3・・・・・・外部リードピン 4・・・・・・半導体素子 7・・・・・・無電解ニッケルめっき膜 8・・・・・・無電解金めっき膜 9・・・・・・電解ニッケルめっき膜 10・・・・・・電解金めっき膜

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子を搭載するための絶縁基体の
    表面に、前記半導体素子の各電極が接続される接続パッ
    ドと、前記絶縁基体に設けた配線導体を介して前記接続
    パッドに電気的に接続された外部リードピンとを備えて
    成り、前記接続パッドは無電解めっき膜により、前記外
    部リードピンは電解めっき膜によりそれぞれ被覆されて
    いることを特徴とする半導体素子搭載用配線基板。
  2. 【請求項2】 前記無電解めっき膜が無電解ニッケルめ
    っき膜および該無電解ニッケルめっき膜上に被着された
    無電解金めっき膜から成り、前記電解めっき膜が電解ニ
    ッケルめっき膜および該電解ニッケルめっき膜上に被着
    された電解金めっき膜から成ることを特徴とする請求項
    1記載の半導体素子搭載用配線基板。
  3. 【請求項3】 前記無電解金めっき膜の厚みが0.01
    〜1.0μmであり、前記電解金めっき膜の厚みが0.
    5〜5.0μmであることを特徴とする請求項2記載の
    半導体素子搭載用配線基板。
  4. 【請求項4】 前記無電解ニッケルめっき膜がホウ素を
    0.05〜5.0重量%含有するニッケル−ホウ素合金
    めっき膜から成ることを特徴とする請求項2または請求
    項3記載の半導体素子搭載用配線基板。
  5. 【請求項5】 前記無電解ニッケルめっき膜がホウ素を
    0.5〜5.0重量%含有する第1のニッケル−ホウ素
    合金めっき膜と、該第1のニッケル−ホウ素合金めっき
    膜上に被着されたホウ素を0.05〜5.0重量%含有
    する第2のニッケル−ホウ素合金めっき膜とから成るこ
    とを特徴とする請求項2または請求項3記載の半導体素
    子搭載用配線基板。
JP2000042402A 2000-02-21 2000-02-21 半導体素子搭載用配線基板 Pending JP2001230364A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000042402A JP2001230364A (ja) 2000-02-21 2000-02-21 半導体素子搭載用配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000042402A JP2001230364A (ja) 2000-02-21 2000-02-21 半導体素子搭載用配線基板

Publications (1)

Publication Number Publication Date
JP2001230364A true JP2001230364A (ja) 2001-08-24

Family

ID=18565480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000042402A Pending JP2001230364A (ja) 2000-02-21 2000-02-21 半導体素子搭載用配線基板

Country Status (1)

Country Link
JP (1) JP2001230364A (ja)

Similar Documents

Publication Publication Date Title
US20090268372A1 (en) Ceramic electronic component and method for manufacturing the same
JP2002111188A (ja) 配線基板
JP2002076189A (ja) 配線基板
JP3854177B2 (ja) 半導体素子搭載用配線基板およびその製造方法
JP2001230364A (ja) 半導体素子搭載用配線基板
JP2627509B2 (ja) 導電層を有する電子部品
JPH07263493A (ja) チップマウント方法
JP3244102B2 (ja) Icパッケージ
JP4683768B2 (ja) 配線基板
JP3420469B2 (ja) 配線基板
JP3898482B2 (ja) 配線基板
JP3740407B2 (ja) 配線基板
JP4534183B2 (ja) 電子部品
JP3771854B2 (ja) 配線基板
JP3466452B2 (ja) 配線基板の製造方法
JP2003155593A (ja) 配線基板
JP2866512B2 (ja) 配線基板
JP2002110838A (ja) 配線基板
JP2003105549A (ja) 配線基板およびその製造方法
JP2720063B2 (ja) 配線基板の製造方法
JP4646373B2 (ja) 配線基板およびその製造方法
JP2004127953A (ja) 配線基板
JP4109391B2 (ja) 配線基板
JP2002016185A (ja) 配線基板
JPH04349690A (ja) 回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090128

A131 Notification of reasons for refusal

Effective date: 20090714

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100105