JP2003100952A - 配線基板 - Google Patents
配線基板Info
- Publication number
- JP2003100952A JP2003100952A JP2001292302A JP2001292302A JP2003100952A JP 2003100952 A JP2003100952 A JP 2003100952A JP 2001292302 A JP2001292302 A JP 2001292302A JP 2001292302 A JP2001292302 A JP 2001292302A JP 2003100952 A JP2003100952 A JP 2003100952A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- plating layer
- layer
- wiring
- boron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
Landscapes
- Ceramic Products (AREA)
- Chemically Coating (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】配線層と銅めっき層との間に剥離が発生した
り、銅めっき層にフクレが生じる。 【解決手段】絶縁基体１に電子部品３の電極が低融点ロ
ウ材からなる接続部材５を介して接続される配線層２を
被着形成して成る配線基板であって、前記配線層２のう
ち少なくとも電子部品３の電極が接続部材５を介して接
合される領域の表面に、銅−ホウ素めっき層６と、銅め
っき層７と、パラジウム、白金、ロジウム、ルテニウム
の少なくとも１種から成る金属層８と、金めっき層９を
順次被着させた。
り、銅めっき層にフクレが生じる。 【解決手段】絶縁基体１に電子部品３の電極が低融点ロ
ウ材からなる接続部材５を介して接続される配線層２を
被着形成して成る配線基板であって、前記配線層２のう
ち少なくとも電子部品３の電極が接続部材５を介して接
合される領域の表面に、銅−ホウ素めっき層６と、銅め
っき層７と、パラジウム、白金、ロジウム、ルテニウム
の少なくとも１種から成る金属層８と、金めっき層９を
順次被着させた。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子を収容
するための半導体素子収納用パッケージや混成集積回路
基板等に用いられる配線基板に関するものである。
するための半導体素子収納用パッケージや混成集積回路
基板等に用いられる配線基板に関するものである。
【０００２】
【従来の技術】従来、半導体素子収納用パッケージや混
成集積回路基板等に用いられる配線基板は、一般に、酸
化アルミニウム質焼結体や窒化アルミニウム質焼結体等
の電気絶縁材料から成る絶縁基体と、該絶縁基体の表面
および内部に被着されたタングステン、モリブデン、マ
ンガン等の金属材料から成る配線層とにより形成されて
おり、絶縁基体の表面に半導体素子や容量素子、抵抗器
等の電子部品を搭載するとともに該電子部品の各電極を
配線層に錫−鉛半田、錫−銀系半田等の低融点ロウ材を
介して電気的に接続するようになっている。
成集積回路基板等に用いられる配線基板は、一般に、酸
化アルミニウム質焼結体や窒化アルミニウム質焼結体等
の電気絶縁材料から成る絶縁基体と、該絶縁基体の表面
および内部に被着されたタングステン、モリブデン、マ
ンガン等の金属材料から成る配線層とにより形成されて
おり、絶縁基体の表面に半導体素子や容量素子、抵抗器
等の電子部品を搭載するとともに該電子部品の各電極を
配線層に錫−鉛半田、錫−銀系半田等の低融点ロウ材を
介して電気的に接続するようになっている。
【０００３】かかる配線基板は、配線層の所定部位を外
部電気回路基板の配線導体に錫−鉛半田等の低融点ロウ
材を介し接続することによって外部電気回路基板上に実
装され、同時に配線基板に搭載されている電子部品の各
電極も所定の外部電気回路に電気的に接続されることと
なる。
部電気回路基板の配線導体に錫−鉛半田等の低融点ロウ
材を介し接続することによって外部電気回路基板上に実
装され、同時に配線基板に搭載されている電子部品の各
電極も所定の外部電気回路に電気的に接続されることと
なる。
【０００４】また前記配線基板は、通常、配線層の露出
表面に銅めっき層および金めっき層が順次被着されてお
り、該銅めっき層によって配線層の電気抵抗を低く、か
つ配線層に対する低融点ロウ材の接合を良好としてお
り、また金めっき層によって配線層及び銅めっき層の酸
化腐食を有効に防止している。
表面に銅めっき層および金めっき層が順次被着されてお
り、該銅めっき層によって配線層の電気抵抗を低く、か
つ配線層に対する低融点ロウ材の接合を良好としてお
り、また金めっき層によって配線層及び銅めっき層の酸
化腐食を有効に防止している。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の配線基板においては、銅めっき層を形成している銅
の結晶粒の平均粒径が一般に約１μｍであり、タングス
テン、モリブデン、マンガン等の金属材料から成る配線
層表面の凹凸径（凹部：約１μｍ）に比べて大きい。そ
のため配線層表面に銅めっき層を被着させても銅めっき
層は配線層表面の凹部内に十分入り込まずに配線層表面
と銅めっき層との間に多数の空隙部が形成されてしま
い、その結果、銅めっき層と配線層との密着強度が弱く
なり、外力印加によって銅めっき層が配線層より容易に
剥離したり、配線層表面と銅めっき層との間の空隙部に
入り込んでいる気体が配線層に電子部品の電極を低融点
ロウ材を介して接続する際の熱等によって大きく膨張
し、銅めっき層にフクレ等が発生してしまうという欠点
があった。
来の配線基板においては、銅めっき層を形成している銅
の結晶粒の平均粒径が一般に約１μｍであり、タングス
テン、モリブデン、マンガン等の金属材料から成る配線
層表面の凹凸径（凹部：約１μｍ）に比べて大きい。そ
のため配線層表面に銅めっき層を被着させても銅めっき
層は配線層表面の凹部内に十分入り込まずに配線層表面
と銅めっき層との間に多数の空隙部が形成されてしま
い、その結果、銅めっき層と配線層との密着強度が弱く
なり、外力印加によって銅めっき層が配線層より容易に
剥離したり、配線層表面と銅めっき層との間の空隙部に
入り込んでいる気体が配線層に電子部品の電極を低融点
ロウ材を介して接続する際の熱等によって大きく膨張
し、銅めっき層にフクレ等が発生してしまうという欠点
があった。
【０００６】また、前記配線層に、電子部品の電極を低
融点ロウ材を介して接合する際の熱等が作用すると、銅
めっき層の銅が金めっき層の表面に移動拡散して銅の酸
化物層を形成してしまい、該銅の酸化物層によって配線
層に対する低融点ロウ材の濡れ性が劣化したり、接触電
気抵抗が著しく増大してしまったりするという問題もあ
った。
融点ロウ材を介して接合する際の熱等が作用すると、銅
めっき層の銅が金めっき層の表面に移動拡散して銅の酸
化物層を形成してしまい、該銅の酸化物層によって配線
層に対する低融点ロウ材の濡れ性が劣化したり、接触電
気抵抗が著しく増大してしまったりするという問題もあ
った。
【０００７】本発明は上記従来の欠点に鑑み案出された
もので、その目的は配線層と銅めっき層との間に剥離が
発生したり銅めっき層にフクレ等が生じるのを有効に防
止し、配線層に銅めっき層及び金めっき層を強固に被着
させることによって配線層に電子部品の電極を低融点ロ
ウ材を介して強固に取着接続することができる配線基板
を提供することにある。
もので、その目的は配線層と銅めっき層との間に剥離が
発生したり銅めっき層にフクレ等が生じるのを有効に防
止し、配線層に銅めっき層及び金めっき層を強固に被着
させることによって配線層に電子部品の電極を低融点ロ
ウ材を介して強固に取着接続することができる配線基板
を提供することにある。
【０００８】
【課題を解決するための手段】本発明の配線基板は、絶
縁基体に電子部品の電極が低融点ロウ材を介して接続さ
れる配線層を被着形成して成る配線基板であって、前記
配線層のうち少なくとも電子部品の電極が低融点ロウ材
を介して接合される領域の表面に、リンの含有量が０．
３重量％以上の銅−ホウ素めっき層と、銅めっき層と、
パラジウム、白金、ロジウム、ルテニウムの少なくとも
１種から成る金属層と、金めっき層とを順次被着させた
ことを特徴とするものである。
縁基体に電子部品の電極が低融点ロウ材を介して接続さ
れる配線層を被着形成して成る配線基板であって、前記
配線層のうち少なくとも電子部品の電極が低融点ロウ材
を介して接合される領域の表面に、リンの含有量が０．
３重量％以上の銅−ホウ素めっき層と、銅めっき層と、
パラジウム、白金、ロジウム、ルテニウムの少なくとも
１種から成る金属層と、金めっき層とを順次被着させた
ことを特徴とするものである。
【０００９】また本発明の配線基板は、前記銅−ホウ素
めっき層の厚みが０．０３μｍ以上であることを特徴と
するものである。
めっき層の厚みが０．０３μｍ以上であることを特徴と
するものである。
【００１０】更に本発明は、前記銅−ホウ素めっき層を
形成する銅の結晶粒の平均粒径が０．０２μｍ以下であ
ることを特徴とするものである。
形成する銅の結晶粒の平均粒径が０．０２μｍ以下であ
ることを特徴とするものである。
【００１１】本発明の配線基板によれば、少なくとも電
子部品の電極が低融点ロウ材を介して接続される配線層
の表面に、ホウ素の含有量が０．３重量％以上で銅−ホ
ウ素の結晶粒径が０．３μｍ未満と小さい銅−ホウ素め
っき層を被着させたことから配線層の表面に多数の凹凸
があったとしても、この凹部内に銅−ホウ素の結晶が良
好に入り込んで配線層と銅−ホウ素めっき層とが間に空
隙部を形成することなく強固に被着し、また銅−ホウ素
めっき層上に、各々の密着性が良好な銅めっき層と、パ
ラジウム、白金、ロジウム、ルテニウムの少なくとも１
種から成る金属層と、金めっき層とを順次被着させたこ
とから配線層に銅めっき層、金属層および金めっき層を
強固に被着させることができるとともに前記銅めっき層
によって配線層の電気抵抗を小さなものとなすことがで
き、更に金めっき層によって配線層の酸化腐食を有効に
防止しつつ配線層に電子部品の電極を低融点ロウ材を介
して確実、強固に電気的接続することができる。
子部品の電極が低融点ロウ材を介して接続される配線層
の表面に、ホウ素の含有量が０．３重量％以上で銅−ホ
ウ素の結晶粒径が０．３μｍ未満と小さい銅−ホウ素め
っき層を被着させたことから配線層の表面に多数の凹凸
があったとしても、この凹部内に銅−ホウ素の結晶が良
好に入り込んで配線層と銅−ホウ素めっき層とが間に空
隙部を形成することなく強固に被着し、また銅−ホウ素
めっき層上に、各々の密着性が良好な銅めっき層と、パ
ラジウム、白金、ロジウム、ルテニウムの少なくとも１
種から成る金属層と、金めっき層とを順次被着させたこ
とから配線層に銅めっき層、金属層および金めっき層を
強固に被着させることができるとともに前記銅めっき層
によって配線層の電気抵抗を小さなものとなすことがで
き、更に金めっき層によって配線層の酸化腐食を有効に
防止しつつ配線層に電子部品の電極を低融点ロウ材を介
して確実、強固に電気的接続することができる。
【００１２】また同時に、前記銅めっき層と金めっき層
との間に形成したパラジウム、白金、ロジウム、ルテニ
ウムの少なくとも１種から成る金属層により銅めっき層
の銅の金めっき層表面への拡散が効果的に防止され、配
線層に電子部品の電極を低融点ロウ材を介して接合する
際の熱等が作用したとしても金めっき層表面に銅の酸化
物層が形成されることはほとんどなく、これによって配
線層に対する低融点ロウ材の接合性を良好なものに維持
することができる。
との間に形成したパラジウム、白金、ロジウム、ルテニ
ウムの少なくとも１種から成る金属層により銅めっき層
の銅の金めっき層表面への拡散が効果的に防止され、配
線層に電子部品の電極を低融点ロウ材を介して接合する
際の熱等が作用したとしても金めっき層表面に銅の酸化
物層が形成されることはほとんどなく、これによって配
線層に対する低融点ロウ材の接合性を良好なものに維持
することができる。
【００１３】
【発明の実施の形態】次に本発明を添付図面に基づいて
詳細に説明する。図１は、本発明の配線基板を半導体素
子収納用パッケージに適用した場合の一実施例を示す断
面図であり、１は絶縁基体、２は配線層である。この絶
縁基体１と配線層２とで半導体素子３を搭載するための
配線基板４が構成される。
詳細に説明する。図１は、本発明の配線基板を半導体素
子収納用パッケージに適用した場合の一実施例を示す断
面図であり、１は絶縁基体、２は配線層である。この絶
縁基体１と配線層２とで半導体素子３を搭載するための
配線基板４が構成される。
【００１４】前記絶縁基体１は、酸化アルミニウム質焼
結体、ムライト質焼結体、窒化アルミニウム質焼結体、
炭化珪素質焼結体、ガラスセラミック焼結体等の電気絶
縁材料から成り、その上面に半導体素子３を搭載する搭
載部を有し、該搭載部表面に露出した配線層２に半導体
素子３の電極が半田等の低融点ロウ材からなる接続部材
５を介して接続される。
結体、ムライト質焼結体、窒化アルミニウム質焼結体、
炭化珪素質焼結体、ガラスセラミック焼結体等の電気絶
縁材料から成り、その上面に半導体素子３を搭載する搭
載部を有し、該搭載部表面に露出した配線層２に半導体
素子３の電極が半田等の低融点ロウ材からなる接続部材
５を介して接続される。
【００１５】前記絶縁基体１は、例えば、酸化アルミニ
ウム質焼結体から成る場合には、酸化アルミニウム、酸
化珪素、酸化カルシウム、酸化マグネシウム等の原料粉
末に適当な有機バインダー、溶剤を添加混合して泥漿状
のセラミックスラリーとなすとともに該セラミックスラ
リーを従来周知のドクターブレード法やカレンダーロー
ル法等のシート成形技術を採用してシート状のセラミッ
クグリーンシート（セラミック生シート）を得、しかる
後、前記セラミックグリーンシートに切断加工や打ち抜
き加工等を施して適当な形状とするとともにこれを複数
枚積層し、最後に前記積層されたセラミックグリーンシ
ートを還元雰囲気中、約１６００℃の温度で焼成するこ
とによって製作される。
ウム質焼結体から成る場合には、酸化アルミニウム、酸
化珪素、酸化カルシウム、酸化マグネシウム等の原料粉
末に適当な有機バインダー、溶剤を添加混合して泥漿状
のセラミックスラリーとなすとともに該セラミックスラ
リーを従来周知のドクターブレード法やカレンダーロー
ル法等のシート成形技術を採用してシート状のセラミッ
クグリーンシート（セラミック生シート）を得、しかる
後、前記セラミックグリーンシートに切断加工や打ち抜
き加工等を施して適当な形状とするとともにこれを複数
枚積層し、最後に前記積層されたセラミックグリーンシ
ートを還元雰囲気中、約１６００℃の温度で焼成するこ
とによって製作される。
【００１６】また前記絶縁基体１は、その上面の搭載部
から下面にかけて多数の配線層２が被着形成されてお
り、該配線層２の搭載部に露出した部位には半導体素子
３の各電極が錫−鉛半田等の低融点ロウ材から成る接続
部材５を介して電気的に接続され、また絶縁基体１の下
面に導出された部位には外部電気回路基板の配線導体が
半田等の低融点ロウ材を介して電気的に接続される。
から下面にかけて多数の配線層２が被着形成されてお
り、該配線層２の搭載部に露出した部位には半導体素子
３の各電極が錫−鉛半田等の低融点ロウ材から成る接続
部材５を介して電気的に接続され、また絶縁基体１の下
面に導出された部位には外部電気回路基板の配線導体が
半田等の低融点ロウ材を介して電気的に接続される。
【００１７】前記配線層２は、接続される半導体素子３
の電極を外部電気回路に接続する作用をなし、例えば、
タングステンやモリブデン、モリブデン／マンガン、タ
ングステン／銅、モリブデン／銅、タングステン／モリ
ブデン／銅、等のタングステン、モリブデン、マンガン
の少なくとも１種を主成分とする金属材料により形成さ
れている。
の電極を外部電気回路に接続する作用をなし、例えば、
タングステンやモリブデン、モリブデン／マンガン、タ
ングステン／銅、モリブデン／銅、タングステン／モリ
ブデン／銅、等のタングステン、モリブデン、マンガン
の少なくとも１種を主成分とする金属材料により形成さ
れている。
【００１８】前記配線層２は、タングステン等の金属粉
末に適当な有機バインダーや溶剤を添加混合して得た金
属ペーストを絶縁基体１となるセラミックグリーンシー
トに予め従来周知のスクリーン印刷法により所定パター
ンに印刷塗布しておくことによって、絶縁基体１の所定
位置に被着形成される。
末に適当な有機バインダーや溶剤を添加混合して得た金
属ペーストを絶縁基体１となるセラミックグリーンシー
トに予め従来周知のスクリーン印刷法により所定パター
ンに印刷塗布しておくことによって、絶縁基体１の所定
位置に被着形成される。
【００１９】前記配線層２は、図２に示す如く、少なく
とも半導体素子３の電極が低融点ロウ材から成る接続部
材５を介して接続される領域に銅−ホウ素めっき層６、
銅めっき層７、パラジウム、白金、ロジウム、ルテニウ
ムの少なくとも１種から成る金属層８、金めっき層９が
順次被着されている。
とも半導体素子３の電極が低融点ロウ材から成る接続部
材５を介して接続される領域に銅−ホウ素めっき層６、
銅めっき層７、パラジウム、白金、ロジウム、ルテニウ
ムの少なくとも１種から成る金属層８、金めっき層９が
順次被着されている。
【００２０】前記銅−ホウ素めっき層６は、配線層２に
銅めっき層７、パラジウム、白金、ロジウム、ルテニウ
ムの少なくとも１種から成る金属層８、金めっき層９を
密着性良く被着させる下地金属層として作用する。
銅めっき層７、パラジウム、白金、ロジウム、ルテニウ
ムの少なくとも１種から成る金属層８、金めっき層９を
密着性良く被着させる下地金属層として作用する。
【００２１】前記銅−ホウ素めっき層６は、例えば、配
線層２の表面にパラジウム活性を施した後、この配線層
２を、ジメチルアミンボラン等のホウ素系化合物を還元
剤として用いたホウ素系無電解銅めっき液中に所定時間
浸漬することによって配線層２の表面に所定厚みに被着
される。この場合、前記銅−ホウ素めっき層６は被着時
に共析して含有されるホウ素成分の作用により結晶粒の
粒成長が効果的に抑制されて銅―ホウ素の結晶粒の平均
粒径は、例えば、０．３μｍ以下の小さなものとなり、
その結果、配線層２表面に多数の凹凸があったとして
も、この凹部内に銅−ホウ素の結晶が良好に入り込んで
配線層２と銅−ホウ素めっき層６とは間に空隙部を形成
することなく強固に密着させることができる。
線層２の表面にパラジウム活性を施した後、この配線層
２を、ジメチルアミンボラン等のホウ素系化合物を還元
剤として用いたホウ素系無電解銅めっき液中に所定時間
浸漬することによって配線層２の表面に所定厚みに被着
される。この場合、前記銅−ホウ素めっき層６は被着時
に共析して含有されるホウ素成分の作用により結晶粒の
粒成長が効果的に抑制されて銅―ホウ素の結晶粒の平均
粒径は、例えば、０．３μｍ以下の小さなものとなり、
その結果、配線層２表面に多数の凹凸があったとして
も、この凹部内に銅−ホウ素の結晶が良好に入り込んで
配線層２と銅−ホウ素めっき層６とは間に空隙部を形成
することなく強固に密着させることができる。
【００２２】なお、前記銅−ホウ素めっき層６は、銅−
ホウ素の結晶粒の平均粒径を０．３μｍ以下の小さなも
のとするにはホウ素の含有量を０．３重量％以上として
おく必要があり、ホウ素の含有量を０．３重量％以上と
しておくことによって銅−ホウ素の結晶粒の粒径は０．
３μｍ以下となり、配線層２の表面に凹凸を有するとし
ても凹部内に良好に入り込んで配線層２に強固に被着す
る。
ホウ素の結晶粒の平均粒径を０．３μｍ以下の小さなも
のとするにはホウ素の含有量を０．３重量％以上として
おく必要があり、ホウ素の含有量を０．３重量％以上と
しておくことによって銅−ホウ素の結晶粒の粒径は０．
３μｍ以下となり、配線層２の表面に凹凸を有するとし
ても凹部内に良好に入り込んで配線層２に強固に被着す
る。
【００２３】また前記銅−ホウ素めっき層６は、銅−ホ
ウ素の結晶粒の平均粒径を０．０２μｍ以下としておく
と銅−ホウ素めっき層６を表面に凹凸を有する配線層２
により一層強固に被着させることができる。従って、前
記銅−ホウ素めっき層６は、銅−ホウ素の結晶粒の平均
粒径を０．０２μｍ以下としておくことが好ましく、よ
り好適には０．０１μｍ以下としておくのがよい。
ウ素の結晶粒の平均粒径を０．０２μｍ以下としておく
と銅−ホウ素めっき層６を表面に凹凸を有する配線層２
により一層強固に被着させることができる。従って、前
記銅−ホウ素めっき層６は、銅−ホウ素の結晶粒の平均
粒径を０．０２μｍ以下としておくことが好ましく、よ
り好適には０．０１μｍ以下としておくのがよい。
【００２４】前記銅−ホウ素めっき層６の平均粒径を
０．０２μｍ以下とするには、銅−ホウ素めっき層６中
のホウ素含有率を０．５重量％程度以上とすることによ
って行なわれ、電気伝導性等の特性を考慮すれば０．５
重量％〜４重量％の範囲とすることが好ましい。
０．０２μｍ以下とするには、銅−ホウ素めっき層６中
のホウ素含有率を０．５重量％程度以上とすることによ
って行なわれ、電気伝導性等の特性を考慮すれば０．５
重量％〜４重量％の範囲とすることが好ましい。
【００２５】更に前記銅−ホウ素めっき層６は、その厚
みが０．０３μｍ未満の薄いものとなると配線層２の表
面全体を完全に覆うことが難しく、後述する銅めっき層
７、パラジウム、白金、ロジウム、ルテニウムの少なく
とも１種から成る金属層８、および金めっき層９を配線
層２に強固に被着させるのが困難となる傾向にある。従
って、前記銅−ホウ素めっき層６は、その厚みを０．０
３μｍ以上としておくことが好ましい。
みが０．０３μｍ未満の薄いものとなると配線層２の表
面全体を完全に覆うことが難しく、後述する銅めっき層
７、パラジウム、白金、ロジウム、ルテニウムの少なく
とも１種から成る金属層８、および金めっき層９を配線
層２に強固に被着させるのが困難となる傾向にある。従
って、前記銅−ホウ素めっき層６は、その厚みを０．０
３μｍ以上としておくことが好ましい。
【００２６】また更に、前記銅−ホウ素めっき層６の表
面には該銅−ホウ素めっき層６と後述するパラジウム、
白金、ロジウム、ルテニウムの少なくとも１種から成る
金属層８のいずれに対しても密着性が優れた銅めっき層
７が被着形成されている。
面には該銅−ホウ素めっき層６と後述するパラジウム、
白金、ロジウム、ルテニウムの少なくとも１種から成る
金属層８のいずれに対しても密着性が優れた銅めっき層
７が被着形成されている。
【００２７】前記銅めっき層７は、配線層２にパラジウ
ム、白金、ロジウム、ルテニウムの少なくとも１種から
成る金属層８を強固に被着させ、かつ配線層２に対し半
田等の低融点ロウ材を強固に被着させるとともに配線層
２の電気抵抗を下げる作用をなす。
ム、白金、ロジウム、ルテニウムの少なくとも１種から
成る金属層８を強固に被着させ、かつ配線層２に対し半
田等の低融点ロウ材を強固に被着させるとともに配線層
２の電気抵抗を下げる作用をなす。
【００２８】前記銅めっき層７は、例えば、銅−ホウ素
めっき層６を被着させた配線層２を、ホルマリンを還元
剤として用いた無電解銅めっき液中に所定時間浸漬する
ことによって銅−ホウ素めっき層６の表面に所定厚みに
被着形成される。この場合、ホルマリンを還元剤として
用いた無電解銅めっき液を用いると、このめっき液が自
己触媒作用を有するため銅−ホウ素めっき層６の表面に
活性処理を施すことなく、銅めっき層７を所定厚みに、
かつ銅−ホウ素めっき層６に対し接合強度を大として被
着させることが可能となる。
めっき層６を被着させた配線層２を、ホルマリンを還元
剤として用いた無電解銅めっき液中に所定時間浸漬する
ことによって銅−ホウ素めっき層６の表面に所定厚みに
被着形成される。この場合、ホルマリンを還元剤として
用いた無電解銅めっき液を用いると、このめっき液が自
己触媒作用を有するため銅−ホウ素めっき層６の表面に
活性処理を施すことなく、銅めっき層７を所定厚みに、
かつ銅−ホウ素めっき層６に対し接合強度を大として被
着させることが可能となる。
【００２９】なお、前記銅めっき層７は、共析成分を含
有しないホルマリン等を用いて形成され高純度であるこ
とから配線層２の半田等の低融点ロウ材に対する接合性
が大きく改善されるとともに電気抵抗が極めて小さい値
となり、配線層２を伝搬する電気信号等に減衰が発生す
るのを有効に防止することが可能となる。
有しないホルマリン等を用いて形成され高純度であるこ
とから配線層２の半田等の低融点ロウ材に対する接合性
が大きく改善されるとともに電気抵抗が極めて小さい値
となり、配線層２を伝搬する電気信号等に減衰が発生す
るのを有効に防止することが可能となる。
【００３０】また、前記銅めっき層７はその表面に、該
銅めっき層７と、後述する金めっき層９のいずれに対し
ても密着性が優れた、パラジウム、白金、ロジウム、ル
テニウムの少なくとも１種から成る金属層８が被着形成
されている。
銅めっき層７と、後述する金めっき層９のいずれに対し
ても密着性が優れた、パラジウム、白金、ロジウム、ル
テニウムの少なくとも１種から成る金属層８が被着形成
されている。
【００３１】前記パラジウム、白金、ロジウム、ルテニ
ウムの少なくとも１種から成る金属層８は、錫−鉛半田
等の低融点ロウ材を介して半導体素子３の電極を配線層
２に接続する際に作用する熱により銅めっき層７の銅が
後述する金めっき層９の表面に移動拡散することを阻止
する作用をなす。
ウムの少なくとも１種から成る金属層８は、錫−鉛半田
等の低融点ロウ材を介して半導体素子３の電極を配線層
２に接続する際に作用する熱により銅めっき層７の銅が
後述する金めっき層９の表面に移動拡散することを阻止
する作用をなす。
【００３２】前記パラジウム、白金、ロジウム、ルテニ
ウムの少なくとも１種から成る金属層８は、めっき法や
蒸着法、イオンプレーティング法、スパッタリング法等
の薄膜形成技術により形成することができ、例えばパラ
ジウムから成る場合であれば、塩化パラジウム等のパラ
ジウム化合物と、ヒドラジン、ギ酸等の還元剤とを主成
分とする無電解パラジウムめっき液中に配線層２の露出
表面（銅−リンめっき層６が被着）を所定時間浸漬する
ことにより、所定厚みに被着形成することができる。
ウムの少なくとも１種から成る金属層８は、めっき法や
蒸着法、イオンプレーティング法、スパッタリング法等
の薄膜形成技術により形成することができ、例えばパラ
ジウムから成る場合であれば、塩化パラジウム等のパラ
ジウム化合物と、ヒドラジン、ギ酸等の還元剤とを主成
分とする無電解パラジウムめっき液中に配線層２の露出
表面（銅−リンめっき層６が被着）を所定時間浸漬する
ことにより、所定厚みに被着形成することができる。
【００３３】前記パラジウム、白金、ロジウム、ルテニ
ウムの少なくとも１種から成る金属層８は、その厚みが
０．０５μｍ未満となると銅めっき層７の銅が金めっき
層９の表面に移動拡散するのを阻止することが困難とな
り、３μｍを超えると形成時に発生して残留する内部応
力が大きくなって銅めっき層７に対して強固に被着する
ことが困難となるおそれがある。従って、前記パラジウ
ム、白金、ロジウム、ルテニウムの少なくとも１種から
成る金属層８は、その厚みを０．０５μｍ〜３μｍの範
囲とすることが好ましい。
ウムの少なくとも１種から成る金属層８は、その厚みが
０．０５μｍ未満となると銅めっき層７の銅が金めっき
層９の表面に移動拡散するのを阻止することが困難とな
り、３μｍを超えると形成時に発生して残留する内部応
力が大きくなって銅めっき層７に対して強固に被着する
ことが困難となるおそれがある。従って、前記パラジウ
ム、白金、ロジウム、ルテニウムの少なくとも１種から
成る金属層８は、その厚みを０．０５μｍ〜３μｍの範
囲とすることが好ましい。
【００３４】また、前記パラジウム、白金、ロジウム、
ルテニウムの少なくとも１種から成る金属層８の表面に
は金めっき層９が被着形成されている。
ルテニウムの少なくとも１種から成る金属層８の表面に
は金めっき層９が被着形成されている。
【００３５】前記金めっき層９は、配線層２、銅−リン
めっき層６および銅めっき層７の酸化腐食を防止すると
ともに、配線層２に対する低融点ロウ材の接合性を良好
なものとする作用をなす。
めっき層６および銅めっき層７の酸化腐食を防止すると
ともに、配線層２に対する低融点ロウ材の接合性を良好
なものとする作用をなす。
【００３６】前記金めっき層９は、例えば、金化合物で
あるシアン化金カリウムおよび錯化剤であるエチレンジ
アミン四酢酸を主成分とする無電解金めっき液中に、前
記パラジウム、白金、ロジウム、ルテニウムの少なくと
も１種から成る金属層８が被着されている配線層２を所
定時間浸漬させることによって前記金属層８の表面に所
定厚みに被着される。
あるシアン化金カリウムおよび錯化剤であるエチレンジ
アミン四酢酸を主成分とする無電解金めっき液中に、前
記パラジウム、白金、ロジウム、ルテニウムの少なくと
も１種から成る金属層８が被着されている配線層２を所
定時間浸漬させることによって前記金属層８の表面に所
定厚みに被着される。
【００３７】前記金めっき層９は、その厚みが０．０５
μｍ未満の薄いものとなると、銅−ホウ素めっき層６や
銅めっき層７等の酸化腐食を有効に防止するのが困難と
なるおそれがあり、また０．８μｍを超えて厚くする
と、半導体素子３の電極を配線層２に半田等の低融点ロ
ウ材からなる接続部材５を介して接続したとき、低融点
ロウ材５の錫と金との間で脆い金属間化合物が生成さ
れ、半導体素子３の配線層２に対する接続の信頼性が大
きく低下してしまう危険性がある。従って、前記金めっ
き層８は、その厚さを０．０５μｍ〜０．８μｍの範囲
としておくことが好ましい。
μｍ未満の薄いものとなると、銅−ホウ素めっき層６や
銅めっき層７等の酸化腐食を有効に防止するのが困難と
なるおそれがあり、また０．８μｍを超えて厚くする
と、半導体素子３の電極を配線層２に半田等の低融点ロ
ウ材からなる接続部材５を介して接続したとき、低融点
ロウ材５の錫と金との間で脆い金属間化合物が生成さ
れ、半導体素子３の配線層２に対する接続の信頼性が大
きく低下してしまう危険性がある。従って、前記金めっ
き層８は、その厚さを０．０５μｍ〜０．８μｍの範囲
としておくことが好ましい。
【００３８】また一方、前記半導体素子３が搭載された
絶縁基体１は、その上面に蓋体１０が樹脂、ガラス、ロ
ウ材等からなる封止材を介して接合され、この蓋体１０
と絶縁基体１とによって半導体素子３を内部に気密に封
止するようになっている。
絶縁基体１は、その上面に蓋体１０が樹脂、ガラス、ロ
ウ材等からなる封止材を介して接合され、この蓋体１０
と絶縁基体１とによって半導体素子３を内部に気密に封
止するようになっている。
【００３９】前記蓋体１０は酸化アルミニウム質焼結体
やムライト質焼結体、窒化アルミニウム質焼結体等のセ
ラミックス材料、あるいは鉄−ニッケル−コバルト合金
や鉄−ニッケル合金等の金属材料から成り、例えば、酸
化アルミニウム質焼結体から成る場合には、酸化アルミ
ニウム、酸化珪素、酸化マグネシウム、酸化カルシウム
等の原料粉末を従来周知のプレス成形法を採用すること
によって椀状に成形するとともにこれを約１５００℃の
温度で焼成することによって形成される。
やムライト質焼結体、窒化アルミニウム質焼結体等のセ
ラミックス材料、あるいは鉄−ニッケル−コバルト合金
や鉄−ニッケル合金等の金属材料から成り、例えば、酸
化アルミニウム質焼結体から成る場合には、酸化アルミ
ニウム、酸化珪素、酸化マグネシウム、酸化カルシウム
等の原料粉末を従来周知のプレス成形法を採用すること
によって椀状に成形するとともにこれを約１５００℃の
温度で焼成することによって形成される。
【００４０】かくして上述の本発明の配線基板を適用し
た半導体素子収納用パッケージによれば、絶縁基体１上
面の搭載部表面に露出した配線層２に半導体素子３の電
極を半田等の低融点ロウ材から成る接続部材５を介して
電気的、機械的に接続し、しかる後、絶縁基体１の上面
に蓋体１０を樹脂やガラス、ロウ材等から成る封止材を
介して接合させ、絶縁基体１と蓋体１０とから成る容器
内部に半導体素子３を気密に収容することによって最終
製品としての半導体装置が完成する。
た半導体素子収納用パッケージによれば、絶縁基体１上
面の搭載部表面に露出した配線層２に半導体素子３の電
極を半田等の低融点ロウ材から成る接続部材５を介して
電気的、機械的に接続し、しかる後、絶縁基体１の上面
に蓋体１０を樹脂やガラス、ロウ材等から成る封止材を
介して接合させ、絶縁基体１と蓋体１０とから成る容器
内部に半導体素子３を気密に収容することによって最終
製品としての半導体装置が完成する。
【００４１】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば、本発明の配線基板
を、半導体素子、容量素子、抵抗器等の電子部品を搭載
する混成集積回路用の配線基板に適用してもよい。
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば、本発明の配線基板
を、半導体素子、容量素子、抵抗器等の電子部品を搭載
する混成集積回路用の配線基板に適用してもよい。
【００４２】
【発明の効果】本発明の配線基板によれば、少なくとも
電子部品の電極が低融点ロウ材を介して接続される配線
層の表面に、ホウ素の含有量が０．３重量％以上で銅−
ホウ素の結晶粒径が０．３μｍ以下と小さい銅−ホウ素
めっき層を被着させたことから配線層の表面に多数の凹
凸があったとしても、この凹部内に銅−ホウ素の結晶が
良好に入り込んで配線層と銅−ホウ素めっき層とが間に
空隙部を形成することなく強固に被着し、また銅−ホウ
素めっき層上に、各々の密着性が良好な銅めっき層と、
パラジウム、白金、ロジウム、ルテニウムの少なくとも
１種から成る金属層と、金めっき層とを順次被着させた
ことから配線層に銅めっき層、金属層および金めっき層
を強固に被着させることができるとともに前記銅めっき
層によって配線層の電気抵抗を小さなものとなすことが
でき、更に金めっき層によって配線層の酸化腐食を有効
に防止しつつ配線層に電子部品の電極を低融点ロウ材を
介して確実、強固に電気的接続することができる。
電子部品の電極が低融点ロウ材を介して接続される配線
層の表面に、ホウ素の含有量が０．３重量％以上で銅−
ホウ素の結晶粒径が０．３μｍ以下と小さい銅−ホウ素
めっき層を被着させたことから配線層の表面に多数の凹
凸があったとしても、この凹部内に銅−ホウ素の結晶が
良好に入り込んで配線層と銅−ホウ素めっき層とが間に
空隙部を形成することなく強固に被着し、また銅−ホウ
素めっき層上に、各々の密着性が良好な銅めっき層と、
パラジウム、白金、ロジウム、ルテニウムの少なくとも
１種から成る金属層と、金めっき層とを順次被着させた
ことから配線層に銅めっき層、金属層および金めっき層
を強固に被着させることができるとともに前記銅めっき
層によって配線層の電気抵抗を小さなものとなすことが
でき、更に金めっき層によって配線層の酸化腐食を有効
に防止しつつ配線層に電子部品の電極を低融点ロウ材を
介して確実、強固に電気的接続することができる。
【００４３】また同時に、前記銅めっき層と金めっき層
との間に形成したパラジウム、白金、ロジウム、ルテニ
ウムの少なくとも１種から成る金属層により銅めっき層
の銅の金めっき層表面への拡散が効果的に防止され、配
線層に電子部品の電極を低融点ロウ材を介して接合する
際の熱等が作用したとしても金めっき層表面に銅の酸化
物層が形成されることはほとんどなく、これによって配
線層に対する低融点ロウ材の接合性を良好なものに維持
することができる。
との間に形成したパラジウム、白金、ロジウム、ルテニ
ウムの少なくとも１種から成る金属層により銅めっき層
の銅の金めっき層表面への拡散が効果的に防止され、配
線層に電子部品の電極を低融点ロウ材を介して接合する
際の熱等が作用したとしても金めっき層表面に銅の酸化
物層が形成されることはほとんどなく、これによって配
線層に対する低融点ロウ材の接合性を良好なものに維持
することができる。
【図１】本発明の配線基板を半導体素子収納用パッケー
ジに適用した場合の一実施例を示す断面図である。
ジに適用した場合の一実施例を示す断面図である。
【図２】図１に示す配線基板の要部断面図である。
１・・・・絶縁基体
２・・・・配線層
３・・・・半導体素子
４・・・・配線基板
５・・・・接続部材
６・・・・銅−ホウ素めっき層
７・・・・銅めっき層
８・・・・パラジウム、白金、ロジウム、ルテニウムの
少なくとも１種から成る金属層 ９・・・・金めっき層 １０・・・蓋体
少なくとも１種から成る金属層 ９・・・・金めっき層 １０・・・蓋体
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０５Ｋ 3/24 Ｈ０１Ｌ 23/14 Ｍ
Ｆターム(参考） 4E351 AA07 BB01 BB23 BB24 BB33
BB38 CC06 DD04 DD06 DD10
DD17 DD20 DD21 DD52 GG01
GG15
4G026 BA03 BB21 BF13 BF14 BG02
BH07
4K022 AA02 AA42 BA03 BA04 BA08
BA18 BA36 CA04 DA01 DA09
DB03 DB04 DB05 DB06 DB07
5E343 AA02 AA23 BB09 BB18 BB23
BB24 BB27 BB40 BB47 BB48
BB49 BB53 BB61 BB71 DD43
GG01 GG18
Claims (3)
- 【請求項１】絶縁基体に電子部品の電極が低融点ロウ材
を介して接続される配線層を被着形成して成る配線基板
であって、前記配線層のうち少なくとも電子部品の電極
が低融点ロウ材を介して接合される領域の表面に、ホウ
素の含有量が０．３重量％以上の銅−ホウ素めっき層
と、銅めっき層と、パラジウム、白金、ロジウム、ルテ
ニウムの少なくとも１種から成る金属層と、金めっき層
とを順次被着させたことを特徴とする配線基板。 - 【請求項２】前記銅−ホウ素めっき層の厚みが０．０３
μｍ以上であることを特徴とする請求項１に記載の配線
基板。 - 【請求項３】前記銅−ホウ素めっき層を形成する銅の結
晶粒の平均粒径が０．０２μｍ以下であることを特徴と
する請求項１に記載の配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001292302A JP2003100952A (ja) | 2001-09-25 | 2001-09-25 | 配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001292302A JP2003100952A (ja) | 2001-09-25 | 2001-09-25 | 配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003100952A true JP2003100952A (ja) | 2003-04-04 |
Family
ID=19114290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001292302A Pending JP2003100952A (ja) | 2001-09-25 | 2001-09-25 | 配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003100952A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005015965A1 (ja) * | 2003-08-06 | 2005-02-17 | Fcm Co., Ltd. | ルテニウム層を形成した回路基板およびそれを含む製品 |
| KR100688833B1 (ko) | 2005-10-25 | 2007-03-02 | 삼성전기주식회사 | 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판 |
| JP2018037527A (ja) * | 2016-08-31 | 2018-03-08 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
-
2001
- 2001-09-25 JP JP2001292302A patent/JP2003100952A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005015965A1 (ja) * | 2003-08-06 | 2005-02-17 | Fcm Co., Ltd. | ルテニウム層を形成した回路基板およびそれを含む製品 |
| JP2005057132A (ja) * | 2003-08-06 | 2005-03-03 | Fcm Kk | 回路基板およびそれを含むことを特徴とする製品 |
| KR100688833B1 (ko) | 2005-10-25 | 2007-03-02 | 삼성전기주식회사 | 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판 |
| JP2018037527A (ja) * | 2016-08-31 | 2018-03-08 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
| WO2018042918A1 (ja) * | 2016-08-31 | 2018-03-08 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
| CN109644561A (zh) * | 2016-08-31 | 2019-04-16 | 日本特殊陶业株式会社 | 布线基板和其制造方法 |
| CN109644561B (zh) * | 2016-08-31 | 2022-04-08 | 日本特殊陶业株式会社 | 布线基板和其制造方法 |
| US11399426B2 (en) | 2016-08-31 | 2022-07-26 | Ngk Spark Plug Co., Ltd. | Wiring board and method for manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002111188A (ja) | 配線基板 | |
| JP2002076189A (ja) | 配線基板 | |
| JP2003100952A (ja) | 配線基板 | |
| JP4683768B2 (ja) | 配線基板 | |
| JP3898482B2 (ja) | 配線基板 | |
| JP3740407B2 (ja) | 配線基板 | |
| JP2002057444A (ja) | 配線基板 | |
| JP2627509B2 (ja) | 導電層を有する電子部品 | |
| JP3231984B2 (ja) | 半導体素子収納用パッケージ及びその製造方法 | |
| JP3495773B2 (ja) | 回路基板 | |
| JP2001339141A (ja) | 配線基板 | |
| JP2003069201A (ja) | 配線基板 | |
| JP3420469B2 (ja) | 配線基板 | |
| JP2001148561A (ja) | 配線基板の製造方法 | |
| JP2001339014A (ja) | 配線基板 | |
| JP2001339015A (ja) | 配線基板 | |
| JP3771854B2 (ja) | 配線基板 | |
| JP3464137B2 (ja) | 電子部品収納用パッケージ | |
| JP3645744B2 (ja) | セラミック配線基板 | |
| JP3512554B2 (ja) | 配線基板 | |
| JP2000244087A (ja) | 配線基板 | |
| JP3854177B2 (ja) | 半導体素子搭載用配線基板およびその製造方法 | |
| JP2001127390A (ja) | 配線基板 | |
| JP2002076595A (ja) | 配線基板 | |
| JP2001085807A (ja) | 配線基板 |