JP2001339141A - 配線基板 - Google Patents

配線基板

Info

Publication number
JP2001339141A
JP2001339141A JP2000158834A JP2000158834A JP2001339141A JP 2001339141 A JP2001339141 A JP 2001339141A JP 2000158834 A JP2000158834 A JP 2000158834A JP 2000158834 A JP2000158834 A JP 2000158834A JP 2001339141 A JP2001339141 A JP 2001339141A
Authority
JP
Japan
Prior art keywords
plating layer
copper
layer
phosphorus
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000158834A
Other languages
English (en)
Inventor
Hiroshi Tsukamoto
弘志 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000158834A priority Critical patent/JP2001339141A/ja
Publication of JP2001339141A publication Critical patent/JP2001339141A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/162Disposition
    • H01L2924/16251Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Abstract

(57)【要約】 【課題】配線層と銅めっき層との間に剥離が発生した
り、銅めっき層にフクレが生じる。 【解決手段】絶縁基体1に電子部品3の電極が低融点ロ
ウ材からなる接続部材5を介して接続される配線層2を
被着形成してなる配線基板であって、前記配線層2のう
ち少なくとも電子部品3の電極が接続部材5を介して接
続される領域の表面に、銅−リンめっき層6と、銅めっ
き層7と、パラジウム、白金、ロジウム、ルテニウムの
少なくとも1種とリンとの合金層8と、金めっき層8を
順次被着させた。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子を収容
するための半導体素子収納用パッケージや混成集積回路
基板等に用いられる配線基板に関するものである。
【0002】
【従来の技術】従来、半導体素子収納用パッケージや混
成集積回路基板等に用いられる配線基板は、一般に、酸
化アルミニウム質焼結体や窒化アルミニウム質焼結体等
の電気絶縁材料から成る絶縁基体と、該絶縁基体の表面
および内部に被着されたタングステン、モリブデン、マ
ンガン等の金属材料から成る配線層とにより形成されて
おり、絶縁基体の表面に半導体素子や容量素子、抵抗器
等の電子部品を搭載するとともに該電子部品の各電極を
配線層に錫−鉛半田、錫−銀系半田等の低融点ロウ材を
介して電気的に接続するようになっている。
【0003】かかる配線基板は、配線層の所定部位を外
部電気回路基板の配線導体に錫−鉛半田、錫−銀系半田
等の低融点ロウ材を介し接続することによって外部電気
回路基板上に実装され、同時に配線基板に搭載されてい
る電子部品の各電極も所定の外部電気回路に電気的に接
続されることとなる。
【0004】また前記配線基板は、通常、配線層の露出
表面に銅めっき層および金めっき層が順次被着されてお
り、該銅めっき層によって配線層の電気抵抗を低く、か
つ配線層に対する低融点ロウ材の接合を良好としてお
り、また金めっき層によって配線層及び銅めっき層の酸
化腐蝕を有効に防止している。
【0005】
【発明が解決しようとする課題】しかしながら、上記従
来の配線基板においては、銅めっき層を形成している銅
の結晶粒の平均粒径が一般に約1μmであり、タングス
テン、モリブデン、マンガン等の金属材料から成る配線
層表面の凹凸径(凹部:約1μm)に比べて大きい。そ
のため配線層表面に銅めっき層を被着させても銅めっき
層は配線層表面の凹部内に十分入り込まずに配線層表面
と銅めっき層との間に多数の空隙部が形成されてしま
い、その結果、銅めっき層と配線層との密着強度が弱く
なり、外力印加によって銅めっき層が配線層より容易に
剥離したり、配線層表面と銅めっき層との間の空隙部に
入り込んでいる気体が配線層に電子部品の電極を低融点
ロウ材を介して接続する際の熱等によって大きく膨張
し、銅めっき層にフクレ等が発生してしまうという欠点
があった。
【0006】また、前記配線層に、電子部品の電極を低
融点ロウ材を介して接合する際の熱等が作用すると、銅
めっき層の銅が金めっき層の表面に移動拡散して銅の酸
化物層を形成してしまい、配線層に対する低融点ロウ材
の濡れ性が劣化したり、接触電気抵抗が著しく増大して
しまったりするという問題もあった。
【0007】本発明は上記従来の欠点に鑑み案出された
もので、その目的は配線層と銅めっき層との間に剥離が
発生したり銅めっき層にフクレ等が生じるのを有効に防
止し、配線層に銅めっき層及び金めっき層を強固に被着
させることによって配線層に電子部品の電極を低融点ロ
ウ材を介して強固に取着接続することができる配線基板
を提供することにある。
【0008】
【課題を解決するための手段】本発明の配線基板は、絶
縁基体に電子部品の電極が低融点ロウ材を介して接続さ
れる配線層を被着形成して成る配線基板であって、前記
配線層のうち少なくとも電子部品の電極が低融点ロウ材
を介して接合される領域の表面に、リンの含有量が0.
8重量%以上の銅−リンめっき層と、銅めっき層と、パ
ラジウム、白金、ロジウム、ルテニウムの少なくとも1
種とリンとの合金層と、金めっき層とを順次被着させた
ことを特徴とするものである。
【0009】また本発明の配線基板は、前記銅−リンめ
っき層の厚みが0.03μm以上であることを特徴とす
るものである。
【0010】更に本発明は、前記銅−リンめっき層を形
成する銅の結晶粒の平均粒径が0.02μm以下である
ことを特徴とするものである。
【0011】また更に本発明は、前記パラジウム、白
金、ロジウム、ルテニウムの少なくとも1種とリンとの
合金層のリン含有量が0.2重量%〜2重量%の範囲で
あることを特徴とするものである。
【0012】本発明の配線基板によれば、少なくとも電
子部品の電極が低融点ロウ材を介して接続される配線層
の表面に、リンの含有量が0.8重量%以上で銅−リン
の結晶粒径が0.3μm以下と小さい銅−リンめっき層
を被着させたことから配線層の表面に多数の凹凸があっ
たとしても、この凹部内に銅−リンの結晶が良好に入り
込んで配線層と銅−リンめっき層とが間に空隙部を形成
することなく強固に被着し、また銅−リンめっき層上
に、各々の密着性が良好な銅めっき層と、パラジウム、
白金、ロジウム、ルテニウムの少なくとも1種とリンと
の合金層と、金めっき層とを順次被着させたことから配
線層に銅めっき層および金めっき層を強固に被着させる
ことができるとともに前記銅めっき層によって配線層の
電気抵抗を小さなものとなすことができ、更に金めっき
層によって配線層の酸化腐蝕を有効に防止しつつ配線層
に電子部品の電極を低融点ロウ材を介して確実、強固に
電気的接続することが可能となる。
【0013】また同時に、前記銅めっき層と金めっき層
との間に形成したパラジウム、白金、ロジウム、ルテニ
ウムの少なくとも1種とリンとの合金層、特にリン成分
の作用により銅めっき層の銅の金めっき層表面への拡散
が効果的に防止され、配線層に電子部品の電極を低融点
ロウ材を介して接合する際の熱等が作用したとしても金
めっき層の表面に銅の酸化物層が形成されることはほと
んどなく、配線層に対する低融点ロウ材の接合性を良好
に維持することができる。
【0014】
【発明の実施の形態】次に本発明を添付図面に基づいて
詳細に説明する。
【0015】図1は、本発明の配線基板を半導体素子収
納用パッケージに適用した場合の一実施例を示す断面図
であり、1は絶縁基体、2は配線層である。この絶縁基
体1と配線層2とで半導体素子3を搭載するための配線
基板4が構成される。
【0016】前記絶縁基体1は、酸化アルミニウム質焼
結体、ムライト質焼結体、窒化アルミニウム質焼結体、
炭化珪素質焼結体、ガラスセラミック焼結体等の電気絶
縁材料から成り、その上面に半導体素子3を搭載する搭
載部を有し、該搭載部表面に露出した配線層2に半導体
素子3の電極が半田等の低融点ロウ材からなる接続部材
5を介して接続される。
【0017】前記絶縁基体1は、例えば、酸化アルミニ
ウム質焼結体から成る場合には、酸化アルミニウム、酸
化珪素、酸化カルシウム、酸化マグネシウム等の原料粉
末に適当な有機バインダー、溶剤を添加混合して泥漿状
のセラミックスラリーとなすとともに該セラミックスラ
リーを従来周知のドクターブレード法やカレンダーロー
ル法等のシート成形技術を採用してシート状のセラミッ
クグリーンシート(セラミック生シート)を得、しかる
後、前記セラミックグリーンシートに切断加工や打ち抜
き加工等を施して適当な形状とするとともにこれを複数
枚積層し、最後に前記積層されたセラミックグリーンシ
ートを還元雰囲気中、約1600℃の温度で焼成するこ
とによって製作される。
【0018】また前記絶縁基体1は、その上面の搭載部
から下面にかけて多数の配線層2が被着形成されてお
り、該配線層2の搭載部に露出した部位には半導体素子
3の各電極が錫−鉛半田等の低融点ロウ材から成る接続
部材5を介して電気的に接続され、また絶縁基体1の下
面に導出された部位には外部電気回路基板の配線導体が
半田等の低融点ロウ材等を介して電気的に接続される。
【0019】前記配線層2は、接続される半導体素子3
の電極を外部電気回路に接続する作用なし、例えば、タ
ングステンやモリブデン、モリブデン/マンガン、タン
グステン/銅、モリブデン/銅、タングステン/モリブ
デン/銅、等のタングステン、モリブデン、マンガンの
少なくとも1種を主成分とする金属材料により形成され
ている。
【0020】前記配線層2は、タングステン等の金属粉
末に適当な有機バインダーや溶剤を添加混合して得た金
属ペーストを絶縁基体1となるセラミックグリーンシー
トに予め従来周知のスクリーン印刷法により所定パター
ンに印刷塗布しておくことによって、絶縁基体1の所定
位置に被着形成される。
【0021】前記配線層2は、図2に示す如く、少なく
とも半導体素子3の電極が低融点ロウ材から成る接続部
材5を介して接続される領域に銅−リンめっき層6、銅
めっき層7、パラジウム、白金、ロジウム、ルテニウム
の少なくとも1種とリンとの合金層8、金めっき層9が
順次被着されている。
【0022】前記銅−リンめっき層6は、配線層2に銅
めっき層7、パラジウム、白金、ロジウム、ルテニウム
の少なくとも1種とリンとの合金層8、金めっき層9を
密着性良く被着させる下地金属層として作用する。
【0023】前記銅−リンめっき層6は、例えば、配線
層2の表面にパラジウム活性を施した後、この配線層2
を、次亜リン酸塩等のリン系化合物を還元剤として用い
たリン系無電解銅めっき液中に所定時間浸漬することに
よって配線層2の表面に所定厚みに被着される。この場
合、前記銅−リンめっき層6は被着時に共析して含有さ
れるリン成分の作用により結晶粒の粒成長が効果的に抑
制されて銅−リンの結晶粒の平均粒径は、例えば、0.
3μm以下の小さなものとなり、その結果、配線層2の
表面に多数の凹凸があったとしても、この凹部内に銅−
リンの結晶が良好に入り込んで配線層2と銅−リンめっ
き層6とは間に空隙部を形成することなく強固に密着さ
せることができる。
【0024】なお、前記銅−リンめっき層6は、銅−リ
ンの結晶粒の平均粒径を0.3μm以下の小さなものと
するにはリンの含有量を0.8重量%以上としておく必
要があり、リンの含有量を0.8重量%以上としておく
ことによって銅−リンの結晶粒の粒径は0.3μm以下
となり、配線層2の表面に凹凸を有するとしても凹部内
に良好に入り込んで配線層2に強固に被着する。
【0025】また前記銅−リンめっき層6は、銅−リン
の結晶粒の平均粒径を0.02μm以下としておくと銅
−リンめっき層6を表面に凹凸を有する配線層2により
一層強固に被着させることができる。従って、前記銅−
リンめっき層6は、銅−リンの結晶粒の平均粒径を0.
02μm以下としておくことが好ましく、より好適には
0.01μm以下としておくのがよい。
【0026】前記銅−リンめっき層6の平均粒径を0.
01μm以下とするには、銅−リンめっき層6中のリン
含有率を1.3重量%程度以上とすることによって、ま
た0.02μm以下とするには、銅−リンめっき層6中
のリン含有率を1重量%程度以上とすることによって行
なわれ、電気伝導性等の特性を考慮すれば1重量%〜1
0重量%の範囲とすることが好ましい。
【0027】更に前記銅−リンめっき層6は、その厚み
が0.03μm未満の薄いものとなると配線層2の表面
全体を完全に覆うことが難しく、後述する銅めっき層
7、パラジウム、白金、ロジウム、ルテニウムの少なく
とも1種とリンとの合金層8、および金めっき層9を配
線層2に強固に被着させるのが困難となる傾向にある。
従って、前記銅−リンめっき層6は、その厚みを0.0
3μm以上としておくことが好ましい。
【0028】また更に、前記銅−リンめっき層6の表面
には該銅−リンめっき層6と後述するパラジウム、白
金、ロジウム、ルテニウムの少なくとも1種とリンとの
合金層8のいずれに対しても密着性が優れた銅めっき層
7が被着形成されている。
【0029】前記銅めっき層7は、配線層2にパラジウ
ム、白金、ロジウム、ルテニウムの少なくとも1種とリ
ンとの合金層8を強固に被着させ、かつ配線層2に対し
半田等の低融点ロウ材を強固に被着させるとともに配線
層2の電気抵抗を下げる作用をなす。
【0030】前記銅めっき層7は、例えば、銅−リンめ
っき層6を被着させた配線層2を、ホルマリンを還元剤
として用いた無電解銅めっき液中に所定時間浸漬するこ
とによって銅−リンめっき層6の表面に所定厚みに被着
形成される。この場合、ホルマリンを還元剤として用い
た無電解銅めっき液を用いると、このめっき液が自己触
媒作用を有するため銅−リンめっき層6の表面に活性処
理を施すことなく、銅めっき層7を所定厚みに、かつ銅
−リンめっき層6に対し接合強度を大として被着させる
ことが可能となる。
【0031】なお、前記銅めっき層7は、共析成分を含
有しないホルマリン等を用いて形成され高純度であるこ
とから配線層2の半田等の低融点ロウ材に対する接合性
が大きく改善されるとともに電気抵抗が極めて小さい値
となり、配線層2を伝搬する電気信号等に減衰が発生す
るのを有効に防止することが可能となる。
【0032】また、前記銅めっき層7はその表面に、該
銅めっき層7と、後述する金めっき層9のいずれに対し
ても密着性が優れた、パラジウム、白金、ロジウム、ル
テニウムの少なくとも1種とリンとの合金層8が被着形
成されている。
【0033】前記パラジウム、白金、ロジウム、ルテニ
ウムの少なくとも1種とリンとの合金層8は、錫−鉛半
田等の低融点ロウ材を介して半導体素子3の電極を配線
層2に接続する際に作用する熱により銅めっき層7の銅
が後述する金めっき層9の表面に移動拡散することを阻
止する作用をなす。
【0034】前記パラジウム、白金、ロジウム、ルテニ
ウムの少なくとも1種とリンとの合金層8は、めっき法
や蒸着法、イオンプレーティング法、スパッタリング法
等の薄膜形成技術により形成することができ、例えばパ
ラジウム−リンから成る場合であれば、塩化パラジウム
等のパラジウム化合物と、次亜リン酸ナトリウム、亜リ
ン酸ナトリウム等のリン系還元剤を主成分とする無電解
パラジウム−リンめっき液中に配線層2の露出表面(銅
めっき層7が被着)を所定時間浸漬することにより、所
定厚みに被着形成することができる。
【0035】なお、前記銅めっき層7上にパラジウム−
リン合金層8を被着形成した場合、含有するリン成分の
作用により銅の移動拡散を極めて効果的に阻止すること
ができ、例えば、後述する金めっき層9の厚みを0.0
5μm未満と極めて薄いものとした場合や、錫−銀系半
田等のいわゆる鉛フリー半田を用いて比較的高温でろう
付した場合でも、銅めっき層7の銅が金めっき層9の表
面に移動して酸化物層を作ることはなく、配線層2に対
する低融点ロウ材の接合性や接触抵抗を良好に維持する
ことができる。
【0036】また、前記パラジウム、白金、ロジウム、
ルテニウムの少なくとも1種とリンとの合金層8のリン
含有量が0.2重量%未満となると、錫−銀系半田等の
比較的高温でロウ付けする低融点ロウ材を使用する場
合、銅めっき層7の銅が金めっき層9に移動拡散するの
を有効に阻止することが困難となる傾向にあり、また2
重量%を超えると触媒不活性なリン成分が増大してめっ
き法による形成速度が遅くなり、量産性が低いものとな
って実用性が損なわれてしまったり、内部応力が増大し
てクラック等を生じ易くなったりする傾向がある。従っ
て、前記パラジウム、白金、ロジウム、ルテニウムの少
なくとも1種とリンとの合金層8は、リンの含有量を
0.2重量%〜2重量%の範囲としておくことが好まし
い。
【0037】更に、前記パラジウム、白金、ロジウム、
ルテニウムの少なくとも1種とリンとの合金層8は、そ
の厚みが0.05μm未満となると銅めき層7の銅が金
メッキ層9の表面に移動拡散するのを阻止することが困
難となり、3μmを超えると形成時に発生して残留する
内部応力が大きくなって銅めっき層7に対して強固に被
着することが困難となるおそれがある。従って、前記パ
ラジウム、白金、ロジウム、ルテニウムの少なくとも1
種とリンとの合金層8は、その厚みを0.05μm〜3
μmの範囲とすることが好ましく、また後述する金めっ
き層9の厚みを0.05μm未満と非常に薄いものとす
る場合には、銅めっき層7の酸化腐食を防ぐために0.
3μm以上の厚みとすることが好ましい。
【0038】また更に、前記パラジウム、白金、ロジウ
ム、ルテニウムの少なくとも1種とリンとの合金層8の
表面には金めっき層9が被着形成されている。
【0039】前記金めっき層9は、配線層2、銅−リン
めっき層6および銅めっき層7の酸化腐食を防止すると
ともに、配線層2に対する低融点ロウ材の接合性を良好
なものとする作用をなす。
【0040】前記金めっき層9は、例えば、金化合物で
あるシアン化金カリウムおよび錯化剤であるエチレンジ
アミン四酢酸を主成分とする無電解金めっき液中に、前
記パラジウム、白金、ロジウム、ルテニウムの少なくと
も1種とリンとの合金層8が被着されている配線層2を
所定時間浸漬させることによって前記金属層8の表面に
所定厚みに被着される。
【0041】更に前記金めっき層9は、その厚みが0.
8μmを超えて厚くすると、半導体素子3の電極を配線
層2に半田等の低融点ロウ材からなる接続部材5を介し
て接続したとき、低融点ロウ材5の錫と金との間で脆い
金属間化合物が生成され、半導体素子3の配線層2に対
する接続の信頼性が大きく低下してしまう危険性があ
る。従って、前記金めっき層8は、その厚さを0.8μ
m以下としておくことが好ましい。
【0042】また一方、前記半導体素子3が搭載された
絶縁基体1は、その上面に蓋体10が樹脂、ガラス、ロ
ウ材等からなる封止材を介して接合され、この蓋体10
と絶縁基体1とによって半導体素子3を内部に気密に封
止するようになっている。
【0043】前記蓋体10は酸化アルミニウム質焼結体
やムライト質焼結体、窒化アルミニウム質焼結体等のセ
ラミックス材料、あるいは鉄−ニッケル−コバルト合金
や鉄−ニッケル合金等の金属材料から成り、例えば、酸
化アルミニウム質焼結体から成る場合には、酸化アルミ
ニウム、酸化珪素、酸化マグネシウム、酸化カルシウム
等の原料粉末を従来周知のプレス成形法を採用すること
によって椀状に成形するとともにこれを約1500℃の
温度で焼成することによって形成される。
【0044】かくして上述の本発明の配線基板を適用し
た半導体素子収納用パッケージによれば、絶縁基体1上
面の搭載部表面に露出した配線層2に半導体素子3の電
極を半田等の低融点ロウ材から成る接続部材5を介して
電気的、機械的に接続し、しかる後、絶縁基体1の上面
に蓋体10を樹脂やガラス、ロウ材等から成る封止材を
介して接合させ、絶縁基体1と蓋体10とから成る容器
内部に半導体素子3を気密に収容することによって最終
製品としての半導体装置が完成する。
【0045】なお、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能であり、例えば、本発明の配線基板
を、半導体素子、容量素子、抵抗器等の電子部品を搭載
する混成集積回路用の配線基板に適用してもよい。
【0046】
【発明の効果】本発明の配線基板によれば、少なくとも
電子部品の電極が低融点ロウ材を介して接続される配線
層の表面に、リンの含有量が0.8重量%以上で銅−リ
ンの結晶粒径が0.3μm以下と小さい銅−リンめっき
層を被着させたことから配線層の表面に多数の凹凸があ
ったとしても、この凹部内に銅−リンの結晶が良好に入
り込んで配線層と銅−リンめっき層とが間に空隙部を形
成することなく強固に被着し、また銅−リンめっき層上
に、各々の密着性が良好な銅めっき層と、パラジウム、
白金、ロジウム、ルテニウムの少なくとも1種とリンと
の合金層と、金めっき層とを順次被着させたことから配
線層に銅めっき層および金めっき層を強固に被着させる
ことができるとともに前記銅めっき層によって配線層の
電気抵抗を小さなものとなすことができ、更に金めっき
層によって配線層の酸化腐蝕を有効に防止しつつ配線層
に電子部品の電極を低融点ロウ材を介して確実、強固に
電気的接続することが可能となる。
【0047】また同時に、前記銅めっき層と金めっき層
との間に形成したパラジウム、白金、ロジウム、ルテニ
ウムの少なくとも1種とリンとの合金層、特にリン成分
の作用により銅めっき層の銅の金めっき層表面への拡散
が効果的に防止され、配線層に電子部品の電極を低融点
ロウ材を介して接合する際の熱等が作用したとしても金
めっき層の表面に銅の酸化物層が形成されることはほと
んどなく、配線層に対する低融点ロウ材の接合性を良好
に維持することができる。
【図面の簡単な説明】
【図1】本発明の配線基板を半導体素子収納用パッケー
ジに適用した場合の一実施例を示す断面図である。
【図2】図1に示す配線基板の要部拡大図である。
【符号の説明】
1・・・・絶縁基体 2・・・・配線層 3.・・・半導体素子 4・・・・配線基板 5・・・・接続部材 6・・・・銅−リンめっき層 7・・・・銅めっき層 8・・・・パラジウム、白金、ロジウム、ルテニウムの
少なくとも1種とリンとの合金層 9・・・・金めっき層 10・・・蓋体

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】絶縁基体に電子部品の電極が低融点ロウ材
    を介して接続される配線層を被着形成して成る配線基板
    であって、前記配線層のうち少なくとも電子部品の電極
    が低融点ロウ材を介して接合される領域の表面に、リン
    の含有量が0.8重量%以上の銅−リンめっき層と、銅
    めっき層と、パラジウム、白金、ロジウム、ルテニウム
    の少なくとも1種とリンとの合金層と、金めっき層とを
    順次被着させたことを特徴とする配線基板。
  2. 【請求項2】前記銅−リンめっき層の厚みが0.03μ
    m以上であることを特徴とする請求項1に記載の配線基
    板。
  3. 【請求項3】前記銅−リンめっき層を形成する銅の結晶
    粒の平均粒径が0.02μm以下であることを特徴とす
    る請求項1に記載の配線基板。
  4. 【請求項4】前記パラジウム、白金、ロジウム、ルテニ
    ウムの少なくとも1種とリンとの合金層のリン含有量が
    0.2重量%〜2重量%の範囲であることを特徴とする
    請求項1に記載の配線基板。
JP2000158834A 2000-05-29 2000-05-29 配線基板 Pending JP2001339141A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000158834A JP2001339141A (ja) 2000-05-29 2000-05-29 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000158834A JP2001339141A (ja) 2000-05-29 2000-05-29 配線基板

Publications (1)

Publication Number Publication Date
JP2001339141A true JP2001339141A (ja) 2001-12-07

Family

ID=18663247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000158834A Pending JP2001339141A (ja) 2000-05-29 2000-05-29 配線基板

Country Status (1)

Country Link
JP (1) JP2001339141A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2100328A1 (en) * 2006-12-11 2009-09-16 FlipChip International L.L.C. Solder bump/under bump metallurgy structure for high temperature applications

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2100328A1 (en) * 2006-12-11 2009-09-16 FlipChip International L.L.C. Solder bump/under bump metallurgy structure for high temperature applications
EP2100328A4 (en) * 2006-12-11 2011-12-07 Flipchip Internat L L C LÖTHÖCKER - / - UNDERHELLING METALURGY STRUCTURE FOR HIGH-TEMPERATURE APPLICATIONS

Similar Documents

Publication Publication Date Title
JP2002111188A (ja) 配線基板
JP2002057444A (ja) 配線基板
JP3898482B2 (ja) 配線基板
JP4683768B2 (ja) 配線基板
JP3740407B2 (ja) 配線基板
JP2001339141A (ja) 配線基板
JP2003100952A (ja) 配線基板
JP2627509B2 (ja) 導電層を有する電子部品
JP3231984B2 (ja) 半導体素子収納用パッケージ及びその製造方法
JP3420469B2 (ja) 配線基板
JP2001339014A (ja) 配線基板
JP2001148561A (ja) 配線基板の製造方法
JP2001339015A (ja) 配線基板
JP2001102733A (ja) 電子部品の実装方法
JP2003069201A (ja) 配線基板
JP3771854B2 (ja) 配線基板
JPH07202356A (ja) 回路基板
JP2001085807A (ja) 配線基板
JP3464137B2 (ja) 電子部品収納用パッケージ
JP3512554B2 (ja) 配線基板
JP3854177B2 (ja) 半導体素子搭載用配線基板およびその製造方法
JP2001127390A (ja) 配線基板
JP2000244087A (ja) 配線基板
JPH05267496A (ja) セラミックス配線基板の製造方法
JP2003008190A (ja) 配線基板