JP2003037355A - 配線基板 - Google Patents

配線基板

Info

Publication number
JP2003037355A
JP2003037355A JP2001224102A JP2001224102A JP2003037355A JP 2003037355 A JP2003037355 A JP 2003037355A JP 2001224102 A JP2001224102 A JP 2001224102A JP 2001224102 A JP2001224102 A JP 2001224102A JP 2003037355 A JP2003037355 A JP 2003037355A
Authority
JP
Japan
Prior art keywords
plating layer
nickel
layer
wiring
phosphorus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001224102A
Other languages
English (en)
Inventor
Hiroshi Tsukamoto
弘志 塚本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001224102A priority Critical patent/JP2003037355A/ja
Publication of JP2003037355A publication Critical patent/JP2003037355A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】下地のニッケルめっき層に形成されているピン
ホールやボイド内にめっき液が残留し、これが金めっき
層表面にしみ出して斑点状のしみを形成する。 【解決手段】電子部品3の電極が半田5を介して接続さ
れる配線層2を有する配線基板4であって、前記配線層
2のうち少なくとも電子部品3の電極が半田5を介して
接続される領域の表面に、ニッケルの含有率が99.9
重量%以上の高純度ニッケルめっき層6、ニッケル−リ
ンめっき層7、金めっき層8を順次被着させた。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子や容量
素子、抵抗器等の電子部品が搭載される配線基板に関す
るものである。
【0002】
【従来の技術】従来、半導体素子や容量素子、抵抗器等
の電子部品が搭載される配線基板は、一般に、酸化アル
ミニウム質焼結体から成る絶縁基体と、該絶縁基体の上
面から下面にかけて形成されたタングステン、モリブデ
ン等の高融点金属材料から成る複数個の配線層とから構
成されており、絶縁基体の上面に半導体素子や容量素
子、抵抗器等の電子部品を搭載するとともに該電子部品
の各電極を配線層に半田を介して電気的に接続するよう
になっている。
【0003】かかる配線基板は、配線層の絶縁基体下面
に導出されている部位を外部電気回路基板の配線導体に
半田等を介し接続することによって外部電気回路基板上
に実装され、同時に配線基板に搭載されている電子部品
の各電極が所定の外部電気回路に電気的に接続されるこ
ととなる。
【0004】なお、上述の配線基板は配線層の少なくと
も電子部品が半田を介して接続される領域にニッケルめ
っき層と金めっき層が順次被着されており、該ニッケル
めっき層によってタングステン等の高融点金属材料から
成る配線層に対する半田の接合を良好とし、金めっき層
によってニッケルめっき層表面にニッケルの酸化物が形
成されて半田接合性等が劣化するのを防止している。
【0005】また前記ニッケルめっき層及び金めっき層
を被着させる方法としては、配線基板の小型化に伴う配
線層の高密度化によってめっき電力供給用の引き出し線
の形成が困難なことから、無電解法が多用されつつあ
る。
【0006】さらに前記無電解法によりニッケルめっき
層を被着させる場合、無電解ニッケルめっき液として一
般に、硫酸ニッケル等のニッケル化合物と、ジメチルア
ミンボラン等のホウ素系還元剤、または次亜リン酸ナト
リウム等のリン系還元剤とを主成分とする水溶液に錯化
剤、pH緩衝剤、安定剤等を添加して成る無電解ニッケ
ルめっき液が用いられ、被着形成されたニッケルめっき
層は、還元剤の分解生成物であるホウ素またはリンを数
重量%含有する、ニッケル−ホウ素合金またはニッケル
−リン合金となっている。
【0007】
【発明が解決しようとする課題】しかしながら、この従
来の配線基板においては、配線層上の電子部品が半田を
介して接続される領域にニッケル−リン合金からなるニ
ッケルめっき層を被着させた場合、該ニッケル−リン合
金のリン成分は不活性であること、及びタングステンや
モリブデン等の高融点金属材料から成る配線層の表面が
粗面であること等から配線層の表面全面にニッケル−リ
ン合金から成るニッケルめっき層を均一に被着させるこ
とができず、多数のピンホール(小穴)やボイド(小空
隙)を有したものとなっており、その結果、ピンホール
やボイド内にめっき液が残留し易く、ピンホールやボイ
ド内にめっき液が残留しているとこれが電子部品を配線
層に半田を介して接続させる際の熱によって金めっき層
上にしみ出し、斑点状のしみを形成して外観不良を生じ
るという重大な欠点を有する。
【0008】また配線層上にニッケル−ホウ素合金から
成るニッケルめっき層を被着させた場合、ニッケル−ホ
ウ素合金から成るニッケルめっき層は無電解金めっき液
中に溶出し易く、ニッケルめっき層と金めっき層との間
にボイドが残留し易いこと及びニッケル−ホウ素合金の
熱膨張係数が金の熱膨張係数に対し大きく相違すること
等からニッケル−ホウ素合金から成るニッケルめっき層
と金めっき層の両方に電子部品を配線層に半田を介して
接続させる際等の熱が作用するとニッケル−ホウ素合金
から成るニッケルめっき層と金めっき層との間に両者の
熱膨張係数の相異に起因して発生する応力によって剥離
やフクレが生じ、これによって配線層上に電子部品を半
田を介して強固に取着することができないという欠点を
有していた。
【0009】本発明は上記欠点に鑑み案出されたもので
その目的は、斑点状のしみの発生による外観不良や金め
っき層とニッケルめっき層との間に剥離やフクレが発生
するのを有効に防止し、配線層に電子部品を半田を介し
て強固に取着することができる配線基板を提供すること
にある。
【0010】
【課題を解決するための手段】本発明の配線基板は、電
子部品の電極が半田を介して接続される配線層を有する
配線基板であって、前記配線層のうち少なくとも電子部
品の電極が半田を介して接続される領域の表面に、ニッ
ケルの含有率が99.9重量%以上の高純度ニッケルめ
っき層、ニッケル−リンめっき層、金めっき層を順次被
着させたことを特徴とするものである。
【0011】また本発明の配線基板は、前記高純度ニッ
ケルめっき層の厚みが1μm〜5μmであることを特徴
とするものである。
【0012】本発明の配線基板によれば、配線層のうち
少なくとも電子部品の電極が半田を介して接続される領
域の表面に、ニッケルの含有率が99.9重量%以上の
高純度ニッケルめっき層、ニッケル−リンめっき層、金
めっき層を順次被着させ、配線層の表面に、不活性なリ
ン成分を含有しない高純度ニッケルめっき層を被着させ
たことから、配線層に高純度ニッケルめっき層をピンホ
ールやボイド等を生じることなく表面を平滑として均一
厚みに、かつ強固に被着させることができ、また高純度
ニッケルめっき層上に、該高純度ニッケルめっき層との
密着性が良好で、かつ無電解金めっき浴に溶解し難く金
めっき層との界面にボイドを生じ難く、さらに熱膨張係
数が金めっき層に近似するニッケル−リンめっき層を被
着させたことから、高純度ニッケルめっき層、ニッケル
−リンめっき層、金めっき層をそれぞれ強固に被着させ
ることができ、さらに金めっき層が耐食性、および半田
との濡れ性に優れることから高純度ニッケルめっき層及
びニッケル−リンめっき層が酸化腐食するのを有効に防
止することができるとともに半田を強固に接合させるこ
とができ、これによって配線基板の配線層に斑点状のし
みやフクレが発生するのを有効に防止することができる
とともに配線層に電子部品の電極を半田を介して極めて
強固に接続することが可能となる。
【0013】 [発明の詳細な説明]次に、本発明を添付図面に基づき
詳細に説明する。図1は、本発明の配線基板を半導体素
子を収容する半導体素子収納用パッケージに適用した場
合の一実施例を示し、1は絶縁基体、2は配線層であ
る。この絶縁基体1と配線層2とで半導体素子3を搭載
するための配線基板4が形成される。
【0014】前記絶縁基体1は、酸化アルミニウム質焼
結体、窒化アルミニウム質焼結体、ムライト質焼結体、
炭化珪素質焼結体、ガラスセラミック焼結体等の電気絶
縁材料から成り、その上面に半導体素子3を搭載する搭
載部を有し、該搭載部表面に露出した配線層2に半導体
素子3の電極が錫・鉛半田等の半田ボール5を介して接
続される。
【0015】前記絶縁基体1は、例えば、酸化アルミニ
ウム質焼結体から成る場合には、酸化アルミニウム、酸
化珪素、酸化カルシウム、酸化マグネシウム等の原料粉
末に適当な有機バインダー、溶剤を添加混合して泥漿状
のセラミックスラリーとなすとともに該セラミックスラ
リーを従来周知のドクターブレード法やカレンダーロー
ル法等のシート成形技術を採用しシート状となすことに
よってセラミックグリーンシート(セラミック生シー
ト)を得、しかる後、前記セラミックグリーンシートを
切断加工や打ち抜き加工により適当な形状とするととも
にこれを複数枚積層し、最後に前記積層されたセラミッ
クグリーンシートを還元雰囲気中、約1600℃の温度
で焼成することによって製作される。
【0016】また前記絶縁基体1は、その上面の半導体
素子3が搭載される搭載部から下面にかけて多数の配線
層2が被着形成されており、該配線層2の搭載部に露出
した部位には半導体素子3の各電極が半田ボール5を介
して電気的に接続され、また絶縁基体1の下面に導出さ
れた部位には外部電気回路基板の配線導体が半田等を介
して電気的に接続される。
【0017】前記配線層2は、搭載される半導体素子3
の各電極を外部電気回路に接続する作用をなし、例え
ば、タングステン、モリブデン、マンガン等の高融点金
属粉末から成り、タングステン等の高融点金属粉末に適
当な有機バインダーや溶剤を添加混合して得た金属ペー
ストを絶縁基体1となるセラミックグリーンシートに予
め従来周知のスクリーン印刷法により所定パターンに印
刷塗布しておくことによって絶縁基体1の半導体素子3
が搭載される搭載部から下面にかけて被着される。
【0018】前記配線層2は図2に示すように、少なく
とも半導体素子3の電極が半田ボールを介して接続され
る領域に、ニッケルの含有率が99.9重量%以上の高
純度ニッケルめっき層6、ニッケル−リンめっき層7及
び金めっき層8が順次被着されている。
【0019】前記高純度ニッケルめっき層6は、配線層
2にニッケル−リンめっき層7および金めっき層8を密
着性良く被着させる下地金属層として作用する。
【0020】前記高純度ニッケルめっき層6は、例え
ば、酢酸ニッケル、塩化ニッケル等のニッケル化合物
と、ヒドラジン、ホルマリン等の、ニッケルめっき層中
に共析する成分を含有しない特殊な還元剤とを主成分と
し、クエン酸、エチレンジアミン四酢酸(EDTA)ま
たはこれらのナトリウム、カリウム塩等の錯化剤、ホウ
酸等のpH緩衝剤、サッカリン等の安定剤を添加して成
る無電解高純度ニッケルめっき浴を用いた無電解めっき
法により配線層2の表面に所定厚みに被着される。この
場合、前記高純度ニッケルめっき層6はその内部に不活
性なリン成分を含有しないことから配線層2の表面が粗
面であるとしても高純度ニッケルめっき層6にピンホー
ルやボイド等が形成されることはほとんどなく、配線層
2を均一かつ表面を平滑として被覆することができる。
【0021】なお、前記高純度ニッケルめっき層6は、
ニッケルの含有率が99.9重量%未満となると不純物
の作用によりピンホールやボイド等を生じ易くなり、配
線層2の表面に強固に密着するとともに良好に被覆する
ということができなくなり、配線層2の表面にニッケル
−リンめっき層7および金めっき層8を強固に被着させ
ることができなくなって配線基板としての信頼性を低く
してしまう。従って、前記高純度ニッケルめっき層6
は、ニッケルの含有率が99.9重量%以上に特定され
る。
【0022】また前記高純度ニッケルめっき層6は、そ
の厚さが1μm未満の薄いものになると高純度ニッケル
めっき層6を粗面な配線層2に表面を平滑として均一厚
みに被着させるのが困難となってしまう傾向にあり、ま
た8μmを超えると内部応力が大きくなって配線層2に
高純度ニッケルめっき層6を強固に被着させることが困
難となってしまう。従って、前記高純度ニッケルめっき
層6は、その厚さを1μm〜8μmの範囲としておくこ
とが好ましい。
【0023】さらに前記高純度ニッケルめっき層6上に
は、ニッケルーリンめっき層7が所定厚みに被着されて
おり、該ニッケル−リンめっき層7は高純度ニッケルめ
っき層6に金めっき層8を強固に被着接合させる作用を
なす。
【0024】前記ニッケル−リンめっき層7は、硫酸ニ
ッケル等のニッケル化合物と次亜リン酸ナトリウム等の
リン系還元剤とを含む無電解ニッケルめっき浴を用いた
無電解めっき法により配線層2の表面に所定厚みに被着
される。この場合、配線層2の表面が高純度ニッケルめ
っき層6により均質かつ表面を平滑として被覆されてい
ること、ニッケル−リンめっき層7は高純度ニッケルめ
っき層6に対し密着性が良いことからニッケル−リンめ
っき層7を高純度ニッケルめっき層6表面にピンホール
やボイド等を形成することなく均一厚みに、かつ強固に
被着させることができる。
【0025】また前記ニッケル−リンめっき層7は熱膨
張係数が金めっき層の熱膨張係数に近似することから、
電子部品を配線層2に半田ボール5を介して接続させる
際等に熱が作用したとしてもニッケル−リンめっき層7
と金めっき層8との間には大きな熱応力が生じることは
なく、その結果、金めっき層8に剥離やフクレが生じる
ことを有効に防止することができるとともに配線層2上
に電子部品を半田ボール5を介して強固に取着すること
ができる。
【0026】なお、前記ニッケル−リンめっき層7は、
リンの含有量が10重量%を超えるようになると配線層
2に電子部品の電極を半田ボール5を介して接続したと
き、リン成分が半田と反応しないためリンが濃縮してリ
ンの脆化層を形成し半田ボールを介しての接続信頼性が
低下するおそれがあり、また3重量%未満となると、こ
のニッケル−リンめっき層に後述する金めっき層8を被
着させるときの反応でニッケルが金めっき液中に溶け出
して金めっき層8の被着強度が低下するおそれがある。
従って、前記ニッケル−リンめっき層7は、そのリンの
含有量を3〜10重量%の範囲としておくことが好まし
い。
【0027】また、前記ニッケル−リンめっき層7は、
その厚みが5μmを超えると内部応力が大きくなって高
純度ニッケルめっき層6への被着強度が低いものとなっ
てしまう傾向がある。従って、前記ニッケル−リンめっ
き層7は、その厚さを5μm以下としておくことが好ま
しく、高純度ニッケルめっき層6を確実に被覆して金め
っき層8の被着強度をより一層高くするためには、5μ
m以下かつ0.5μm以上としておくことが好ましい。
【0028】更に、前記高純度ニッケルめっき層6およ
びニッケル−リンめっき層7は、その合計の厚みが10
μmを超えると、その内部応力の合力により高純度ニッ
ケルめっき層6と配線層2との間の密着強度や、配線層
2と絶縁基体1との間の密着強度が低下し、各ニッケル
めっき層や配線層2のハガレ、フクレ等の不具合を生じ
易くなる傾向がある。従って、前記高純度ニッケルめっ
き層6およびニッケル−リンめっき層7は、その合計の
厚みを10μm以下としておくことが好ましい。
【0029】前記高純度ニッケルめっき層7はまたその
表面に金めっき層8が所定厚みに被着されており、該金
めっき層8は高純度ニッケルめっき層6及びニッケル−
リンめっき層7が酸化腐食するのを有効に防止すること
ができるとともに半田を配線層2に強固に接合させる作
用をなす。
【0030】前記金めっき層8は、例えば、従来周知の
シアン化金カリウム等の金化合物とエチレンジアミン四
酢酸(ナトリウム塩)等の錯化剤とを含有する置換型の
無電解金めっき液を用いる無電解めっき法によりニッケ
ル−リンめっき層7表面に形成される。
【0031】前記金めっき層8は、その厚みが0.05
μm未満の薄いものとなると、高純度ニッケルめっき層
6やニッケル−リンめっき層7の酸化を防ぐことが困難
となり、また0.8μmを超えて厚くすると、半導体素
子3の電極を配線層2に接続する半田ボール5との間で
金−錫等の脆い金属間化合物が形成され、接続部の長期
信頼性を低いものとしてしまうおそれがある。従って、
前記金めっき層8は、その厚さを0.05μm乃至0.
8μmの範囲としておくことが好ましい。
【0032】前記高純度ニッケルめっき層6、ニッケル
−リンめっき層7、金めっき層8は、そのいずれもを無
電解法で形成するとめっき用電力を供給するための導通
線を配線基板4内に設ける必要がなく、配線層2を高密
度で形成することが可能で、配線基板4の小型化を容易
とすることができる。
【0033】また一方、前記半導体素子3が搭載された
絶縁基体1は、その上面に蓋体9が樹脂、ガラス、ロウ
材等から成る封止材を介して接合され、この蓋体9と絶
縁基体1とによって半導体素子3を気密に封止するよう
になっている。
【0034】前記蓋体9は酸化アルミニウム質焼結体や
ムライト質焼結体、窒化アルミニウム質焼結体等のセラ
ミックス材料、あるいは鉄−ニッケル−コバルト合金や
鉄−ニッケル合金等の金属材料から成り、例えば、酸化
アルミニウム質焼結体から成る場合には、酸化アルミニ
ウム、酸化珪素、酸化マグネシウム、酸化カルシウム等
の原料粉末を従来周知のプレス成形法を採用することに
よって椀状に成形するとともにこれを約1500℃の温
度で焼成することによって形成される。
【0035】かくして本発明の配線基板4によれば、絶
縁基体1上面の搭載部表面に露出した配線層2に半導体
素子3の電極を半田ボール5を介して電気的、機械的に
接続し、しかる後、絶縁基体1の上面に金属やセラミッ
クスから成る蓋体9をガラスや樹脂、ロウ材等の封止材
を介して接合させ、絶縁基体1と蓋体9とから成る容器
内部に半導体素子3を気密に収容することによって製品
としての半導体装置が完成する。
【0036】なお、本発明の配線基板は上述の実施例に
限定されるものではなく、本発明の要旨を逸脱しない範
囲であれば種々の変更は可能であり、例えば、上述の実
施例では本発明の配線基板を半導体素子を収容する半導
体素子収納用パッケージに適用したが、混成集積回路基
板等の他の用途に適用しても良い。
【0037】
【発明の効果】本発明の配線基板によれば、配線層のう
ち少なくとも電子部品の電極が半田を介して接続される
領域の表面に、ニッケルの含有率が99.9重量%以上
の高純度ニッケルめっき層、ニッケル−リンめっき層、
金めっき層を順次被着させ、配線層の表面に、不活性な
リン成分を含有しない高純度ニッケルめっき層を被着さ
せたことから、配線層に高純度ニッケルめっき層をピン
ホールやボイド等を生じることなく表面を平滑として均
一厚みに、かつ強固に被着させることができ、また高純
度ニッケルめっき層上に、該高純度ニッケルめっき層と
の密着性が良好で、かつ無電解金めっき浴に溶解し難く
金めっき層との界面にボイドを生じ難く、さらに熱膨張
係数が金めっき層に近似するニッケル−リンめっき層を
被着させたことから、高純度ニッケルめっき層、ニッケ
ル−リンめっき層、金めっき層をそれぞれ強固に被着さ
せることができ、さらに金めっき層が耐食性、および半
田との濡れ性に優れることから高純度ニッケルめっき層
及びニッケル−リンめっき層が酸化腐食するのを有効に
防止することができるとともに半田を強固に接合させる
ことができ、これによって配線基板の配線層に斑点状の
しみやフクレが発生するのを有効に防止することができ
るとともに配線層に電子部品の電極を半田を介して極め
て強固に接続することが可能となる。
【図面の簡単な説明】
【図1】本発明の配線基板を半導体素子を収容する半導
体素子収納用パッケージに適用した場合の一実施例を示
す断面図である。
【図2】図1に示す配線基板の要部拡大図である。
【符号の説明】
1・・・・・絶縁基体 2・・・・・配線層 3・・・・・半導体素子 4・・・・・配線基板 5・・・・・半田ボール 6・・・・・高純度ニッケルめっき層 7・・・・・ニッケル−リンめっき層 8・・・・・金めっき層 9・・・・・蓋体

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】電子部品の電極が半田を介して接続される
    配線層を有する配線基板であって、前記配線層のうち少
    なくとも電子部品の電極が半田を介して接続される領域
    の表面に、ニッケルの含有率が99.9重量%以上の高
    純度ニッケルめっき層、ニッケル−リンめっき層、金め
    っき層を順次被着させたことを特徴とする配線基板。
  2. 【請求項2】前記高純度ニッケルめっき層の厚みが1μ
    m〜5μmであることを特徴とする請求項1に記載の配
    線基板。
JP2001224102A 2001-07-25 2001-07-25 配線基板 Pending JP2003037355A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001224102A JP2003037355A (ja) 2001-07-25 2001-07-25 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001224102A JP2003037355A (ja) 2001-07-25 2001-07-25 配線基板

Publications (1)

Publication Number Publication Date
JP2003037355A true JP2003037355A (ja) 2003-02-07

Family

ID=19057325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001224102A Pending JP2003037355A (ja) 2001-07-25 2001-07-25 配線基板

Country Status (1)

Country Link
JP (1) JP2003037355A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7238432B2 (en) * 2003-08-25 2007-07-03 Dowa Mining Co., Ltd. Metal member coated with metal layers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7238432B2 (en) * 2003-08-25 2007-07-03 Dowa Mining Co., Ltd. Metal member coated with metal layers

Similar Documents

Publication Publication Date Title
JP2002111188A (ja) 配線基板
JP2002057444A (ja) 配線基板
JP2002076189A (ja) 配線基板
JP2009224651A (ja) 配線基板およびその製造方法
JP2004059375A (ja) セラミックス−金属部材接合体
JP2003037355A (ja) 配線基板
JP3898482B2 (ja) 配線基板
JP4683768B2 (ja) 配線基板
JP3740407B2 (ja) 配線基板
JP3420469B2 (ja) 配線基板
JP2001308498A (ja) 配線基板
JP3771854B2 (ja) 配線基板
JP2003008190A (ja) 配線基板
JP4364033B2 (ja) リードピン付き配線基板
JP2003008189A (ja) 配線基板
JP3854177B2 (ja) 半導体素子搭載用配線基板およびその製造方法
JP2003100952A (ja) 配線基板
JP3623686B2 (ja) 配線基板の製造方法
JP2002076595A (ja) 配線基板
JP2002110838A (ja) 配線基板
JP2001085807A (ja) 配線基板
JP2003008188A (ja) 配線基板
JP4109391B2 (ja) 配線基板
JP2003155593A (ja) 配線基板
JP3464143B2 (ja) 電子部品収納用パッケージ