WO2010079542A1 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
WO2010079542A1
WO2010079542A1 PCT/JP2009/005495 JP2009005495W WO2010079542A1 WO 2010079542 A1 WO2010079542 A1 WO 2010079542A1 JP 2009005495 W JP2009005495 W JP 2009005495W WO 2010079542 A1 WO2010079542 A1 WO 2010079542A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chip
connection
pads
semiconductor device
layer
Prior art date
Application number
PCT/JP2009/005495
Other languages
English (en)
French (fr)
Inventor
萩原清己
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2010079542A1 publication Critical patent/WO2010079542A1/ja
Priority to US13/038,950 priority Critical patent/US8513818B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Definitions

  • the present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device formed by flip chip mounting using solder bumps and a manufacturing method thereof.
  • flip-chip mounting technology is a semiconductor used in computer equipment or high-performance mobile devices as a technology that enables the highest density mounting of semiconductor devices while suppressing the size of the semiconductor device. Many are used in equipment.
  • a general method is to form an under bump metal (UBM) layer as a barrier layer between an electrode pad of a semiconductor chip and a solder bump.
  • UBM under bump metal
  • connection pads provided on a wiring board on which a semiconductor chip is mounted nickel (Ni) or titanium (Ti) is used in order to suppress formation of an alloy layer of tin constituting solder and copper constituting connection pads.
  • Ni nickel
  • Ti titanium
  • a method of forming a barrier metal layer made of such a metal or an alloy containing these metals and improving the reliability of connection is employed.
  • an electroless nickel film formed by an electroless nickel plating method is mainly used for the barrier metal layer.
  • the coefficient of thermal expansion differs greatly between the semiconductor chip and the wiring board. For this reason, when the semiconductor chip and the wiring board are subjected to a large temperature change in a flip chip mounting process or the like, stress concentrates on the connection portion by the solder bump that bears the connection between the semiconductor chip and the wiring substrate, and the connection portion or the vicinity thereof There is a risk that a crack will occur and a connection failure will occur.
  • an insulating resin material called underfill is filled in the gap between the semiconductor chip and the wiring board and cured, thereby soldering.
  • a technique for sealing a connection portion by a bump has also been implemented.
  • the semiconductor device is miniaturized and the number of pins is increased, the solder bump is further miniaturized, so that the stress load on the connection portion due to the solder bump becomes great. For this reason, there is a concern that the generation of cracks cannot be prevented only by the protection by sealing the connection portion with the underfill resin material.
  • Patent Document 1 a semiconductor device in which bumps forming external connection electrodes are bonded to a semiconductor substrate is accompanied by an increase in thickness.
  • Disclosed is a method of increasing the cross-sectional area of a solder bump at that position by increasing the volume of the solder bump located at the four corners of the semiconductor chip where stress is particularly concentrated among the solder bumps, while having a simple structure. Yes.
  • the volume of the solder bump formed on the semiconductor chip differs depending on the part of the semiconductor chip.
  • the paste printing method or paste dispensing method which is a method for forming solder bumps
  • voids are generated in the solder bumps, causing a rise in resistance or poor connection.
  • the method of forming solder bumps is limited, it is difficult to adopt a connection form with a narrow pitch.
  • UBM is formed by using electroless nickel plating that is selectively formed on electrode pads on a semiconductor chip.
  • solder balls are formed at the desired position by reflowing, and solder bumps are formed by printing solder paste at the desired position using a ball mounting method to form solder bumps or a mask. A solder paste printing method is being studied.
  • solder ball mounting method is desirable for forming narrow pitch solder bumps.
  • solder ball mounting method is suitable as a method of forming solder bumps on the electrode pad on which the UBM is formed by using the electroless plating method
  • the solder balls having the same dimensions are mounted in a lump.
  • the size and composition of solder bumps formed in the same plane cannot be changed. Therefore, unlike the above-mentioned Patent Document 1, it is impossible to adopt a structure in which the shape (volume) of the solder bump is changed depending on the part of the semiconductor chip to relieve the stress applied to the joint. For this reason, the solder ball mounting method has a problem that connection reliability after mounting is inferior as a result.
  • the present invention does not limit the method of forming solder bumps formed on a semiconductor chip, and the connection reliability is maintained while keeping the areas of a plurality of connection portions by the solder bumps at the same level.
  • An object of the present invention is to obtain a semiconductor device that can be mounted with high performance.
  • the semiconductor device has a configuration in which the composition on the semiconductor chip side and the composition on the wiring board side in the solder bump are substantially the same.
  • a semiconductor device includes a semiconductor chip having an element formation surface on which at least one element is formed and a plurality of electrode pads formed on the element formation surface, and an element in which the main surface is a semiconductor chip.
  • a wiring substrate having a plurality of connection pads formed at positions facing the forming surface and facing each electrode pad on the main surface, and each electrode provided between each electrode pad and each connection pad.
  • the main composition of the material is the same.
  • the plurality of solder bumps that electrically connect each electrode pad of the semiconductor chip and each connection pad of the wiring board are respectively connected to the first layer formed on the electrode pad side and the connection pad side.
  • the main composition of the material is the same as that of the second layer formed.
  • both the first layer formed on the electrode pad side of the solder bump and the second layer formed on the connection pad side may be amorphous.
  • a barrier layer made of a nickel compound formed by an electroless plating method is formed between the electrode pads and the connection pads in the solder bumps.
  • the first layer formed on the electrode pad side of the solder bump and the second layer formed on the connection pad side may both be crystalline.
  • a barrier layer made of a nickel compound formed by an electrolytic plating method is formed between the electrode pads and the connection pads in the solder bumps.
  • the barrier layer is provided between the electrode pad and the solder bump, and between the connection pad and the solder bump provided in a region excluding the corner of the semiconductor chip. It is preferable that it is formed between.
  • the plurality of solder bumps preferably have the same volume.
  • the method of manufacturing a semiconductor device includes a step (a) of selectively forming a plurality of electrode pads on an element formation surface of a semiconductor chip on which at least one element is formed, and a step after the step (a).
  • the first barrier layer mainly composed of metal is formed on at least a part of the plurality of electrode pads in the semiconductor chip by electroless plating, and electroless
  • a second main component of the metal constituting the first barrier layer is formed on at least a part of the plurality of connection pads on the wiring substrate and facing the first barrier layer by plating.
  • a barrier layer is formed.
  • a metal containing nickel as a main component can be used as a metal constituting the first barrier layer and the second barrier layer.
  • a first barrier layer mainly composed of nickel by an electroless plating method provided on a semiconductor chip and a second barrier layer mainly composed of nickel by an electroless plating method used as a barrier metal layer provided on a wiring substrate are: If both barrier layers have the same composition, there is no particular limitation on the composition and method. However, from the viewpoint of ease of plating and cost, electroless nickel-phosphorus (Ni—P) plating using sodium hypophosphite as a reducing agent, or electroless nickel-boron (Ni) using dimethylaminoborane as a reducing agent.
  • Ni—P electroless nickel-phosphorus
  • Ni electroless nickel-boron
  • Electroless nickel-phosphorus plating which is called a medium phosphorus type with good plating, and the phosphorus content in the plating film is about 5 wt% to 10 wt%, is the viewpoint of controlling the growth rate of plating and the hardness of the plating To preferred.
  • the first barrier layer is preferably formed on an electrode pad excluding a corner portion of the semiconductor chip among the plurality of electrode pads.
  • the second barrier layer is formed by removing the connection pads facing the electrode pads located at the corners of the semiconductor chip among the plurality of connection pads. It is preferable to do.
  • the solder bumps formed at the corners of the semiconductor chip where the connection stress is the largest are the barrier layers on the electrode pads or the connection pads. Are connected (joined) in a state in which no is formed. Thereby, the stress load of the tension
  • solder bumps In the method for manufacturing a semiconductor device of the present invention, it is preferable that the solder bumps have the same volume.
  • solder bumps is not limited.
  • the method for manufacturing a semiconductor device of the present invention includes a step (f) of filling the insulating resin material between the semiconductor chip and the wiring substrate and curing the filled insulating resin material after the step (e). Furthermore, it is preferable to provide.
  • the semiconductor chip can be more firmly mounted on the wiring board.
  • the semiconductor device and the manufacturing method thereof according to the present invention without limiting the method of forming the solder bumps formed on the semiconductor chip, while keeping the area of the plurality of connecting portions by the solder bumps to the same level, A semiconductor device that can be mounted with high connection reliability can be obtained.
  • FIG. 1 is a partial sectional view showing a semiconductor device according to the first embodiment of the present invention.
  • FIG. 2 is a partial sectional view showing a semiconductor device according to the second embodiment of the present invention.
  • FIG. 3 is a partial cross-sectional view showing a semiconductor device according to a first modification of the second embodiment of the present invention.
  • FIG. 4 is a sectional view showing a semiconductor chip before being mounted, which is a method for manufacturing a semiconductor device according to the second embodiment of the present invention.
  • FIG. 5 is a cross-sectional view showing the semiconductor device manufacturing method according to the second embodiment of the present invention, in a state before forming a barrier metal layer of a wiring substrate for mounting a semiconductor chip.
  • FIG. 1 is a partial sectional view showing a semiconductor device according to the first embodiment of the present invention.
  • FIG. 2 is a partial sectional view showing a semiconductor device according to the second embodiment of the present invention.
  • FIG. 3 is a partial cross-sectional view showing a semiconductor device according
  • FIG. 6 is a partial cross-sectional view showing a state after the barrier metal layer of the wiring board is selectively formed, which is a method for manufacturing a semiconductor device according to the second embodiment of the present invention.
  • FIG. 7 is a cross-sectional view of a semiconductor device manufacturing method according to the second embodiment of the present invention, in which a flux is applied to solder bumps of a semiconductor chip.
  • FIG. 8 is a partial cross-sectional view illustrating the semiconductor device manufacturing method according to the second embodiment of the present invention, showing a state immediately before the semiconductor chip is mounted on the wiring board.
  • FIG. 9 is a partial cross-sectional view showing a state immediately after the semiconductor chip is mounted on the wiring board in the method for manufacturing the semiconductor device according to the second embodiment of the present invention.
  • FIG. 10 is a partial cross-sectional view showing a semiconductor device according to a comparative example of the present invention.
  • FIG. 1 shows a cross-sectional configuration of a flip chip mounting type semiconductor device according to a first embodiment of the present invention.
  • a semiconductor chip 1 having a main surface on which a semiconductor element (not shown) is formed has a plurality of electrode pads 2 formed on the main surface.
  • a solder bump 4 is formed, with an under bump metal (UBM) layer 3 as a barrier layer interposed.
  • An insulating protective film 5 made of polyimide resin is formed on the main surface of the semiconductor chip 1 except for the electrode pads 2.
  • the electrode pad 2 is made of, for example, aluminum (Al) having a thickness of 5 ⁇ m and has a planar circular shape having a diameter of, for example, 100 ⁇ m.
  • the UBM layer 3 is made of electroless nickel-phosphorous plating containing, for example, phosphorus (P) having a concentration of 5 wt% and a thickness of 5 ⁇ m.
  • a gold plating layer (not shown) having a thickness of 0.1 ⁇ m is formed on the surface of the UBM layer 3.
  • the solder bump 4 has a diameter of 100 ⁇ m and a solder ball of 96.5 wt% tin (Sn), 3.0 wt% silver (Ag), and 0.5 wt% copper (Cu). 3 and then reflowing in a nitrogen (N 2 ) gas atmosphere.
  • Ni nickel
  • Ti titanium
  • W tungsten
  • Cr chromium
  • Ta tantalum
  • tin tin (diffusion preventing effect) with the effect of preventing the diffusion of tin in the wafer state before the semiconductor chip 1 is solidified.
  • a metal such as niobium (Nb) or an alloy thereof is formed as a seed layer on the entire surface of the wafer by sputtering or vacuum deposition.
  • a photoresist layer is formed on the formed seed layer by spin coating or the like, and a solder bump formation region in the photoresist layer is opened by exposure and development.
  • the UBM layer 3 is formed on the opened seed layer by electroless nickel plating until a desired thickness is obtained. Thereafter, the photoresist layer is removed.
  • a wiring substrate (multilayer wiring substrate) 10 on which the semiconductor chip 1 is mounted is manufactured by a method generally called a sequential build-up manufacturing method from the viewpoint of increasing the density, weight, thickness, and cost of wiring.
  • the built-up substrate is used.
  • circuit patterns 12 and insulating layers are alternately formed on a glass epoxy substrate (core substrate) 11 in which a glass cloth is impregnated with an epoxy resin, and the surface is electrically connected to a semiconductor chip.
  • a plurality of connection pads 15 for connection are formed.
  • a thermosetting insulating resin is used for the insulating layer, and the circuit pattern 12 and the connection pad 15 are mainly made of copper (Cu) by electrolytic plating from the viewpoint of electrical conductivity, workability, and manufacturing cost. Used.
  • connection pad 15 has a planar circular shape with a diameter of, for example, 100 ⁇ m.
  • a barrier metal layer 17 is formed on each connection pad 15. Similar to the UBM layer 3 of the semiconductor chip 1, the barrier metal layer 17 is made of, for example, electroless nickel-phosphorous plating with a phosphorus (P) concentration of 5 wt% and a thickness of 5 ⁇ m.
  • a gold plating layer (not shown) having a thickness of 0.1 ⁇ m is formed on the surface of the barrier metal layer 17.
  • a solder resist layer 16 is formed in a region excluding the connection pads 15 in the interlayer insulating resin layer 14.
  • an underfill resin 6 is filled between the semiconductor chip 1 and the wiring substrate 10, and the semiconductor chip 1 is fixed to the wiring substrate 10 by the filled underfill resin 6.
  • the UBM layer 3 formed on the electrode pad 2 of the semiconductor chip 1 and the barrier metal layer 17 formed on the connection pad 15 of the wiring substrate 10 are both phosphorous. It is formed by electroless nickel-phosphorus plating having a concentration of 5 wt% and a thickness of 5 ⁇ m. Further, a gold plating layer having a thickness of 0.1 ⁇ m is formed on the surfaces of the UBM layer 3 and the barrier metal layer 17.
  • the composition on the electrode pad 2 side and the composition on the connection pad 15 side in each solder bump 4 are the same. Furthermore, since the UBM layer 3 and the barrier metal layer 17 are both amorphous by the electroless plating method, the stress due to the thermal stress received from the semiconductor chip 1 and the wiring substrate 10 on the solder bumps 4 becomes uniform. Thereby, the crack which generate
  • the composition on the electrode pad 2 side and the composition on the connection pad 15 side in the solder bump 4 are the same as the composition of the solder bump 4 as well as the material composition and crystal structure. It is preferable that the thickness (ie, volume) of the members (UBM layer 3 and barrier metal layer 17) be equal.
  • pretreatment for moisture absorption storage is performed under the conditions specified by “JEDEC STANDARD TEST METHOD A113-A LEVEL3”, and then the maximum temperature is 260 ° C.
  • the solder reflow test was performed three times, and a pretreatment was performed. Thereafter, a change in connection resistance value of the wiring portion including the solder bump 4 formed between the semiconductor chip 1 and the wiring substrate 2 is measured by a temperature cycle test in a gas phase (each at ⁇ 55 ° C. and 125 ° C. for 30 minutes). The treatment to be held is defined as 1 cycle).
  • the change rate of the connection resistance value was + 10% or less with respect to the initial resistance value.
  • the change rate of the connection resistance value is + 10% or less with respect to the initial resistance value, and it has been confirmed that it has a good temperature cycle test resistance against repeated temperature changes.
  • a UBM layer 3 formed on the electrode pad 2 of the semiconductor chip 1 and a barrier metal layer 17 formed on the connection pad 15 of the wiring substrate 10 are provided. Both may be formed by electrolytic nickel-phosphorus plating with a phosphorus concentration of 5 wt% and a thickness of 5 ⁇ m. In this case, since both the UBM layer 3 and the barrier metal layer 17 are made crystalline by the electrolytic plating method, the stress due to the thermal stress received from the semiconductor chip 1 and the wiring board 10 in the solder bumps 4 becomes uniform. Therefore, cracks occurring in the solder bumps 4 can be suppressed.
  • the thickness of the electroless nickel-phosphorous plating constituting the UBM layer 3 formed on the electrode pad 2 of the semiconductor chip 1 and the barrier metal formed on the connection pad 15 of the wiring substrate 10 is 10 ⁇ m instead of 5 ⁇ m.
  • the change rate of the connection resistance value after 1000 cycles which is a criterion for reliability evaluation, is +10 with respect to the initial resistance value. %, And the change rate of the connection resistance value after 1500 cycles is also + 10% or less with respect to the initial resistance value, confirming that it has good resistance to repeated temperature changes.
  • FIG. 2 shows a cross-sectional configuration of the flip chip mounting type semiconductor device according to the first embodiment of the present invention.
  • FIG. 2 shows a cross-sectional configuration of the flip chip mounting type semiconductor device according to the first embodiment of the present invention.
  • the same components as those shown in FIG. 2 are identical to FIG. 2, the same components as those shown in FIG.
  • the semiconductor device according to the second embodiment is connected to the solder bumps 4 arranged at the four corners of the semiconductor chip 1 among the plurality of connection pads 15 provided on the wiring board 10.
  • the barrier metal layer 17 is not formed on the connecting pad 15.
  • solder bumps 4 formed at the corners of the semiconductor chip 1 where the connection stress is the largest among the plurality of solder bumps 4 are formed on the connection pads 15 of the wiring substrate 10 and the joint portions of the barrier metal layers 17. Does not form. Accordingly, since a stress load in the tensile direction due to internal stress of the compound film containing nickel formed by the electroless plating method is not applied, it is possible to obtain a connection with high connection reliability by the solder bumps 4.
  • connection pads 15 of the wiring board 10 and the tin contained in the solder bumps 4 form a stronger copper-tin alloy than the nickel-tin alloy. For this reason, the bonding strength between the solder bump 4 and the connection pad 15 is improved, and the stress concentrated on the corner of the semiconductor chip 1 as a load is effectively relieved. Thereby, for example, it is possible to obtain a semiconductor device having high bonding strength of the entire chip in the semiconductor chip 1 while suppressing the occurrence of cracks due to a temperature cycle test.
  • the UBM layer 3 formed at the corner may not be formed. Good.
  • the metal constituting the electrode pad 2 is copper instead of aluminum
  • the copper-tin is also formed on the semiconductor chip 1 side portion of the solder bump 4 arranged at the four corners of the semiconductor chip 1.
  • An alloy is formed. As a result, the overall bonding strength of the semiconductor chip 1 can be further increased.
  • FIG. 4 to 9 show cross-sectional structures in the order of steps of the method for manufacturing a semiconductor device according to the second embodiment of the present invention.
  • a semiconductor chip 1 on which solder bumps 4 are formed is prepared.
  • the configuration of the semiconductor chip 1 is the same as that of the first embodiment.
  • the wiring board 10 shown in FIG. 5 is prepared.
  • the wiring substrate 10 shown in FIG. 5 is in a state before the barrier metal layer 17 is formed on each connection pad 15.
  • the wiring substrate 10 is manufactured by using the build-up substrate described above, and the interlayer insulating resin layer 14 and the circuit pattern 12 are sequentially laminated on the core substrate 11 including the glass cloth, and via holes are formed in the interlayer insulating resin layer 14. And electrical connection is made through vias formed in the via holes.
  • a metal foil having a thickness of 15 ⁇ m is bonded to both surfaces of the core substrate 11 having a thickness of 0.4 mm and including a glass cloth, and thermocompression bonded.
  • a hole that penetrates the core substrate including the bonded metal foil is formed using a carbon dioxide laser.
  • the formed hole is filled with electroless copper plating and electrolytic copper plating to form a contact plug 18.
  • the circuit pattern 12 is formed on the core substrate 11 by patterning the metal foil by etching.
  • the core substrate 11 is made of glass cloth and thermosetting resin, and epoxy resin is used as the thermosetting resin.
  • epoxy resin for example, a composition including one or two or more thermosetting resins having high heat resistance such as bismaleimide triazine or thermosetting polyphenylene ether may be used.
  • the copper foil formed by the electroplating method is used for metal foil here.
  • thermosetting resin made of an epoxy resin previously formed into a film shape and spherical silica having an average particle diameter of 5 ⁇ m as an inorganic filler is blended on the core substrate 11 on which the circuit pattern 12 is formed.
  • the interlayer insulating resin layer 14 thus made is bonded and cured by thermocompression bonding.
  • a resin having high heat resistance such as bismaleimide triazine or thermosetting polyphenylene ether can be used in addition to the epoxy resin.
  • the formation method can also use the method of apply
  • the inorganic filler is added to reduce the coefficient of thermal expansion and improve the elastic modulus while maintaining the insulating property of the interlayer insulating resin layer 14.
  • spherical fillers or crushed fillers made of alumina, aluminum hydroxide, barium titanate, or the like can be used instead of silica.
  • a bottomed via hole reaching the lower circuit pattern 12 is formed in the longitudinal direction (depth direction) of the interlayer insulating resin layer 14 by carbon dioxide laser light.
  • the formation of the bottomed via hole by the laser beam is performed by laser processing using a third harmonic neodymium-yttrium aluminum garnet (Nd-YAG) laser beam or a deep ultraviolet excimer laser beam having a wavelength shorter than 300 nm instead of the carbon dioxide laser. You may process by an apparatus.
  • Nd-YAG third harmonic neodymium-yttrium aluminum garnet
  • a deep ultraviolet excimer laser beam having a wavelength shorter than 300 nm instead of the carbon dioxide laser. You may process by an apparatus.
  • an electroless copper plating film having a thickness of 0.5 ⁇ m is formed on the bottomed via hole formed in the interlayer insulating resin layer 14 and further subjected to electrolytic plating, so that the thickness of the bottomed via hole is 15 ⁇ m.
  • the plating film is formed.
  • a photosensitive dry film resist is bonded to the surface of the formed plating film by thermocompression bonding.
  • a glass mask on which a negative image of a desired circuit pattern is drawn is aligned.
  • exposure and development are performed to form an etching resist in which a portion excluding the circuit pattern in the plating film is exposed.
  • etching is performed using the etching resist as a mask, and the etching resist is further removed.
  • a desired circuit pattern 12 is formed on the interlayer insulating resin layer 14.
  • another interlayer insulating resin layer 14 and the circuit pattern 12 are repeatedly formed on the interlayer insulating resin layer 14 a plurality of times. Accordingly, the uppermost circuit pattern is formed as the connection pad 15.
  • solder resist resin made of a photosensitive epoxy resin is applied to both the upper and lower surfaces of the wiring board 10 in order to avoid short-circuiting between adjacent solder bumps at the time of solder bonding by flip chip mounting. Subsequently, the applied solder resist resin is exposed and developed to form the solder resist layer 16.
  • the solder resist layer 16 is not limited to a photosensitive material, and other methods may be used as long as a desired shape can be obtained. For example, laser light such as a carbon dioxide laser, a third harmonic Nd-YAG laser, or a deep ultraviolet excimer laser having a wavelength shorter than 300 nm may be used.
  • the thickness of the solder resist layer 16 is 20 ⁇ m, and the opening diameter of the solder bump forming portion on the connection pad 15 is 100 ⁇ m.
  • barrier metal layers 17 are formed on the other connection pads 15 except for the connection pads 15 facing the four corners of the semiconductor chip 1 among the plurality of connection pads 15. To do.
  • connection pads 15 formed on the wiring board 10 the connection pads 15 facing the solder bumps 4 arranged at the corners of the semiconductor chip 1 are covered with a dry film resist. Thereafter, electroless nickel-phosphorus plating is performed on the other connection pads 15 exposed from the openings of the solder resist layer 16 as a barrier metal layer 17 so that the phosphorus concentration is 5 wt%. Subsequently, an electroless nickel-phosphorous plating with a thickness of 5 ⁇ m is formed on the connection pad 15 not facing the electrode pad 2 at each corner of the semiconductor chip 1 by performing a gold plating process, and a thickness of 0. A barrier metal layer 17 made of 1 ⁇ m gold plating is formed. Thereafter, the dry film resist is removed.
  • the number of connection pads 15 facing the four corners of the semiconductor chip among the plurality of connection pads 15 is not limited to one for each corner, and may be plural.
  • a flux 7 is attached to the surface of the solder bump 4 formed on each electrode pad 2 of the semiconductor chip 1 with the UBM layer 3 interposed therebetween.
  • the method of attaching the flux 7 is not particularly limited as long as the flux 7 wets and spreads over the entire surface of each solder bump 4 and the flux 7 does not adhere to the insulating protective film 5 formed on the semiconductor chip 1. .
  • it can be performed by immersing the solder bumps 4 formed on the semiconductor chip 1 in a flux 7 that is evenly applied to a flat surface and thinner than the height of the solder bumps 4.
  • the flux 7 is attached by immersing the solder bumps 4 formed on the semiconductor chip 1 in a flux film having a film thickness of 50 ⁇ m.
  • the flux 7 wets and spreads on the surface of the solder bump 4 that is not immersed due to the wettability of the flux 7 with respect to the solder bump 4, so that the surface of the solder bump 4 can be uniformly covered with the flux 7. .
  • the semiconductor chip 1 is aligned with a predetermined position of the wiring substrate 10, and the aligned semiconductor chip 1 is mounted on the wiring substrate 10.
  • the solder bumps 4 of the semiconductor chip 1 are in contact with the connection pads 15 or the barrier metal layer 17 of the wiring substrate 10 via the flux 7 and are not joined by solder.
  • the wiring board 10 on which the semiconductor chip 1 is mounted is used for the solder bump 4 by a solder reflow apparatus, and the composition is 96.5 wt% tin-3.0 wt% silver-0.
  • a temperature higher by 30 ° C. or higher than the temperature at which 5% by weight of copper solder melts (melting point: 217 ° C.) is maintained in a nitrogen atmosphere and heated for 20 seconds or longer.
  • a mounting body in which the solder bumps 4 are formed at the connection portion between the semiconductor chip 1 and the wiring substrate 10 is obtained.
  • flux cleaning is performed to remove the flux remaining around the solder bump 4.
  • a mounting body in which the semiconductor chip 1 is mounted on the wiring substrate 10 as shown in FIG. 9 is completely immersed in a cleaning liquid, and cleaning is performed with ultrasonic waves having a frequency of 100 kHz and an output of 100 W for 5 minutes. Thereafter, the mounting body taken out from the cleaning liquid is immediately rinsed with pure water for 5 minutes. In this way, by performing ultrasonic treatment in the cleaning liquid, the cleaning liquid effectively enters the gap portion between the semiconductor chip 1 and the wiring substrate 10 in the mounting body, and the flux 7 remaining in the gap portion is efficiently obtained. Can be removed. After mounting, the semiconductor chip 1 as a dummy sample was peeled off and the peripheral portion of the solder bump 4 was observed. As a result, no residue of the flux 7 was observed in the peripheral portion of the solder bump 4.
  • the cleaning time is preferably 10 minutes or less.
  • the mounted body after the flux cleaning is completed is baked for 1 hour in a nitrogen atmosphere at a temperature of 115 ° C. to 125 ° C.
  • the baking time is shorter than 1 hour or when the baking temperature is lower than 115 ° C.
  • the surface adsorbed water adhering to the surface of the wiring board 10 is not sufficiently removed.
  • the wettability of the underfill resin 6 to the solder resist layer 16 is lowered, and the underfill resin 6 is not sufficiently filled.
  • the surface of the soldering resist layer 16 discolors.
  • an uncured underfill resin 6 is applied to a gap portion between the semiconductor chip 1 and the wiring board 10 in the mounting body by an underfill application device.
  • the underfill resin 6 is applied by applying a predetermined amount along the longest side of the four sides forming the outer shape of the semiconductor chip 1 and lowering the viscosity of the applied underfill resin 6 to penetrate into the gap portion. Increase sex.
  • the wiring substrate 10 on which the semiconductor chip 1 shown in FIG. 9 is mounted is applied while being heated to a temperature of about 65 ° C., and is left at a temperature of 65 ° C. for 10 minutes after the application. In this way, the underfill resin 6 is infiltrated into the gap portion between the semiconductor chip 1 and the wiring substrate 10 by utilizing the permeability of the underfill resin 6.
  • each solder bump 4 is sealed, so that it occurs due to the ingress of moisture from the outside and external stress, thermal deformation or internal residual stress.
  • the joint portion by the solder bump 4 can be protected from compressive or shear stress.
  • the curing temperature for the underfill resin 6 is less than 130 ° C., or when the curing time is less than 1 hour, the underfill resin 6 is not sufficiently cured. For this reason, a sealing effect such as a decrease in electrical insulation due to the ingress of moisture becomes insufficient. Therefore, when a local stress load due to vibration or thermal deformation occurs, the connection portion by the solder bump 4 is destroyed. Further, when the curing temperature of the underfill resin 6 exceeds 170 ° C., or when the curing time exceeds 3 hours, the wiring substrate 10 is deformed by an excessive curing reaction of the underfill resin 6. Furthermore, the joint part of the solder bump 4 or the inside of the wiring board 10 is destroyed or peeling occurs.
  • the semiconductor device according to the second embodiment is arranged at the corner of the semiconductor chip 1 where the connection stress is the largest among the plurality of solder bumps 4 that connect the semiconductor chip 1 and the wiring substrate 10.
  • the solder bumps 4 thus bonded are bonded to the connection pads 15 formed on the wiring substrate 10 without interposing the barrier metal layer 17 therebetween.
  • a stress load in the tensile direction due to internal stress of the nickel-containing compound film (barrier metal layer 17) formed by the electroless plating method is not applied.
  • the connection reliability of the joint portion by the solder bump 4 formed at each corner of the semiconductor chip 1 is further improved.
  • the copper constituting the connection pads 15 of the wiring board 10 and the tin constituting the solder bumps 4 form a stronger copper-tin alloy than the nickel-tin alloy. For this reason, the bonding strength of the solder bumps 4 arranged at the corners of the semiconductor chip 1 to the connection pads 15 of the wiring board 10 is improved. Therefore, the stress concentrated on each corner of the semiconductor chip 1 as a load is effectively relaxed, and it is possible to further increase the bonding strength of the entire semiconductor chip 1 while suppressing the occurrence of cracks due to a temperature cycle test or the like. Become.
  • the change rate of the connection resistance value was measured even after 1000 cycles, which is a criterion for reliability evaluation. was + 10% or less with respect to the initial resistance value. Further, even after 1500 cycles, the change rate of the connection resistance value is + 10% or less with respect to the initial resistance value, and it has been confirmed that it has a good temperature cycle test resistance.
  • the thickness of the electroless nickel-phosphorous plating constituting the UBM layer 3 formed on the electrode pad 2 of the semiconductor chip 1 and the barrier metal formed on the connection pad 15 of the wiring substrate 10 is 10 ⁇ m instead of 5 ⁇ m.
  • the change rate of the connection resistance value after 1000 cycles which is a criterion for reliability evaluation, is +10 with respect to the initial resistance value. %, And the change rate of the connection resistance value after 1500 cycles is also + 10% or less with respect to the initial resistance value, confirming that it has good resistance to repeated temperature changes.
  • electroless nickel-phosphorous plating constituting the UBM layer 3 formed on the electrode pad 2 of the semiconductor chip 1 and a barrier metal layer 17 formed on the connection pad 15 of the wiring substrate 10.
  • electroless nickel-phosphorous plating constituting the above, all are electroless nickel-boron plating.
  • the thickness of the electroless nickel-boron plating is 5 ⁇ m.
  • the change rate of the connection resistance value after 1000 cycles which is a criterion for reliability evaluation, is +10 with respect to the initial resistance value. % Or less.
  • the defect in which the change rate of the connection resistance value after 1500 cycles exceeded + 10% with respect to the initial resistance value occurred.
  • a failure mode analysis is performed on the semiconductor device after the temperature cycle test. As a result, the barrier of the wiring board 10 bonded to the solder bump 4 at the portion where the resistance rises. Cracks were observed in the electroless nickel-boron plating as the metal layer 17.
  • the connection after 1000 cycles which is a criterion for reliability evaluation, is used.
  • the rate of change of the resistance value is + 10% or less with respect to the initial resistance value, and reaches the criterion for reliability evaluation.
  • the thickness of the electroless nickel-phosphorous plating constituting the barrier metal layer 17 formed on the connection pad 15 of the wiring board 10 is set to 10 ⁇ m instead of 5 ⁇ m.
  • the thickness of the UBM layer 3 formed on the electrode pad 2 of the semiconductor chip 1 remains 5 ⁇ m.
  • the change rate of the connection resistance value after 1000 cycles which is the criterion for reliability evaluation, is +10 with respect to the initial resistance value. % Or less. However, after 1250 cycles, the change rate of the connection resistance value exceeded + 10% with respect to the initial resistance value, and after 1500 cycles, a defect that resulted in disconnection occurred.
  • the failure mode analysis is performed on the semiconductor device after the temperature cycle test.
  • the portion where the resistance increase occurs is the solder bump 4 formed at the corner of the semiconductor chip 1. Instead, it was confirmed that the cracks were generated inside the solder bumps 4 in portions other than the solder bumps 4 and near the barrier metal layer 15 of the wiring substrate 10.
  • the UBM layer 3 of the semiconductor chip 1 and the barrier metal layer 15 of the wiring substrate 10, which are barrier films bonded to the solder bumps 4, have the same film thickness, that is, the compositions of the bonding portions are equal to each other. is important.
  • the solder bumps 4 formed on the portions are bonded to portions where the barrier metal layer 17 is not formed on the connection pads of the wiring substrate 10.
  • the connection pads 15 made of copper of the wiring substrate 10 are directly connected to the solder bumps 4 without the barrier metal layer 17 interposed therebetween.
  • nickel which is the main component of the barrier metal layer 17, and tin, which is the main component of the solder bump, are rubbed in a direction parallel to the main surface of the wiring board 10 with respect to the bonding surface subjected to a load in the temperature cycle test.
  • a nickel-tin alloy that is weak against stress is not formed at the joint. Instead of this brittle nickel-tin alloy, a bond is formed with a copper-tin alloy having a high resistance to frictional stress.
  • the stress load in the tensile direction due to the internal stress of the electroless nickel-based plating film is not applied. For this reason, since the bonding strength of the interface portion with the connection pad 15 of the wiring substrate 10 is improved, the stress concentrated on the corner of the semiconductor chip 1 as a load is effectively relieved.
  • the solder bumps 4 excluding the corners of the semiconductor chip 1 are improved in solder wettability when the semiconductor chip 1 is mounted on the wiring board 10 and mounted after the wiring board 10 is manufactured. From the viewpoint of preventing oxidation of the surface due to changes over time, it is necessary to provide the barrier metal layer 17 on the wiring substrate 10. Therefore, electroless nickel plating having the same composition and the same thickness (volume) as the barrier metal layer 17 is used for the UBM layer 3 of the semiconductor chip 1 located on the opposite side of the solder bump 4 from the connection pad 15. It is preferable. With this configuration, the tensile stress from the barrier metal layer 17 and the UBM layer 3 received by each solder bump 4 except for the corner of the semiconductor chip 1 is approximately the same in the same direction.
  • FIG. 10 shows a partial cross-sectional configuration of a semiconductor device according to a comparative example of the present invention.
  • the wiring board 10A according to the comparative example adopts a structure in which no barrier metal layer is formed on all the connection pads 15 connected to the electrode pads 11 of the semiconductor chip 1 via the solder bumps 4.
  • the manufacturing of the wiring board 10A according to this comparative example is the same as that of the first and second embodiments until the solder resist layer 16 is formed, and then the barrier metal layer 17 is not formed and is left as it is.
  • the wiring board 10A is used.
  • the mounting of the semiconductor chip 1 and the wiring board 10A is the same as that of the first embodiment.
  • the joint interface formed on the side of the semiconductor chip 1 in all the solder bumps 4 is a nickel-tin (Ni 6 Sn 5 and Ni 3 Sn 4 ) alloy that is fragile to a rubbing stress from the horizontal direction.
  • the bonding interface formed on the wiring board 10A side in all the solder bumps 4 is stronger than the nickel-tin alloy due to the copper constituting the connection pads 15 and the tin contained in the composition of the solder bumps 4.
  • a copper-tin alloy is formed. Accordingly, by forming joint portions having different compositions at the upper and lower joint interfaces of all the solder bumps 4, when thermal stress is applied to the semiconductor device, stress in the tensile direction toward the wiring board 10A having high joint strength. Applies evenly to all joints. As a result, the stress applied to each corner of the semiconductor chip 1 in the nickel-tin alloy part on the semiconductor chip 1 side having low bonding strength cannot be relaxed.
  • the change rate of the connection resistance value exceeds + 10% with respect to the initial resistance value after 750 cycles, and the semiconductor device according to this comparative example has a disconnection failure after 1250 cycles and is resistant to temperature changes. Inferiority was confirmed.
  • the failure mode analysis was performed on the semiconductor device after 1250 cycles of the temperature cycle test.
  • the UBM layer 3 on the electrode pad 2 arranged at the corner of the semiconductor chip 1 Cracks were observed at the interface portion of the joint with the solder bump 4.
  • the semiconductor device and the manufacturing method thereof according to the present invention are not limited to the method of forming solder bumps formed on the semiconductor chip, and the connection is made while keeping the area of the plurality of connecting portions by the solder bumps to be the same.
  • a semiconductor device that can be mounted with high reliability can be obtained, and is useful in various electronic device fields formed by flip-chip mounting using solder bumps.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

　半導体装置は、少なくとも１つの素子が形成された素子形成面と該素子形成面に形成された複数の電極パッド（２）とを有する半導体チップ（１）と、主面が半導体チップ（１）の素子形成面と対向し、且つそれぞれが主面の各電極パッド（２）と対向する位置に形成された複数の接続パッド（１５）を有する配線基板（１０）と、各電極パッド（２）と各接続パッド（１５）との間にそれぞれ設けられ、それらを電気的に接続する複数のはんだバンプ（４）とを備えている。各はんだバンプ４における、電極パッド２側に形成されたＵＢＭ層（３）と接続パッド１５側に形成されたバリアメタル層（１７）とは、材料の主たる組成が同一である。

Description

半導体装置及びその製造方法
　本発明は、半導体装置及びその製造方法に関し、特にはんだバンプを用いたフリップチップ実装により形成される半導体装置及びその製造方法に関する。
　近年、電子機器は、高機能化及び小型化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできている。このような電子機器に使用される半導体装置（半導体パッケージ）は、従来にもまして小型化且つ多ピン化が進んできている。
　従来のようなリードフレームを用いる形態のパッケージでは、小型化に限界がきている。そこで、半導体装置の高密度集積化と高密度実装化とを可能とするために、ワイヤボンディング実装、ＴＡＢ（Tape Automated Bonding）実装又はフリップチップ実装によって半導体装置が構成されるようになってきている。これらの実装技術のなかでも、フリップチップ実装技術は、半導体装置の大きさを抑えながら半導体装置の最も高密度な実装を可能とする技術として、コンピュータ機器又は高機能モバイル機器等に使用される半導体装置に多く用いられている。
　フリップチップ実装は、面実装であることから小さい面積で多数の電気的接続を行うことができるものの、半導体装置の小型化且つ多ピン化に伴って接続パッドの狭ピッチ化を招く。接続パッドはそのピッチが狭ピッチ化されるにつれて、はんだバンプの高さも低くなる傾向にある。今後は、このように狭ピッチ化（特に、接続パッドのピッチが２００μｍ以下となる場合）の接続形態を持つ半導体装置が主流になると考えられる。
　フリップチップ実装において、半導体チップに設けられた電極パッドにはんだバンプを形成するには、電極パッドを構成する銅若しくはアルミニウム又はこれら合金と、はんだバンプを構成するスズとの金属間化合物の形成を抑制するため、半導体チップの電極パッドとはんだバンプとの間に、バリア層としてのアンダーバンプメタル（ＵＢＭ）層を形成する手法が一般的である。
　また、半導体チップを実装する配線基板に設けられる接続パッドにおいても、はんだを構成するスズと接続パッドを構成する銅との合金層の形成を抑制するために、ニッケル（Ｎｉ）若しくはチタン（Ｔｉ）等の金属又はこれらの金属を含む合金からなるバリアメタル層を形成し、接続の信頼性を向上する方法が採用されている。なお、一般には、製造コスト及び加工性の観点から、主にバリアメタル層には、無電解ニッケルめっき法により形成された無電解ニッケル膜が用いられている。
　半導体チップと配線基板とではそれぞれの熱膨張率が大きく異なる。このため、半導体チップ及び配線基板がフリップチップ実装工程等において大きな温度変化を受けると、半導体チップと配線基板との接続を担うはんだバンプによる接続部に応力が集中して、該接続部又はその近傍にクラックが発生してしまい、接続不良が起きるおそれがある。
　そこで、接続信頼性を確保するために、フリップチップ実装を行った後に、半導体チップと配線基板との間の隙間にアンダーフィルと呼ばれる絶縁性樹脂材を充填してこれを硬化させることにより、はんだバンプによる接続部を封止する技術も実施されている。ところが、前述したように、半導体装置の小型化且つ多ピン化により、はんだバンプがますます微細化することから、はんだバンプによる接続部への応力負荷は多大となる。このため、アンダーフィル樹脂材による接続部の封止による保護だけでは、クラックの発生は防げなくなることが懸念される。
　この問題に対して種々の対策が講じられており、例えば特許文献１に記載されているように、半導体基板に外部接続用電極をなすバンプが接合された半導体装置において、厚さの増大を伴わない簡単な構造を備えながら、はんだバンプのうち特に応力が集中する半導体チップの四隅に位置するはんだバンプの体積を大きくすることにより、その位置のはんだバンプの断面積を大きくする方法が開示されている。
　このように、特許文献１に記載された半導体装置は、半導体チップを配線基板に実装した状態での接続寿命を向上すべく、半導体チップに形成されるはんだバンプのうち、接続バンプへの応力が高くなる半導体チップの四隅にのみ電極パッドの開口径を大きくしている。これにより、半導体チップの四隅には他の部分の電極パッドよりも大きいはんだバンプが形成され、この径が大きいはんだバンプによる接続部によって応力を緩和又は吸収する構成を実現している。
特開２００７-２４２７８２号公報
　しかしながら、前記従来の半導体装置は、半導体チップの電極パッド又は配線基板の接続パッドから受ける内部応力の差によってはんだバンプに印加される応力が、電極パッドが大型化されることにより大きくなることによる影響、又は負荷応力の不釣合いによって発生が懸念されるはんだバンプ内の破壊の対策に関する記載はなされていない。
　また、前記従来の半導体装置は、半導体チップに形成されるはんだバンプの体積が半導体チップの部位によって異なる。このため、はんだバンプを形成する手法であるペースト印刷法又はペーストディスペンス法では、はんだバンプにボイドが発生し、抵抗の上昇又は接続不良が発生する要因となる。また、はんだバンプの形成法が限られるため、狭ピッチによる接続形態をとることが困難である。
　ところで、はんだバンプの形成方法としては、前述の通り、作製上の容易さから電解はんだめっきを用いる方法が主流である。
　さらに、他の方法として、露光、現像及び電解めっき法を用いないＵＢＭ及びはんだバンプを形成する方法として、半導体チップ上の電極パッドに選択的に形成される無電解ニッケルめっき法を用いてＵＢＭを形成した後、はんだボールを所望の位置に形成してリフローすることにより、はんだバンプを形成するボール搭載法、又はマスクを使用してはんだペーストを所望の位置に印刷することにより、はんだバンプを形成するはんだペースト印刷法等が検討されている。
　しかしながら、はんだペースト印刷法は、はんだバンプのピッチが２００μｍ以下となると、はんだ印刷時に隣り合うバンプ同士で短絡が発生し、歩留まりを極端に低下させる。従って、狭ピッチのはんだバンプの形成には、はんだボール搭載法が望ましい。
　しかし、はんだボール搭載法は、無電解めっき法を用いてＵＢＭが形成された電極パッドの上に、はんだバンプを形成する方法として適しているものの、同一寸法のはんだボールを一括で搭載することから、同一面内に形成するはんだバンプの寸法及び組成を変更することができない。従って、前述の特許文献１のように、半導体チップの部位によりはんだバンプの形状（体積）を変更して、接合部に印加される応力を緩和する構造は採ることができない。このため、はんだボール搭載法では、結果的に、実装後の接続信頼性が劣るという問題がある。
　本発明は、前記従来の問題に鑑み、半導体チップに形成するはんだバンプの形成方法を限定することなく、また、はんだバンプによる複数の接続部の面積をいずれも同程度に保ったままで、接続信頼性が高い実装を可能とする半導体装置を得られるようにすることを目的とする。
　前記の目的を達成するため、本発明は、半導体装置を、はんだバンプにおける半導体チップ側の組成と配線基板側の組成とを実質的に同一とする構成とする。
　具体的に、本発明に係る半導体装置は、少なくとも１つの素子が形成された素子形成面と該素子形成面に形成された複数の電極パッドとを有する半導体チップと、主面が半導体チップにおける素子形成面と対向し、且つそれぞれが主面の各電極パッドと対向する位置に形成された複数の接続パッドを有する配線基板と、各電極パッドと各接続パッドとの間にそれぞれ設けられ、各電極パッドと各接続パッドとを電気的に接続する複数のはんだバンプとを備え、各はんだバンプにおける電極パッド側に形成された第１の層と接続パッド側に形成された第２の層とは、材料の主たる組成が同一であることを特徴とする。
　本発明の半導体装置によると、半導体チップの各電極パッドと配線基板の各接続パッドとを電気的に接続する複数のはんだバンプは、それぞれ電極パッド側に形成された第１の層と接続パッド側に形成された第２の層とは、材料の主たる組成が同一である。このため、はんだバンプにおける半導体チップ及び配線基板から受ける熱ストレスによる応力が均等となるので、はんだバンプに発生するクラックを生じ難くすることができる。
　本発明の半導体装置において、はんだバンプにおける電極パッド側に形成された第１の層と接続パッド側に形成された第２の層とは、共に非晶質であってよい。
　この場合に、はんだバンプにおける電極パッドとの間及び接続パッドとの間には、それぞれ無電解めっき法により形成されたニッケル化合物からなるバリア層が形成されていることが好ましい。
　また、本発明の半導体装置において、はんだバンプにおける電極パッド側に形成された第１の層と接続パッド側に形成された第２の層とは、共に結晶質であってもよい。
　この場合に、はんだバンプにおける電極パッドとの間及び接続パッドとの間には、それぞれ電解めっき法により形成されたニッケル化合物からなるバリア層が形成されていることが好ましい。
　本発明の半導体装置は、上記のいずれかのバリア層を含む場合に、バリア層は、半導体チップにおける隅部を除く領域に設けられた、電極パッドとはんだバンプとの間及び接続パッドとはんだバンプとの間に形成されていることが好ましい。
　本発明の半導体装置において、複数のはんだバンプは、その体積が互いに等しいことが好ましい。
　本発明に係る半導体装置の製造方法は、少なくとも１つの素子が形成された半導体チップの素子形成面に、複数の電極パッドを選択的に形成する工程（ａ）と、工程（ａ）よりも後に、無電解めっき法により、複数の電極パッドの少なくとも一部の上に、金属を主成分とする第１のバリア層を形成する工程（ｂ）と、配線基板の主面に、半導体チップにおける各電極パッドと対向する位置に接続パッドをそれぞれ形成する工程（ｃ）と、工程（ｃ）よりも後に、無電解めっき法により、配線基板における複数の接続パッドの少なくとも一部であって第１のバリア層と対向する接続パッドの上に、第１のバリア層を構成する金属を主成分とする第２のバリア層を形成する工程（ｄ）と、半導体チップの各電極パッドと配線基板の各接続パッドとをそれぞれはんだバンプを介在させて対向させ、各はんだバンプにより半導体チップと配線基板とを固着することにより、半導体チップを配線基板の主面に実装する工程（ｅ）とを備えていることを特徴とする。
　本発明の半導体装置の製造方法によると、無電解めっき法により、半導体チップにおける複数の電極パッドの少なくとも一部の上に、金属を主成分とする第１のバリア層を形成し、且つ無電解めっき法により、配線基板における複数の接続パッドの少なくとも一部であって、第１のバリア層と対向する接続パッドの上に、第１のバリア層を構成する金属を主成分とする第２のバリア層を形成する。これにより、第１のバリア層及び第２のバリア層と接するはんだバンプにおける電極パッド側の組成と接続パッド側の組成とが同一となる。このため、これらのはんだバンプにおける半導体チップ及び配線基板から受ける熱ストレスによる応力が均等となるので、はんだバンプに発生するクラックを生じ難くすることができる。
　本発明の半導体装置の製造方法において、第１のバリア層及び第２のバリア層を構成する金属にはニッケルを主成分とする金属を用いることができる。
　半導体チップに設ける、無電解めっき法によるニッケルを主成分とする第１のバリア層及び配線基板に設ける、バリアメタル層として用いる無電解めっき法によるニッケルを主成分とする第２のバリア層は、両バリア層が同一の組成であれば特に組成及び方法の制限はない。但し、めっきの容易さ及びコストの観点から、次亜リン酸ナトリウムを還元剤に用いる無電解ニッケル－リン（Ｎｉ－Ｐ）めっき、又はジメチルアミノボランを還元剤に用いる無電解ニッケル－ボロン（Ｎｉ－Ｂ）めっきが良く、なかでもめっき膜中のリン含有量が５ｗｔ％～１０ｗｔ％程度の中リンタイプと呼ばれる無電解ニッケル－リンめっきが、めっきの成長速度の制御及びめっきの硬さの観点から好ましい。
　本発明の半導体装置の製造方法は、工程（ｂ）において、第１のバリア層は、複数の電極パッドのうち半導体チップの隅部を除く電極パッドに形成することが好ましい。
　また、本発明の半導体装置の製造方法は、工程（ｄ）において、第２のバリア層は、複数の接続パッドのうち半導体チップの隅部に位置する電極パッドと対向する接続パッドを除いて形成することが好ましい。
　このようにすると、半導体チップと配線基板とを接続するはんだバンプのうち、接続応力が最も大きく掛かる半導体チップの隅部に形成されたはんだバンプは、電極パッドの上又は接続パッドの上にバリア層を形成しない状態で接続（接合）される。これにより、無電解めっき法により形成したバリア層が持つ内部応力による引っ張り方向の応力負荷が掛かることがない。このため、接続信頼性が高い接合を得ることができる。また、例えば配線基板の接続パッドに用いられる銅とバンプはんだに含まれるスズとが、ニッケル－スズ合金よりも強固な合金を形成する。このため、電極パッド又は接続パッドとの接合強度が向上するので、負荷として半導体チップの隅部に集中的に掛かる応力を効果的に緩和できる。従って、温度サイクル試験等によるクラックの発生を抑制することができる。
　本発明の半導体装置の製造方法において、各はんだバンプは、その体積が互いに等しいことが好ましい。
　このようにすると、はんだバンプの形成方法が限定されることがない。
　本発明の半導体装置の製造方法は、工程（ｅ）よりも後に、半導体チップと配線基板との間に絶縁性樹脂材を充填し、充填された絶縁性樹脂材を硬化させる工程（ｆ）をさらに備えていることが好ましい。
　このようにすると、半導体チップを配線基板により強固に実装することができる。
　本発明に係る半導体装置及びその製造方法によると、半導体チップに形成するはんだバンプの形成方法を限定することなく、また、はんだバンプによる複数の接続部の面積をいずれも同程度に保ったままで、接続信頼性が高い実装が可能な半導体装置を得ることができる。
図１は本発明の第１の実施形態に係る半導体装置を示す部分断面図である。 図２は本発明の第２の実施形態に係る半導体装置を示す部分断面図である。 図３は本発明の第２の実施形態の第１変形例に係る半導体装置を示す部分断面図である。 図４は本発明の第２の実施形態に係る半導体装置の製造方法であって、実装される前の半導体チップを示す断面図である。 図５は本発明の第２の実施形態に係る半導体装置の製造方法であって、半導体チップ実装用の配線基板のバリアメタル層を形成する前の状態を示す断面図である。 図６は本発明の第２の実施形態に係る半導体装置の製造方法であって、配線基板のバリアメタル層を選択的に形成した後の状態を示す部分断面図である。 図７は本発明の第２の実施形態に係る半導体装置の製造方法であって、半導体チップのはんだバンプにフラックスを塗布した状態の断面図である。 図８は本発明の第２の実施形態に係る半導体装置の製造方法であって、半導体チップを配線基板に実装する直前の状態を示す部分断面図である。 図９は本発明の第２の実施形態に係る半導体装置の製造方法であって、半導体チップを配線基板に実装した直後の状態を示す部分断面図である。 図１０は本発明の比較例に係る半導体装置を示す部分断面図である。
　以下に示す実施形態及びその変形例は、本発明に係る最良の実施形態ではあるものの、本発明は、以下の実施形態等には限定されない。
　（第１の実施形態）
　本発明の第１の実施形態について図面を参照しながら説明する。
　図１は本発明の第１の実施形態に係るフリップチップ実装型の半導体装置の断面構成を示している。
　図１に示すように、主面に半導体素子（図示せず）が形成された半導体チップ１には、その主面に複数の電極パッド２が形成されている。各電極パッド２の上には、バリア層としてのアンダーバンプメタル（ＵＢＭ）層３を介在させたはんだバンプ４がそれぞれ形成されている。半導体チップ１の主面における各電極パッド２を除く領域には、ポリイミド樹脂からなる絶縁保護膜５が形成されている。
　ここで、電極パッド２は、例えば厚さが５μｍのアルミニウム（Ａｌ）からなり、径が例えば１００μｍの平面円形状を持つ。ＵＢＭ層３は、例えば濃度が５ｗｔ％のリン（Ｐ）を含み、厚さが５μｍの無電解ニッケル－リンめっきからなる。また、ＵＢＭ層３の表面には、厚さが０．１μｍの金めっき層（図示せず）が形成されている。はんだバンプ４は、例えば径が１００μｍで、組成が９６．５ｗｔ％のスズ（Ｓｎ）、３．０ｗｔ％の銀（Ａｇ）及び０．５ｗｔ％の銅（Ｃｕ）であるはんだボールを各ＵＢＭ層３の上に形成し、その後、窒素（Ｎ２）ガス雰囲気でリフロー処理を行うことにより形成されている。
　ＵＢＭ層３の形成方法の一例を挙げる。まず、半導体チップ１を固片化する前のウェーハ状態のままで、スズの拡散防止効果を持つニッケル（Ｎｉ）、チタン（Ｔｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）若しくはニオブ（Ｎｂ）等の金属又はこれらの合金をスパッタ法又は真空蒸着法により、ウェーハの全面にシード層として形成する。その後、形成されたシード層の上にフォトレジスト層をスピンコート法等により成膜し、フォトレジスト層におけるはんだバンプ形成領域を露光及び現像によって開口する。続いて、開口されたシード層の上に無電解ニッケルめっき法により所望の厚さとなるまでＵＢＭ層３を形成する。その後、フォトレジスト層を除去する。
　半導体チップ１が実装される配線基板（多層配線基板）１０には、配線の高密度化、軽量化、薄型化、さらには低コスト化の観点から、一般にシーケンシャルビルドアップ製造工法と呼ばれる工法により作製されたビルドアップ基板が用いられる。ビルドアップ基板は、ガラスクロスにエポキシ樹脂を含浸させたガラスエポキシ基板（コア基板）１１の上に回路パターン１２と絶縁層とを交互に形成していき、表面には半導体チップとの電気的な接続を行うための複数の接続パッド１５が形成されている。絶縁層には、熱硬化性を有する絶縁性樹脂が用いられ、回路パターン１２及び接続パッド１５には、電気伝導性、加工性及び製造コストの観点から主に電解めっき法による銅（Ｃｕ）が用いられる。
　具体的には、配線基板１０は、コア基板１１の上に形成された層間絶縁樹脂層１４に回路パターン１２と接続されるビア１３が形成され、該ビア１３の上には接続パッド１５がそれぞれ形成されている。ここで、接続パッド１５は径が例えば１００μｍの平面円形状である。接続パッド１５の上には、バリアメタル層１７がそれぞれ形成されている。バリアメタル層１７は、半導体チップ１のＵＢＭ層３と同様に、例えばリン（Ｐ）の濃度が５ｗｔ％で、厚さが５μｍの無電解ニッケル－リンめっきにより構成されている。また、バリアメタル層１７の表面には、厚さが０．１μｍの金めっき層（図示せず）が形成されている。層間絶縁樹脂層１４における各接続パッド１５を除く領域には、ソルダレジスト層１６が形成されている。
　また、半導体チップ１と配線基板１０との間には、アンダーフィル樹脂６が充填されており、充填されたアンダーフィル樹脂６によって半導体チップ１が配線基板１０に固着されている。
　第１の実施形態においては、半導体チップ１の電極パッド２の上に形成されたＵＢＭ層３と、配線基板１０の接続パッド１５の上に形成されたバリアメタル層１７とが、いずれもリンの濃度が５ｗｔ％で、厚さが５μｍの無電解ニッケル－リンめっきにより形成されている。さらに、ＵＢＭ層３及びバリアメタル層１７の表面には、いずれも厚さが０．１μｍの金めっき層が形成されている。
　これにより、各はんだバンプ４における電極パッド２側の組成と接続パッド１５側の組成とが同一となる。さらに、無電解めっき法により、ＵＢＭ層３及びバリアメタル層１７はいずれも非晶質となるため、はんだバンプ４における半導体チップ１及び配線基板１０から受ける熱ストレスによる応力が均等となる。これにより、はんだバンプ４に発生するクラックを抑制することができる。
　このように、本発明においては、はんだバンプ４における電極パッド２側の組成と接続パッド１５側の組成とが同一であるとは、材料組成及び結晶構造だけでなく、該はんだバンプ４と接合する部材（ＵＢＭ層３及びバリアメタル層１７）の厚さ、すなわち体積が等しくなることが好ましい。
　第１の実施形態に係る半導体装置を製造後の状態において、"ＪＥＤＥＣ ＳＴＡＮＤＡＲＤ ＴＥＳＴ ＭＥＴＨＯＤ Ａ１１３-Ａ ＬＥＶＥＬ３"により規定される条件下で吸湿保存の前処理を行い、その後、最高温度が２６０℃の条件ではんだリフロー試験を３回行う、前処理を行った。その後、半導体チップ１と配線基板２との間に形成されたはんだバンプ４を含む配線部分の接続抵抗値の変化を、気相での温度サイクル試験（－５５℃と１２５℃とで３０分ずつ保持する処理を１サイクルとする）により確認した。その結果、信頼性評価の判断基準である１０００サイクル後においても、接続抵抗値の変化率は初期抵抗値に対して＋１０％以下であった。また、１５００サイクル後においても、接続抵抗値の変化率は初期抵抗値に対して＋１０％以下であり、繰り返しの温度変化に対して良好な温度サイクル試験耐性を持つことを確認している。
　（第１の実施形態の第１変形例）
　なお、第１の実施形態の一変形例として、半導体チップ１の電極パッド２の上に形成されるＵＢＭ層３と、配線基板１０の接続パッド１５の上に形成されるバリアメタル層１７とを、いずれもリンの濃度が５ｗｔ％で、厚さが５μｍの電解ニッケル－リンめっきによって形成してもよい。このようにすると、ＵＢＭ層３及びバリアメタル層１７はいずれも電解めっき法により結晶質となるため、はんだバンプ４における半導体チップ１及び配線基板１０から受ける熱ストレスによる応力が均等となる。従って、はんだバンプ４に発生するクラックを抑制することができる。
　（第１の実施形態の第２変形例）
　第２変形例として、半導体チップ１の電極パッド２の上に形成されるＵＢＭ層３を構成する無電解ニッケル－リンめっきの厚さと、配線基板１０の接続パッド１５の上に形成されるバリアメタル層１７を構成する無電解ニッケル－リンめっきの厚さとを、いずれも５μｍに代えて１０μｍとする。
　第２変形例においても、第１及び第２の実施形態と同様の温度サイクル試験の結果、信頼性評価の判断基準である１０００サイクル後における接続抵抗値の変化率が初期抵抗値に対して＋１０％以下であり、また１５００サイクル後における接続抵抗値の変化率も初期抵抗値に対して＋１０％以下であり、繰り返しの温度変化に対して良好な耐性を持つことを確認している。
　（第２の実施形態）
　以下、本発明の第２の実施形態について図面を参照しながら説明する。
　図２は本発明の第１の実施形態に係るフリップチップ実装型の半導体装置の断面構成を示している。図２において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
　図２に示すように、第２の実施形態に係る半導体装置は、配線基板１０に設けられる複数の接続パッド１５のうち、半導体チップ１の４つの隅部に配置されたはんだバンプ４と接続される接続パッド１５にはバリアメタル層１７が形成されていない。
　このように、複数のはんだバンプ４のうち、接続応力が最も大きく掛かる半導体チップ１の隅部に形成されるはんだバンプ４が、配線基板１０の接続パッド１５の上にバリアメタル層１７と接合部を形成しない。これにより、無電解めっき法により形成されたニッケルを含む化合物膜が持つ内部応力による引っ張り方向の応力負荷が掛かることがなくなるため、はんだバンプ４による接続の信頼性が高い接合を得ることができる。
　さらに、配線基板１０の接続パッド１５を構成する銅と、はんだバンプ４に含まれるスズとが、ニッケル－スズ合金と比べてより強固な銅－スズ合金を形成する。このため、はんだバンプ４の接続パッド１５との接合強度が向上して、負荷として半導体チップ１の隅部に集中的に掛かる応力が効果的に緩和される。これにより、例えば温度サイクル試験によるクラックの発生を抑制しながら、半導体チップ１におけるチップ全体の接合強度が高い半導体装置を得ることが可能となる。
　なお、図３の第１変形例に示すように、半導体チップ１の複数の電極パッド２の上に形成されるＵＭＢ層３のうち、隅部に形成されるＵＢＭ層３を形成しない構成としてもよい。この場合には、電極パッド２を構成する金属をアルミニウムに代えて、銅とすれば、半導体チップ１の４つの隅部に配置されたはんだバンプ４の半導体チップ１側部分にも、銅－スズ合金が形成される。これにより、半導体チップ１の全体の接合強度をより一層高めることができる。
　以下、前記のように構成された半導体装置の製造方法について図面を参照しながら説明する。図４～図９は本発明の第２の実施形態に係る半導体装置の製造方法の工程順の断面構成を示している。
　まず、図４に示すように、はんだバンプ４が形成された半導体チップ１を用意する。ここでは、半導体チップ１の構成は、第１の実施形態と同等である。
　次に、図５に示す配線基板１０を用意する。図５に示す配線基板１０は、各接続パッド１５の上にバリアメタル層１７を形成する前の状態である。
　配線基板１０の製造には、前述したビルドアップ基板を用い、ガラスクロスを含むコア基板１１の上に層間絶縁樹脂層１４と回路パターン１２とが順次積層され、該層間絶縁樹脂層１４にバイアホールを形成し、該バイアホールに形成されたビアを介して電気的な接続が図られる。
　より具体的には、例えば、厚さが０．４ｍｍでガラスクロスを含むコア基板１１の両面に、厚さが１５μｍの金属箔を貼り合わせて熱圧着する。その後、コア基板１１の表面と裏面との配線層を電気的に接続するために、炭酸ガスレーザを用いて、貼り合わせた金属箔を含むコア基板を貫通する孔部を形成する。続いて、形成した孔部を無電解銅めっきと電解銅めっきとによって充填して、コンタクトプラグ１８を形成する。続いて、金属箔をエッチングによりパターニングすることにより、コア基板１１の上に回路パターン１２を形成する。
　コア基板１１には、ガラスクロスと熱硬化性樹脂とを用い、熱硬化性樹脂としてエポキシ樹脂を用いている。なお、エポキシ樹脂に代えて、例えばビスマレイミドトリアジン又は熱硬化性ポリフェニレンエーテル等の耐熱性が高い熱硬化性樹脂を１つ又は２つ以上含む組成としてもよい。また、ここで金属箔には、電解めっき法により形成した銅箔を用いている。
　次に、回路パターン１２が形成されたコア基板１１の上に、予めフィルム状に成形されたエポキシ樹脂からなる熱硬化性樹脂と、無機フィラーとして平均粒径が５μｍの球状シリカを５０体積％配合した層間絶縁樹脂層１４とを熱圧着により貼り合わせて硬化する。層間絶縁樹脂層１４に使用する熱硬化性樹脂には、エポキシ樹脂の他にビスマレイミドトリアジン又は熱硬化性ポリフェニレンエーテル等の耐熱性が高い樹脂を使用できる。また、その形成方法にも、未硬化で液状のワニスをスクリーン印刷法によって塗布する方法、又はスピンコート法によって塗布する方法を用いることができる。無機フィラーは、層間絶縁樹脂層１４の絶縁性を保った状態で熱膨張率の低下と弾性率の向上とを図るために添加している。無機フィラーには、シリカに代えて、アルミナ、水酸化アルミニウム又はチタン酸バリウム等からなる球状フィラー若しくは破砕フィラーを用いることができる。
　次に、炭酸ガスレーザ光により、層間絶縁樹脂層１４の縦方向（深さ方向）に、下層の回路パターン１２に達する有底バイアホールを形成する。レーザ光による有底バイアホールの形成は、炭酸ガスレーザに代えて、第三高調波ネオジム－イットリウムアルミニウムガーネット（Ｎｄ－ＹＡＧ）レーザ光又は波長が３００ｎｍよりも短い深紫外エキシマレーザ光等を用いるレーザ加工装置により加工してもよい。
　次に、層間絶縁樹脂層１４に形成された有底バイアホールに厚さが０．５μｍの無電解銅めっき膜を形成し、さらに電解めっきを施すことにより、有底バイアホールに厚さが１５μｍのめっき膜を形成する。その後、形成しためっき膜の表面に感光性のドライフィルムレジストを熱圧着によって貼り合わせる。続いて、所望の回路パターンのネガイメージが描画されたガラスマスクを位置合わせする。その後、露光及び現像を行って、めっき膜における回路パターンを除く部分が露出したエッチングレジストを形成する。続いて、エッチングレジストをマスクとしてエッチングを行い、さらにエッチングレジストを剥離する。これにより、層間絶縁樹脂層１４の上に所望の回路パターン１２が形成される。その後図示はしていないが、層間絶縁樹脂層１４の上に、他の層間絶縁樹脂層１４及び回路パターン１２とを複数回繰り返して形成する。従って、最上層の回路パターンが接続パッド１５として形成される。
　次に、フリップチップ実装によるはんだ接合時に、隣り合うはんだバンプ同士のショートを避けるために、配線基板１０の上面及び下面の両面に感光性エポキシ樹脂からなるソルダレジスト樹脂を塗布する。続いて、塗布されたソルダレジスト樹脂に露光及び現像を行って、ソルダレジスト層１６を形成する。但し、ソルダレジスト層１６は感光性材料に限られず、所望の形状を得られるのであれば、他の工法を用いてもよい。例えば、炭酸ガスレーザ、第三高調波Ｎｄ－ＹＡＧレーザ又は波長が３００ｎｍよりも短い深紫外エキシマレーザ等のレーザ光を用いてもよい。ここで、ソルダレジスト層１６の厚さ２０μｍとし、接続パッド１５上のはんだバンプ形成部の開口径は１００μｍとしている。
　次に、図６に示すように、複数の接続パッド１５のうち、半導体チップ１の４つの隅部と対向する接続パッド１５を除いた他の接続パッド１５の上にそれぞれバリアメタル層１７を形成する。
　具体的には、まず、配線基板１０に形成された接続パッド１５のうち、半導体チップ１の隅部に配置されたはんだバンプ４と対向する接続パッド１５をドライフィルムレジストによって覆う。その後、ソルダレジスト層１６の開口部からそれぞれ露出する他の接続パッド１５の上に、バリアメタル層１７として、含有リン濃度が５ｗｔ％となるように無電解ニッケル－リンめっきを施す。続いて、金めっき処理を行うことにより、半導体チップ１の各隅部の電極パッド２と対向しない接続パッド１５の上に、厚さが５μｍの無電解ニッケル－リンめっきと、厚さが０．１μｍの金めっきとからなるバリアメタル層１７が形成される。その後、ドライフィルムレジストを除去する。ここで、複数の接続パッド１５のうちの半導体チップの４つの隅部と対向する接続パッド１５の個数は、各隅部ごとに１個に限られず、複数個であってもよい。
　次に、図７に示すように、半導体チップ１の各電極パッド２の上にＵＢＭ層３を介在させて形成されたはんだバンプ４の表面にフラックス７を付着させる。フラックス７の付着方法は、各はんだバンプ４の表面の全体にフラックス７が濡れ広がり、且つ半導体チップ１に形成されている絶縁保護膜５にフラックス７が付着しなければ、特に方法は問われない。例えば、平坦な面に均一で且つはんだバンプ４高さよりも薄い膜厚に塗布されたフラックス７に、半導体チップ１に形成されたはんだバンプ４を浸漬することによって行うことができる。本実施形態においては、膜厚が５０μｍのフラックス膜に半導体チップ１に形成されたはんだバンプ４を浸漬させることによって、フラックス７を付着した。このようにすると、フラックス７のはんだバンプ４に対する濡れ性の作用により、フラックス７は浸漬されていないはんだバンプ４の表面に濡れ広がるため、はんだバンプ４の表面をフラックス７により均一に覆うことができる。
　次に、図８に示すように、配線基板１０の所定の位置に半導体チップ１を位置合わせし、位置合わせされた半導体チップ１を配線基板１０に搭載する。この搭載段階では、配線基板１０の各接続パッド１５又はバリアメタル層１７には、フラックス７を介して半導体チップ１のはんだバンプ４が接触しており、はんだによる接合はなされていない。
　次に、図９に示すように、はんだリフロー装置により、半導体チップ１が搭載された配線基板１０を、はんだバンプ４に使用した、組成が９６．５ｗｔ％スズ－３．０ｗｔ％銀－０．５ｗｔ％である銅はんだが溶融する温度（融点２１７℃）よりも３０℃以上高い温度を窒素雰囲気下で保持して、２０秒間以上加熱する。これにより、半導体チップ１と配線基板１０との間の接続部に、はんだバンプ４が形成された実装体を得る。
　その後、はんだバンプ４の周辺部に残るフラックスを除去するため、フラックス洗浄を行う。フラックス洗浄は、図９に示すような配線基板１０に半導体チップ１が実装された実装体を洗浄液に完全に浸漬し、周波数が１００ｋＨｚで、出力が１００Ｗの超音波による洗浄を５分間行う。その後、洗浄液から取り出した実装体を速やかに純水を用いて５分間のリンス処理を行う。このように、洗浄液中で超音波処理を行うことにより、実装体における半導体チップ１と配線基板１０との間の隙間部分に洗浄液が効果的に進入し、該隙間部分に残るフラックス７を効率良く除去することができる。実装後にダミーサンプルである半導体チップ１を剥がしてはんだバンプ４の周辺部を観察したところ、はんだバンプ４の周辺部にはフラックス７の残渣はみられなかった。
　フラックス洗浄の効果を高めるため、洗浄中の超音波条件の出力を１０００Ｗよりも高くすると、はんだバンプ４の内部、はんだバンプ４における接続パッド１５又は電極パッド２との界面にクラックが発生した。また、出力を５０Ｗよりも低くするとフラックス残渣は全く除去されなかった。また、超音波の発信周波数を６００ｋＨｚよりも高くした場合と、５０ｋＨｚよりも低くした場合には、いずれもフラックス残渣は除去されなかった。洗浄時間とリンス処理時間とは、１分間を越える条件であればフラックス残渣の除去性に差は見られないが、長時間の超音波処理は配線基板１０が吸湿してしまい、以降の熱処理工程で配線基板１０の膨れやデラミネーションを引き起こすため、洗浄時間は１０分以下が好ましい。
　次に、フラックス洗浄が終了した実装体を、温度が１１５℃～１２５℃の窒素雰囲気で１時間のべーク処理を行う。ベーク時間が１時間よりも短い場合又はベーク温度が１１５℃を下回った場合は、配線基板１０の表面に付着した表面吸着水が十分に除去されない。このため、次のアンダーフィル充填工程において、アンダーフィル樹脂６のソルダレジスト層１６に対する濡れ性が低下して、アンダーフィル樹脂６が十分に充填されなくなる。また、３時間以上のベークを行った場合又は温度が１２５℃を超える場合は、ソルダレジスト層１６の表面が変色する。
　次に、アンダーフィル塗布装置により、実装体における半導体チップ１と配線基板１０との隙間部分に、未硬化のアンダーフィル樹脂６を塗布する。アンダーフィル樹脂６の塗布は、半導体チップ１の外形をなす４つの辺のうち、最も長い辺に沿って所定量を塗布し、塗布されたアンダーフィル樹脂６の粘度を下げて隙間部分への浸透性を高める。このため、図９に示す半導体チップ１が実装された配線基板１０を６５℃程度の温度に過熱した状態で塗布し、塗布後も１０分間、６５℃の温度で放置する。このように、アンダーフィル樹脂６の浸透性を利用して、半導体チップ１と配線基板１０との隙間部分にアンダーフィル樹脂６を浸透させる。
　次に、アンダーフィル樹脂６が塗布された実装体をオーブンへ入れ、温度が１４５℃から１５５℃の窒素雰囲気で１時間の硬化処理を行うことにより、図２に示す半導体装置を得ることができる。この熱処理工程により、未硬化のアンダーフィル樹脂が硬化することから、各はんだバンプ４が封止されるため、外部からの水分の浸入、並びに外的なストレス、熱変形若しくは内部残留応力によって発生する圧縮又はせん断応力からはんだバンプ４による接合部を保護することができる。
　ここで、アンダーフィル樹脂６に対する硬化温度が１３０℃に満たない場合、又は硬化時間が１時間に満たない場合は、アンダーフィル樹脂６が十分に硬化しなくなる。このため、水分の浸入による電気絶縁性が低下する等の封止効果が不十分となる。従って、振動又は熱変形による局所的な応力負荷が発生した場合に、はんだバンプ４による接続部が破壊される。また、アンダーフィル樹脂６の硬化温度が１７０℃を超えた場合、又は硬化時間が３時間を越える場合には、アンダーフィル樹脂６の過剰な硬化反応により配線基板１０が変形する。さらには、はんだバンプ４の接合部又は配線基板１０の内部が破壊したり、剥離が発生したりする。
　以上説明したように、第２の実施形態に係る半導体装置は、半導体チップ１と配線基板１０とを接続する複数のはんだバンプ４のうち、接続応力が最も大きく掛かる半導体チップ１の隅部に配置されたはんだバンプ４が、配線基板１０に形成された接続パッド１５とバリアメタル層１７を介在させることなく接合する。これにより、無電解めっき法により形成されたニッケルを含む化合物膜（バリアメタル層１７）の持つ内部応力による引っ張り方向の応力負荷が掛かることがない。このため、半導体チップ１の各隅部に形成されるはんだバンプ４による接合部の接続信頼性はより一層向上する。
　さらに、前述したように、配線基板１０の接続パッド１５を構成する銅と、はんだバンプ４を構成するスズがニッケル－スズ合金と比べてより強固な銅－スズ合金を形成する。このため、半導体チップ１の隅部に配置されたはんだバンプ４の、配線基板１０の接続パッド１５に対する接合強度が向上する。従って、負荷として半導体チップ１の各隅部に集中する応力が効果的に緩和されて、温度サイクル試験等によるクラックの発生を抑制しながら、半導体チップ１全体の接合強度をより高めることが可能となる。
　第２の実施形態に係る半導体装置を製造後の状態において、第１の実施形態と同様の検査を行ったところ、信頼性評価の判断基準である１０００サイクル後においても、接続抵抗値の変化率は、初期抵抗値に対して＋１０％以下であった。また、１５００サイクル後においても、接続抵抗値の変化率は、初期抵抗値に対して＋１０％以下であり、良好な温度サイクル試験耐性を持つことを確認している。
　（第２の実施形態の第１変形例）
　第１変形例として、半導体チップ１の電極パッド２の上に形成されるＵＢＭ層３を構成する無電解ニッケル－リンめっきの厚さと、配線基板１０の接続パッド１５の上に形成されるバリアメタル層１７を構成する無電解ニッケル－リンめっきの厚さとを、いずれも５μｍに代えて１０μｍとする。
　第２変形例においても、第１及び第２の実施形態と同様の温度サイクル試験の結果、信頼性評価の判断基準である１０００サイクル後における接続抵抗値の変化率が初期抵抗値に対して＋１０％以下であり、また１５００サイクル後における接続抵抗値の変化率も初期抵抗値に対して＋１０％以下であり、繰り返しの温度変化に対して良好な耐性を持つことを確認している。
　（第２の実施形態の第２変形例）
　第２変形例として、半導体チップ１の電極パッド２の上に形成されるＵＢＭ層３を構成する無電解ニッケル－リンめっきと、配線基板１０の接続パッド１５の上に形成されるバリアメタル層１７を構成する無電解ニッケル－リンめっきに代えて、いずれも無電解ニッケル－ボロンめっきとしている。無電解ニッケル－ボロンめっきの厚さは共に５μｍである。
　第２変形例においては、第１及び第２の実施形態と同様の温度サイクル試験の結果、信頼性評価の判断基準である１０００サイクル後における接続抵抗値の変化率が初期抵抗値に対して＋１０％以下であった。なお、１５００サイクル後における接続抵抗値の変化率は初期抵抗値に対して＋１０％を超える不良が発生した。抵抗変化の発生原因を確認するため、温度サイクル試験後の半導体装置に対して不良モードの解析を行った結果、抵抗の上昇が発生した箇所のはんだバンプ４と接合された、配線基板１０のバリアメタル層１７である無電解ニッケル－ボロンめっきにクラックが観察された。
　このように、ＵＢＭ層３及びバリアメタル層１７の組成を無電解ニッケル－リンめっきに代えて、無電解ニッケル－ボロンめっきを用いた場合でも、信頼性評価の判断基準である１０００サイクル後の接続抵抗値の変化率は初期抵抗値に対して＋１０％以下であり、信頼性評価の判断基準に達している。
　（第２の実施形態の第３変形例）
　第３変形例として、配線基板１０の接続パッド１５の上に形成されるバリアメタル層１７を構成する無電解ニッケル－リンめっきの厚さを５μｍに代えて１０μｍとする。一方、半導体チップ１の電極パッド２の上に形成されるＵＢＭ層３の厚さは、５μｍのままとしている。
　第３変形例においては、第１及び第２の実施形態と同様の温度サイクル試験の結果、信頼性評価の判断基準である１０００サイクル後における接続抵抗値の変化率が初期抵抗値に対して＋１０％以下であった。しかしながら、１２５０サイクル後では接続抵抗値の変化率が初期抵抗値に対して＋１０％を超え、１５００サイクル後には断線に至る不良が発生した。
　断線不良の発生原因を確認するため、温度サイクル試験後の半導体装置に対して不良モードの解析を行った結果、抵抗上昇が発生した箇所は、半導体チップ１の隅部に形成されたはんだバンプ４ではなく、それ以外のはんだバンプ４で且つ配線基板１０のバリアメタル層１５に近い部分のはんだバンプ４の内部に生じたクラックであることが確認された。
　以上により、はんだバンプ４とそれぞれ接合されるバリア膜である、半導体チップ１のＵＢＭ層３及び配線基板１０のバリアメタル層１５は、膜厚が互いに等しい、すなわち接合部の組成が互いに等しいことが重要である。
　以上説明したように、第２の実施形態及びその変形例に係る半導体装置によると、半導体チップ１と配線基板１０とを接続するはんだバンプ４のうち、接続応力が最も大きく掛かる半導体チップ１の隅部に形成されたはんだバンプ４が配線基板１０の接続パッド上にバリアメタル層１７を形成しない部位と接合する。これにより、配線基板１０の銅からなる接続パッド１５は、バリアメタル層１７を介さずに直接にはんだバンプ４と接続される。このため、バリアメタル層１７の主成分であるニッケルと、はんだバンプの主成分であるスズとが温度サイクル試験により負荷を受ける接合面に対して配線基板１０の主面と平行な方向からの擦り応力に対して脆弱なニッケル－スズ合金が接合部に形成されることがなくなる。この脆弱なニッケル－スズ合金の代わりに、擦り応力に対して高い耐性を持つ銅－スズ合金による接合が形成される。その上、無電解ニッケル系めっき膜が持つ内部応力による引っ張り方向の応力負荷が掛かることがなくなる。このため、配線基板１０の接続パッド１５との界面部分の接合強度が向上するので、負荷として半導体チップ１の隅部に集中的に掛かる応力が効果的に緩和される。
　また、複数のはんだバンプ４のうち、半導体チップ１の隅部を除くはんだバンプ４は、半導体チップ１の配線基板１０への実装時のはんだ濡れ性の向上と、配線基板１０の製造後から実装までの経時変化による表面の酸化防止との観点から、配線基板１０にバリアメタル層１７を設ける必要がある。そこで、はんだバンプ４における接続パッド１５と反対側に位置する半導体チップ１のＵＢＭ層３には、バリアメタル層１７と同一の組成及び同一の厚さ（体積）を持つ無電解ニッケル系めっきを用いることが好ましい。この構成により、半導体チップ１の隅部を除く各はんだバンプ４が受けるバリアメタル層１７及びＵＢＭ層３からの引っ張り応力が同方向で同程度となる。
　これにより、はんだバンプ４の接合面における応力の方向による偏りが発生し難くなるため、実装工程時及び温度サイクル試験時等に発生が懸念されるはんだバンプ４の内部に生じるクラックを抑制できる。従って、半導体チップ１側に形成されるはんだバンプ４の大きさを特異的に変更することなく、クラック耐性が高い接合形態を形成することができる。
　（比較例）
　以下、本発明の比較例について図面を参照しながら説明する。
　図１０は本発明の比較例に係る半導体装置の部分的な断面構成を示している。
　比較例に係る配線基板１０Ａは、半導体チップ１の電極パッド１１とはんだバンプ４を介して接続する全ての接続パッド１５の上に、バリアメタル層が形成されない構造を採る。
　本比較例に係る配線基板１０Ａを製造するには、ソルダレジスト層１６を形成するまでは、第１の及び第２の実施形態と同様であり、その後、バリアメタル層１７を形成せずにそのまま配線基板１０Ａとしている。また、半導体チップ１と配線基板１０Ａの実装は、第１の実施形態と同様の条件としている
　本比較例においては、半導体チップ１と配線基板１０Ａがはんだバンプ４を介して接続される場合に、全てのはんだバンプ４における半導体チップ１側に形成される接合界面が、水平方向からの擦り応力に対して脆弱なニッケルスズ（Ｎｉ６Ｓｎ５及びＮｉ３Ｓｎ４）合金となる。
　一方、全てのはんだバンプ４における配線基板１０Ａ側に形成される接合界面が接続パッド１５を構成する銅と、はんだバンプ４の組成に含まれるスズとにより、ニッケル－スズ合金と比較して強固な銅－スズ合金が形成される。従って、全てのはんだバンプ４の上下の接合界面に異なる組成の接合部が形成されることにより、半導体装置に熱ストレスが印加された際に、接合強度が高い配線基板１０Ａ側に引っ張り方向の応力が全ての接合部に均一に掛かる。その結果、接合強度が低い半導体チップ１側のニッケル－スズ合金部の、半導体チップ１の各隅部に掛かる応力を緩和することができない。
　このため、温度サイクル試験によって半導体チップ１の各隅部に形成されるはんだバンプ４による接合部の半導体チップ１側にクラックが発生するおそれがある。
　本比較例に係る半導体装置は、温度サイクル試験の結果、７５０サイクル後に接続抵抗値の変化率が初期抵抗値に対して＋１０％を越え、１２５０サイクル後に断線不良が発生し、温度変化に対する耐性が劣ることが確認された。
　断線不良の発生原因を確認するため、温度サイクル試験１２５０サイクル後の半導体装置に対して不良モード解析を行った結果、半導体チップ１の隅部に配置された電極パッド２の上のＵＢＭ層３とはんだバンプ４との接合部の界面部分にクラックが観察された。
　本発明に係る半導体装置及びその製造方法は、半導体チップに形成するはんだバンプの形成方法を限定することなく、また、はんだバンプによる複数の接続部の面積をいずれも同程度に保ったままで、接続信頼性が高い実装が可能な半導体装置を得ることができ、はんだバンプを用いたフリップチップ実装により形成される種々の電子機器分野に有用である。
１　　　半導体チップ
２　　　電極パッド
３　　　アンダーバンプメタル（ＵＢＭ）層
４　　　はんだバンプ
５　　　絶縁保護膜
６　　　アンダーフィル樹脂
７　　　フラックス
１０　　配線基板
１０Ａ　配線基板
１１　　コア基板
１２　　回路パターン
１３　　ビア
１４　　層間絶縁樹脂層
１５　　接続パッド
１６　　ソルダレジスト層
１７　　バリアメタル層
１８　　コンタクトプラグ

Claims (13)

  1. 　少なくとも１つの素子が形成された素子形成面と該素子形成面に形成された複数の電極パッドとを有する半導体チップと、
    　主面が前記半導体チップの素子形成面と対向し、且つそれぞれが前記主面の前記各電極パッドと対向する位置に形成された複数の接続パッドを有する配線基板と、
    　前記各電極パッドと前記各接続パッドとの間にそれぞれ設けられ、前記各電極パッドと前記各接続パッドとを電気的に接続する複数のはんだバンプとを備え、
    　前記はんだバンプにおける、前記電極パッド側に形成された第１の層と前記接続パッド側に形成された第２の層とは、材料の主たる組成が同一である半導体装置。
  2. 　請求項１において、
    　前記はんだバンプにおける前記電極パッド側に形成された前記第１の層と前記接続パッド側に形成された前記第２の層とは、共に非晶質である半導体装置。
  3. 　請求項２において、
    　前記はんだバンプにおける前記電極パッドとの間及び前記接続パッドとの間には、それぞれ無電解めっき法により形成されたニッケル化合物からなるバリア層が形成されている半導体装置。
  4. 　請求項１において、
    　前記はんだバンプにおける前記電極パッド側に形成された前記第１の層と前記接続パッド側に形成された前記第２の層とは、共に結晶質である半導体装置。
  5. 　請求項４において、
    　前記はんだバンプにおける前記電極パッドとの間及び前記接続パッドとの間には、それぞれ電解めっき法により形成されたニッケル化合物からなるバリア層が形成されている半導体装置。
  6. 　請求項３又は５において、
    　前記バリア層は、前記半導体チップにおける隅部を除く領域に設けられた、前記電極パッドと前記はんだバンプとの間及び前記接続パッドと前記はんだバンプとの間に形成されている半導体装置。
  7. 　請求項１～６のいずれか１項において、
    　複数の前記はんだバンプは、その体積が互いに等しい半導体装置。
  8. 　少なくとも１つの素子が形成された半導体チップの素子形成面に、複数の電極パッドを選択的に形成する工程（ａ）と、
    　前記工程（ａ）よりも後に、無電解めっき法により、複数の前記電極パッドの少なくとも一部の上に、金属を主成分とする第１のバリア層を形成する工程（ｂ）と、
    　配線基板の主面に、前記半導体チップにおける前記各電極パッドと対向する位置に接続パッドをそれぞれ形成する工程（ｃ）と、
    　前記工程（ｃ）よりも後に、無電解めっき法により、前記配線基板における複数の前記接続パッドの少なくとも一部であって前記第１のバリア層と対向する接続パッドの上に、前記金属を主成分とする第２のバリア層を形成する工程（ｄ）と、
    　前記半導体チップの各電極パッドと前記配線基板の各接続パッドとをそれぞれはんだバンプを介在させて対向させ、前記各はんだバンプにより前記半導体チップと前記配線基板とを固着することにより、前記半導体チップを前記配線基板の主面に実装する工程（ｅ）とを備えている半導体装置の製造方法。
  9. 　請求項８において、
    　前記第１のバリア層及び第２のバリア層を構成する金属は、ニッケルを主成分とする半導体装置の製造方法。
  10. 　請求項８又は９において、
    　前記工程（ｂ）において、前記第１のバリア層は、複数の前記電極パッドのうち前記半導体チップの隅部を除く電極パッドに形成する半導体装置の製造方法。
  11. 　請求項８～１０のいずれか１項において、
    　前記工程（ｄ）において、前記第２のバリア層は、複数の前記接続パッドのうち前記半導体チップの隅部に位置する電極パッドと対向する接続パッドを除いて形成する半導体装置の製造方法。
  12. 　請求項８～１１のいずれか１項において、
    　前記各はんだバンプは、その体積が互いに等しい半導体装置の製造方法。
  13. 　請求項８～１２のいずれか１項において、
    　前記工程（ｅ）よりも後に、前記半導体チップと前記配線基板との間に絶縁性樹脂材を充填し、充填された前記絶縁性樹脂材を硬化させる工程（ｆ）をさらに備えている半導体装置の製造方法。
PCT/JP2009/005495 2009-01-07 2009-10-20 半導体装置及びその製造方法 WO2010079542A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/038,950 US8513818B2 (en) 2009-01-07 2011-03-02 Semiconductor device and method for fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009001444A JP2010161136A (ja) 2009-01-07 2009-01-07 半導体装置及びその製造方法
JP2009-001444 2009-01-07

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/038,950 Continuation US8513818B2 (en) 2009-01-07 2011-03-02 Semiconductor device and method for fabricating the same

Publications (1)

Publication Number Publication Date
WO2010079542A1 true WO2010079542A1 (ja) 2010-07-15

Family

ID=42316322

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/005495 WO2010079542A1 (ja) 2009-01-07 2009-10-20 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US8513818B2 (ja)
JP (1) JP2010161136A (ja)
WO (1) WO2010079542A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012044080A (ja) * 2010-08-23 2012-03-01 Kyocer Slc Technologies Corp 配線基板
JP2013069390A (ja) * 2011-09-26 2013-04-18 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ
CN110233141A (zh) * 2015-02-25 2019-09-13 英特尔公司 用于微电子结构中的互连垫的表面末道层

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5590985B2 (ja) * 2010-06-21 2014-09-17 新光電気工業株式会社 半導体装置及びその製造方法
US8987605B2 (en) 2011-09-28 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of connectors without UBM
WO2013089754A1 (en) * 2011-12-15 2013-06-20 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (bbul) packages
US8633588B2 (en) * 2011-12-21 2014-01-21 Mediatek Inc. Semiconductor package
US9659893B2 (en) 2011-12-21 2017-05-23 Mediatek Inc. Semiconductor package
US8618795B1 (en) * 2012-06-29 2013-12-31 General Electric Company Sensor assembly for use in medical position and orientation tracking
KR102007780B1 (ko) * 2012-07-31 2019-10-21 삼성전자주식회사 멀티 범프 구조의 전기적 연결부를 포함하는 반도체 소자의 제조방법
US9461008B2 (en) * 2012-08-16 2016-10-04 Qualcomm Incorporated Solder on trace technology for interconnect attachment
US10270003B2 (en) 2012-12-04 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for CMOS sensor packaging
KR20150084206A (ko) * 2014-01-13 2015-07-22 삼성전기주식회사 패키지용 기판 제조방법
JP6310354B2 (ja) * 2014-07-28 2018-04-11 太陽誘電株式会社 弾性波デバイス
CN106326616B (zh) * 2015-06-25 2019-01-15 华邦电子股份有限公司 电子构件的应力估算方法
KR101672641B1 (ko) * 2015-07-01 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
KR20170040840A (ko) * 2015-10-05 2017-04-14 삼성전자주식회사 반도체 패키지의 제조방법
MY192389A (en) * 2016-07-01 2022-08-18 Intel Corp Systems, methods, and apparatuses for implementing a pad on solder mask (posm) semiconductor substrate package
FR3070550B1 (fr) * 2017-08-24 2020-07-03 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'assemblage de connecteurs electriques
JP6835051B2 (ja) * 2018-09-26 2021-02-24 日亜化学工業株式会社 回路基板及び部品実装基板、並びに、それらの製造方法
TW202034478A (zh) * 2019-02-04 2020-09-16 日商索尼半導體解決方案公司 電子裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309223A (ja) * 2002-04-17 2003-10-31 Hitachi Ltd 半導体装置及びその製造方法、電子装置及びその製造方法
JP2006049675A (ja) * 2004-08-06 2006-02-16 Matsushita Electric Ind Co Ltd 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013571A (en) * 1997-06-16 2000-01-11 Motorola, Inc. Microelectronic assembly including columnar interconnections and method for forming same
JP3891838B2 (ja) * 2001-12-26 2007-03-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP3897596B2 (ja) * 2002-01-07 2007-03-28 日本テキサス・インスツルメンツ株式会社 半導体装置と配線基板との実装体
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
TW569407B (en) * 2002-05-17 2004-01-01 Advanced Semiconductor Eng Wafer-level package with bump and method for manufacturing the same
JP3988710B2 (ja) * 2003-03-05 2007-10-10 三菱電機株式会社 金属電極を用いた接合方法
US7242097B2 (en) * 2003-06-30 2007-07-10 Intel Corporation Electromigration barrier layers for solder joints
US7112524B2 (en) * 2003-09-29 2006-09-26 Phoenix Precision Technology Corporation Substrate for pre-soldering material and fabrication method thereof
US7410833B2 (en) * 2004-03-31 2008-08-12 International Business Machines Corporation Interconnections for flip-chip using lead-free solders and having reaction barrier layers
US7626829B2 (en) 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
US7411303B2 (en) * 2004-11-09 2008-08-12 Texas Instruments Incorporated Semiconductor assembly having substrate with electroplated contact pads
JP2007242782A (ja) 2006-03-07 2007-09-20 Fujikura Ltd 半導体装置及び電子装置
JP5101169B2 (ja) * 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
JP5150518B2 (ja) * 2008-03-25 2013-02-20 パナソニック株式会社 半導体装置および多層配線基板ならびにそれらの製造方法
JP5103245B2 (ja) * 2008-03-31 2012-12-19 ルネサスエレクトロニクス株式会社 半導体装置
US7812460B2 (en) * 2008-05-30 2010-10-12 Unimicron Technology Corp. Packaging substrate and method for fabricating the same
US7906377B2 (en) * 2008-12-24 2011-03-15 Via Technologies, Inc. Fabrication method of circuit board
US8232643B2 (en) * 2010-02-11 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Lead free solder interconnections for integrated circuits
US8338287B2 (en) * 2010-03-24 2012-12-25 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US8330272B2 (en) * 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8242011B2 (en) * 2011-01-11 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal pillar

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309223A (ja) * 2002-04-17 2003-10-31 Hitachi Ltd 半導体装置及びその製造方法、電子装置及びその製造方法
JP2006049675A (ja) * 2004-08-06 2006-02-16 Matsushita Electric Ind Co Ltd 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012044080A (ja) * 2010-08-23 2012-03-01 Kyocer Slc Technologies Corp 配線基板
JP2013069390A (ja) * 2011-09-26 2013-04-18 Dainippon Printing Co Ltd サスペンション用基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ
CN110233141A (zh) * 2015-02-25 2019-09-13 英特尔公司 用于微电子结构中的互连垫的表面末道层
CN110233141B (zh) * 2015-02-25 2024-01-23 英特尔公司 用于微电子结构中的互连垫的表面末道层

Also Published As

Publication number Publication date
US8513818B2 (en) 2013-08-20
JP2010161136A (ja) 2010-07-22
US20110147927A1 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
WO2010079542A1 (ja) 半導体装置及びその製造方法
JP5150518B2 (ja) 半導体装置および多層配線基板ならびにそれらの製造方法
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
JP4929784B2 (ja) 多層配線基板、半導体装置およびソルダレジスト
TWI459871B (zh) Built-in parts wiring board, built-in parts wiring board manufacturing methods
KR100430203B1 (ko) 반도체 장치 및 그 제조 방법
JP4538373B2 (ja) コアレス配線基板の製造方法、及びそのコアレス配線基板を有する電子装置の製造方法
JP5820991B2 (ja) 半導体装置製造方法および半導体装置
JP3981089B2 (ja) 半導体装置とその製造方法
KR100393363B1 (ko) 반도체 장치 및 그 제조 방법
JP2005310946A (ja) 半導体装置
JP5293185B2 (ja) 電子部品の製造方法
KR100393864B1 (ko) 반도체 장치
TWI242866B (en) Process of forming lead-free bumps on electronic component
JP4599121B2 (ja) 電気中継板
JP2005175510A (ja) 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP2021125565A (ja) 配線基板及び配線基板の製造方法
JP2000174050A (ja) 半導体チップ及び半導体チップの製造方法
JP5509295B2 (ja) 半導体装置
JP2000174052A (ja) 半導体チップ及び半導体チップの製造方法
JP7196936B2 (ja) 半導体装置用配線基板の製造方法、及び半導体装置用配線基板
JP2002064162A (ja) 半導体チップ
JP4172238B2 (ja) 電子部品の実装構造
JP3947043B2 (ja) 半導体装置
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09837432

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09837432

Country of ref document: EP

Kind code of ref document: A1