JP2006049675A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006049675A
JP2006049675A JP2004230479A JP2004230479A JP2006049675A JP 2006049675 A JP2006049675 A JP 2006049675A JP 2004230479 A JP2004230479 A JP 2004230479A JP 2004230479 A JP2004230479 A JP 2004230479A JP 2006049675 A JP2006049675 A JP 2006049675A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
land
lands
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2004230479A
Other languages
English (en)
Inventor
Toshiyuki Nakazawa
利行 仲澤
Shigeji Oida
成志 老田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004230479A priority Critical patent/JP2006049675A/ja
Publication of JP2006049675A publication Critical patent/JP2006049675A/ja
Ceased legal-status Critical Current

Links

Images

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】半導体装置と回路基板との接続を補強する補強用電極ランドの配置、及び形状変更を行って、接続強度を向上させる。
【解決手段】通常の電気的接続用の電極ランド4と同サイズの電極ランドを集合させることにより、接続を補強する補強用電極ランド14を形成する。補強用電極ランド14を設けることで、回路基板への接続強度は20〜25%向上する。このとき補強用電極ランド14の配置は、電気的接続用の電極ランド4を配列した最外周列のライン上より内側の位置であり、補強用電極ランド14を形成する電極ランドの各1点が接触した配置、形状が望ましく、電極ランド4の最外周列のライン上より内側位置に配置することによって、接続強度は30%以上向上する。さらに、補強用電極ランド14のはんだペーストはドーナツ型での溶融状態となるため、外的負荷を中央内部の中空部14’で吸収し接続を補強できる。
【選択図】図2

Description

本発明は、回路基板と電気的接続用の電極ランドを有したエリアアレイ型の半導体装置に関するものである。
従来のエリアアレイ型の半導体装置では、図5に示すように半導体素子1を搭載した素子搭載基板(以下、インターポーザーという)2の裏面には、半導体素子1と電気的に接続され、さらに回路基板3と電気的接続をするための電極ランド4を有している(図6参照)。そして、図7に示すように、半導体装置10は回路基板3にはんだペースト5を介して接続される。
また、図8に示すような、接続状態を補強するための補強用電極ランド6を有した半導体装置11もあり(図9参照)、図10に示すように回路基板3にはんだペースト5を介して接続されるが、補強用電極ランド6には、他の電極ランド4より多いはんだ量のはんだペースト7で接続される。
さらに、図11に示すように、前記半導体装置10の電極ランド4にはんだボールを搭載し、回路基板3に接続されたものもある。このようなエリアアレイ型の半導体装置10’をボールグリッド型と呼び、回路基板3への接続状態で、高さの高いはんだペースト5’となる。
特開平9−162241号公報
このような構成の従来の半導体装置は、回路基板の接続状態において、半導体装置の中心部から最も離れた四隅の電極ランドに、熱的疲労及び機械的疲労等の外的負荷が最も大きくかかることになる。例えば、外的負荷としての加速試験(基板繰り返し曲げ試験)において、半導体装置中心部より円形形状の最外周で負荷が大きくなると考えられるため、半導体装置の中心部分より最も離れた四隅の電極ランドが一番影響を受ける。したがって、中心より最も離れた電極ランドの接続強度が、半導体装置と回路基板との接続強度であると仮定できる。この接続強度の強化として、通常の電極ランドより、約7倍もの面積を有する補強用電極ランドを有した半導体装置や電極ランドにはんだボールを搭載した半導体装置などがある。
しかしながら、接続強度を補強するための補強用電極ランドを有した半導体装置は、半導体装置の中心より最も離れた四隅に補強用電極ランドにより、接続強度は前記半導体装置に比べ向上している。しかし、電極ランドの最外周列のライン上に電極ランド面積の2/5がかかっており、外的負荷として、例えば、加速試験(特に、温度サイクル試験)によって、半導体装置と回路基板間で線膨張係数差による水平方向の延びに差が生じると、これにより破断が発生する。さらに補強用電極ランドが破断することによって、他の電極ランドに大きな負荷がかかり、破断が発生するという問題がある。
また、はんだボールを搭載した半導体装置では、はんだボールを搭載しない半導体装置よりもはんだ量が多くなり接続強度は強くなる。このはんだボールの搭載で半導体装置の電極パッドの高さが高くなり、前述の加速試験(温度サイクル試験)の線膨張係数差による半導体装置と回路基板の水平方向の延びに対して強くなり、また、加速試験(基板繰り返し曲げ試験)においても、垂直方向の負荷に対して強くなるが、やはり、半導体装置の中心部から最も離れた四隅の電極ランドに外的負荷がかかることになり、この点においては、はんだボールを搭載しない半導体装置と同じである。
本発明は、前記従来技術の問題を解決することに指向するものであり、半導体装置と回路基板との接続を補強する補強用電極ランドの配置、及び形状変更を行って、接続強度を向上させた半導体装置を提供することを目的とする。
前記の目的を達成するために、本発明に係る半導体装置は、半導体素子と、半導体素子を表面に実装する素子搭載基板と、素子搭載基板の裏面に半導体素子と電気的に接続され、かつ素子搭載基板を実装する回路基板と電気的に接続するための複数の電極ランドを有する半導体装置において、電極ランドと同サイズの電極ランドの結合集合体からなり、かつ電極ランドと回路基板との接続状態を補強するための補強用電極ランドを備えたこと、さらに、補強用電極ランドを、電気的接続用の複数の電極ランドが配列された最外周列より内側の位置に配置したこと、また電極ランドの結合集合体は、この結合集合体の中央部分に中空部を有すること、また補強用電極ランド及び複数の電極ランドに、はんだボールを搭載したことを特徴とする。
前記構成によれば、補強用電極ランドとして、通常の電極ランドを結合し集合体として配列して、さらに外的負荷を受けやすい電極ランドの最外周列のライン上から内側に配置し、通常の電極ランドの集合体構造の中央部分に中空部を設けることにより、補強用電極ランドの役目を強化し、また、電極ランド及び補強用電極ランドに同一のはんだボールを搭載することができる。
本発明によれば、半導体装置と回路基板の接続強度を、ランドグリッド型、ボールグリッド型に関係なく向上させることができるという効果を奏する。
以下、図面を参照して本発明における実施の形態を詳細に説明する。
図1は本発明の実施の形態1における回路基板に実装する半導体装置の概略構成を示した側面図であり、図2は半導体装置の裏面を示す図である。ここで、前記従来例を示す図5,図6において説明した構成部材と同等の機能を有するものには同一の符号を付す。
以下、本発明の実施の形態1について、図面を参照しながら説明する。図2に示すように、本実施の形態1では、半導体素子1と回路基板3を電気的に接続する通常の電極ランド4と同サイズの電極ランドを集合させることにより、接続を補強する補強用電極ランド14を形成する。補強用電極ランド14を設けることにより、回路基板3への接続強度は20〜25%向上する。このとき補強用電極ランド14の配置は、電気的接続用の電極ランド4を配列した最外周列のライン上より内側の位置であり、補強用電極ランド14を形成している個々の電極ランドの各1点が接触した配置、形状の結合集合体とした構造が望ましい。この電気的接続用の電極ランド4を配列した最外周列のライン上より内側位置に配置することによって、接続強度は30%以上向上する。
図3は本発明の実施の形態2における半導体装置を実装した回路基板を示す側面図である。図3に示すように、この例では4つの電極ランドから補強用電極ランドを構成しているため回路基板3に電気的接続を行った場合、補強用電極ランド14のはんだペースト15のはんだ量は、電気的接続用の電極ランド4におけるはんだペースト5のはんだ量の4倍となる。このとき、前記実施の形態1で説明したとおり、補強用電極ランド14を形成する個々の電極ランドの各1点が接触していることにより、補強用電極ランド14のはんだペースト15はドーナツ型での溶融状態となるため、結合集合体の中央部分に中空部14’が形成され、外的負荷を中央部分の中空部14’で吸収しながら、接続を補強することができる。
図4は本発明の実施の形態3における半導体装置を実装した回路基板を示す側面図である。前記実施の形態1で説明したように、はんだペースト(補強用電極ランド)15’は、電気的接続用のはんだペースト(電極ランド)5’の集合体で形成されていることからはんだペースト(補強用電極ランド)15’においても、特別な工程を追加することなく電気的接続用のはんだペースト(電極ランド)5’と同様に同一のはんだボールを搭載することが可能となる。このはんだボールの搭載によって、さらに25%程度接続強度を向上することができる。
なお、本発明の各実施の形態における補強用電極ランド14は、図3に示すランドグリッド型、図4に示すボールグリッド型の半導体装置に有効である。また、半導体素子1と回路基板3を電気的に接続するためのインターポーザー2は、セラミックキャリア、リードフレーム、有機基板等で形成されているが、本発明の補強用電極ランド14は、面実装するエリアアレイ型の半導体装置であれば、インターポーザー2の材質に関係なく有効である。
本発明に係る半導体装置は、半導体装置と回路基板の接続強度を、ランドグリッド型、ボールグリッド型に関係なく向上でき、回路基板と電気的接続用の電極ランドを有したエリアアレイ型の半導体装置として有用である。
本発明の実施の形態1における回路基板に実装する半導体装置の概略構成を示した側面図 本発明の実施の形態1における半導体装置の裏面を示す図 本発明の実施の形態2における半導体装置を実装した回路基板を示す側面図 本発明の実施の形態3における半導体装置を実装した回路基板を示す側面図 従来の回路基板に実装する半導体装置の概略構成を示した側面図 従来の半導体装置の裏面を示す図 従来の半導体装置を実装した回路基板を示す側面図 従来の回路基板に実装する補強用電極ランドを有する半導体装置の概略構成を示した側面図 従来の補強用電極ランドを有する半導体装置の裏面を示す図 従来の補強用電極ランドを有する半導体装置を実装した回路基板を示す側面図 従来のはんだボールを搭載する半導体装置を実装した回路基板を示す側面図
符号の説明
1 半導体素子
2 素子搭載基板(インターポーザー)
3 回路基板
4 電極ランド
5,5’,7,15,15’ はんだペースト
6,14 補強用電極ランド
14’ 中空部
10,10’,11,12,12’ 半導体装置

Claims (4)

  1. 半導体素子と、前記半導体素子を表面に実装する素子搭載基板と、前記素子搭載基板の裏面に前記半導体素子と電気的に接続され、かつ前記素子搭載基板を実装する回路基板と電気的に接続するための複数の電極ランドを有する半導体装置において、
    前記電極ランドと同サイズの前記電極ランドの結合集合体からなり、かつ前記電極ランドと前記回路基板との接続状態を補強するための補強用電極ランドを備えたことを特徴とする半導体装置。
  2. 前記補強用電極ランドを、複数の電極ランドが配列された最外周列より内側の位置に配置したことを特徴とする請求項1記載の半導体装置。
  3. 前記電極ランドの結合集合体は、前記結合集合体の中央部分に中空部を有することを特徴とする請求項1記載の半導体装置。
  4. 前記補強用電極ランド及び複数の電極ランドに、はんだボールを搭載したことを特徴とする請求項1記載の半導体装置。
JP2004230479A 2004-08-06 2004-08-06 半導体装置 Ceased JP2006049675A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004230479A JP2006049675A (ja) 2004-08-06 2004-08-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004230479A JP2006049675A (ja) 2004-08-06 2004-08-06 半導体装置

Publications (1)

Publication Number Publication Date
JP2006049675A true JP2006049675A (ja) 2006-02-16

Family

ID=36027867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004230479A Ceased JP2006049675A (ja) 2004-08-06 2004-08-06 半導体装置

Country Status (1)

Country Link
JP (1) JP2006049675A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010079542A1 (ja) * 2009-01-07 2010-07-15 パナソニック株式会社 半導体装置及びその製造方法
JP2015035531A (ja) * 2013-08-09 2015-02-19 キヤノン株式会社 回路基板及び電子機器
CN111052883A (zh) * 2017-08-28 2020-04-21 菲尼萨公司 模块安装转接板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010079542A1 (ja) * 2009-01-07 2010-07-15 パナソニック株式会社 半導体装置及びその製造方法
US8513818B2 (en) 2009-01-07 2013-08-20 Panasonic Corporation Semiconductor device and method for fabricating the same
JP2015035531A (ja) * 2013-08-09 2015-02-19 キヤノン株式会社 回路基板及び電子機器
CN111052883A (zh) * 2017-08-28 2020-04-21 菲尼萨公司 模块安装转接板
JP2020529136A (ja) * 2017-08-28 2020-10-01 フィニサー コーポレイション モジュールマウントインターポーザ
CN111052883B (zh) * 2017-08-28 2023-07-28 菲尼萨公司 模块安装转接板

Similar Documents

Publication Publication Date Title
US6927491B1 (en) Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board
JP6750872B2 (ja) プリント配線板、プリント回路板及び電子機器
JP2006295156A (ja) 半導体モジュール及びそれの製造方法
JP2006344824A (ja) 半導体装置および半導体装置の製造方法
JP4738996B2 (ja) 半導体装置
US20080308927A1 (en) Semiconductor device with heat sink plate
US20050090125A1 (en) Electronic assembly having a more dense arrangement of contacts that allows for routing of traces to the contacts
JP2006049675A (ja) 半導体装置
CN1791978A (zh) 互连图案设计
JPH07321247A (ja) Bga型半導体装置とそれを実装する基板
KR100701695B1 (ko) 칩 사이즈 패키지
JP2001257289A (ja) 半導体パッケージ、半導体装置並びに半導体装置の製造方法
JP5403944B2 (ja) 半導体装置、半導体装置の製造方法および分割前基板
JP4976767B2 (ja) 積層形半導体装置
JP3753069B2 (ja) ボールグリッドアレイ及びその端子構造
JP2001177226A (ja) プリント配線板並びに裏面電極型電気部品及びプリント配線板を備える電気部品装置
JP4962388B2 (ja) 配線基板
JP3217041B2 (ja) 電子部品の実装構造
JP2004273583A (ja) 配線基板構造体
JP2001298124A (ja) Bga型半導体装置とそれを実装する基板
JP2011096909A (ja) 電子回路装置
JP5879090B2 (ja) プリント配線板
JP2015053390A (ja) プリント配線板および半導体装置
US20100096751A1 (en) Semiconductor device
JP5581701B2 (ja) 高周波回路基板装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A045 Written measure of dismissal of application

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20100727