JP5581701B2 - 高周波回路基板装置 - Google Patents

高周波回路基板装置 Download PDF

Info

Publication number
JP5581701B2
JP5581701B2 JP2010007987A JP2010007987A JP5581701B2 JP 5581701 B2 JP5581701 B2 JP 5581701B2 JP 2010007987 A JP2010007987 A JP 2010007987A JP 2010007987 A JP2010007987 A JP 2010007987A JP 5581701 B2 JP5581701 B2 JP 5581701B2
Authority
JP
Japan
Prior art keywords
ceramic substrate
substrate
resin
ball grid
grid array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010007987A
Other languages
English (en)
Other versions
JP2011146625A (ja
Inventor
和宏 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010007987A priority Critical patent/JP5581701B2/ja
Publication of JP2011146625A publication Critical patent/JP2011146625A/ja
Application granted granted Critical
Publication of JP5581701B2 publication Critical patent/JP5581701B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Description

この発明は、セラミック基板と樹脂基板をバンプで接続した高周波回路基板装置に関する。
従来、セラミック基板と樹脂基板を多数配列されたバンプで接合するBGA(Ball Grid Array;ボールグリッドアレイ)実装では、両者の線膨張係数に2倍以上の差があるため、両基板のバンプ間に樹脂等アンダーフィル剤を充填して固定することで、周囲温度変化により生じる熱応力を抑制し、バンプ接合部の破損を防止していた(例えば、特許文献1参照)。また、セラミック基板と樹脂基板の間に、線膨張係数が中間値を持つ線膨張中間層(ラミネート)を入れて2階建ての段積み構造とし、応力を分散させるバンプ実装技術も知られている(例えば、特許文献2参照)。
特開平11−17044 特開2002−237553
しかしながら、このような従来のバンプ実装を行う場合、熱応力抑制策を何も取らない場合に比してセラミック基板寸法を大きくすることができるものの、線膨張係数差が大きい2種の構成物を接合する以上は、依然としてセラミック基板寸法の制約が残ってしまう。
また、特許文献1について言えば、アンダーフィルは誘電物質であることから、バンプに高周波電流が流れる高周波回路で使用すると電気的特性劣化が避けられず、製法としても、液状樹脂を流しこむことから樹脂の充填位置および量のコントロールが非常に難しくて煩雑なものとなっていた。
また、特許文献2について言えば、線膨張中間層を設けた複雑な段積み構成になると、高周波特性の劣化が避けられないだけでなく、高周波回路設計が非常に複雑となり、組立工数も増えて高価なものとなっていた。
したがって、高周波回路のBGA実装において、アンダーフィルや線膨張中間層を使用せずに、セラミック基板の大きさを熱応力破壊が生じない寸法に限定しているのが実情である。このように、BGA実装は立体的に回路接続が出来ることから、回路基板や回路モジュールの小型化に大変有効な実装構成であるが、BGA実装に伴う強度劣化に耐え得る寸法に限定しなければならないため、必要な回路規模を大きく構成することが出来なくなる場合が多い、という問題があった。
この発明による高周波回路基板装置は、セラミック基板と樹脂基板をバンプ接続する際に、セラミック基板に所要規模の高周波回路を形成しても、アンダーフィルや線膨張中間層を使用すること無く、バンプ接合部の熱応力破壊を防ぐことのできる基板接合構造を得ることを目的とする。
この発明による高周波回路基板装置は、複数のランドが配列されたセラミック基板と、複数のランドが配列された樹脂基板と、前記樹脂基板のランドと前記セラミック基板のランドの間に接合され、ボールグリッドアレイを構成する複数のバンプと、を備え、前記セラミック基板の外形幅は、前記ボールグリッドアレイの形成領域よりも大きく、前記ボールグリッドアレイが前記セラミック基板の中央部にのみ形成されたものである。
また、複数のランドが配列されたセラミック基板と、複数のランドが配列された樹脂基板と、前記樹脂基板のランドと前記セラミック基板のランドの間に接合され、ボールグリッドアレイを構成する複数のバンプと、を備え、前記ボールグリッドアレイを前記セラミック基板の一部にのみ形成し、前記セラミック基板がバンプにより支えられていない位置に、弾性樹脂からなる支持部材を設けても良い。
この発明によれば、バンプを配列して形成するBGA実装領域をバンプ接合部の熱応力破壊が生じない大きさの寸法領域に限定することができるため、セラミック基板全体の大きさに限定されずに、所要回路規模のBGA実装構造を得ることが可能となる。
この発明に係る実施の形態1によるセラミック基板と樹脂基板の接続構造の断面図を示す。 この発明に係る実施の形態1によるセラミック基板のバンプ形成面を示す図である。 この発明に係る実施の形態2によるセラミック基板と樹脂基板の接続構造の断面図を示す。 この発明に係る実施の形態2によるセラミック基板のバンプ形成面を示す図である。 この発明に係る実施の形態2の他の態様によるセラミック基板のバンプ形成面を示す図である。
実施の形態1.
図1は、この発明に係る実施の形態1による高周波回路基板装置の、セラミック基板と樹脂基板との接続構造を示す断面図である。図2は、この発明に係る実施の形態1によるセラミック基板のバンプ形成面を示す図である。
図1、2において、実施の形態1による高周波回路基板装置100は、セラミック基板1とセラミック基板6を、導体のバンプ4を介して接続することで構成される。セラミック基板1の一方の面には、部品2を実装するための回路パターン3が形成される。セラミック基板1の他方の面には、バンプ4を接合するための複数のランド5が配列されている。ランド5は、導体パターンによって構成され、セラミック基板1の中央に集中して配列される。樹脂基板6はガラスエポキシ樹脂やBTレジンなどの樹脂を素材として構成され、樹脂基板6の一方の面には、複数のランド7が配列されている。ランド7は導体パターンによって構成され、ランド5に対向する位置に配置されて、ランド5と同じ数および同じピッチで配列される。
セラミック基板1のランド5と樹脂基板6のランド7とがそれぞれバンプ4によって接合されることでBGA領域8が形成されて、BGA実装構造が構成される。セラミック基板1と樹脂基板6を接合する際、熱応力破壊が生じない寸法以内にのみバンプを集めて、BGA実装構造が形成されている。セラミック基板1の外形寸法(縦または横の外形幅)は、BGA領域8の寸法(縦または横の領域幅)よりも大きく、例えば(縦または横の)寸法差が20mm以上大きくなるようになされている。
BGA実装構造は、基板同士の電気的接続を、基板面対基板面で接合する方法であり、基板面には所定の配列にボールまたはバンプと呼ぶ突起形状の電極を、格子状に平面的に並べることから、BGAと称されている。
BGA実装構造では、半導体素子、受動素子等の部品をセラミック基板(ここではセラミック基板1)に搭載して形成した回路ブロックを、マザーボード(ここでは樹脂基板6)に最小面積で実装することができる。また、セラミック基板とマザーボード間の全接合点が最短接続及び一括同時接合できる利点がある。ボールまたはバンプには、半田、導体膜で覆われた樹脂、メッキ積上げ、金属ボール、等各種有り、用途、目的により使い分けられている。ここでは、これらを総てバンプと称する。
セラミック基板1の線膨張係数は、5〜7PPM程度であるのに対し、樹脂基板5の線膨張係数は16PPM前後と、その差は2倍以上ある。このため、高周波回路基板装置100が加熱されれば、樹脂基板6は大きく進展し、セラミック基板1の伸びは小さいことから、使用環境の温度変化により最外縁に位置するバンプ4の接続部に最大の熱応力が発生する。バンプ4をはんだなど接合工程の温度が高い方法で接合する場合には、その接合冷却後において、バンプ4の各接合部にセラミック基板1の中心方向に向かう引張り力が残留応力として残ることとなる。これら熱応力は、BGA領域8の外縁部ほど大きく、中心部ほど小さい。また、BGA領域8の領域寸法が大きいほど、外縁部の熱応力は増大する。各基板が晒される実使用環境では、70〜100℃程度の温度変化幅のヒートサイクルが加わるため、伸び縮みによる繰り返し応力が加わることとなる。
BGA領域8の領域寸法が大きいほど使用環境の温度変化による熱応力は大きくなり、その寸法限度を超えるとBGA領域8の外周部からバンプ4接続点の構造劣化が進み、最終的には断裂となり、セラミック基板1と樹脂基板6との電気的接続を絶つ故障に至ることとなる。
従来のBGA実装構造では、セラミック基板1の全面にバンプ4を配列して、全面全てが樹脂基板6と接合されていた。このため、セラミック基板1の寸法はBGA領域8の寸法とほぼ同寸となり、セラミック基板1の寸法が大きくなるほどBGA外縁部の断裂が発生し易くなっていた。使用環境の温度変化があってもBGAの断裂が生じないセラミック基板の寸法は、素材の線膨張係数と環境温度幅によっても異なってくるが、概ね20mm角(□)以内が寸法限度となっていた。
一方、高周波回路基板100では、セラミック基板1と樹脂基板6との間で、電気信号や電源の授受を行ってインターフェースを取るべきランド5およびランド7の数(インターフェース数または接続信号数)が実際には少ない。このように、回路面積に対するインターフェース数または接続信号数の比率が小さいので、セラミック基板1の全面にバンプ4を形成する必要が無い。
実施の形態1ではこの性質を利用して、樹脂基板6との接続が必要なバンプ4をセラミック基板1の中央部だけに集め、BGA領域8の形成領域寸法を従来構成でもバンプ4の断裂が生じない程度の大きさの範囲内で形成している。具体的には、BGA領域8の形成領域寸法を概ね20mm角以内とする。
このようにすることで、セラミック基板1は中央のBGA領域8の部分を柱とする平屋根型或いは平傘型で樹脂基板6上に実装されこととなり、セラミック基板1と樹脂基板6の間でBGA領域8の周囲に形成される中空部の寸法分だけ、回路形成領域を拡大することができる。
また、搭載される部品重量や使用される機械的環境の制約によりセラミック基板1の最大寸法が決められるが、少なくとも従来面積比で9倍程度まで大きくすることが可能である。例えば、BGA領域8の形成領域寸法が20mm角であるとすれば、セラミック基板1の寸法を60mm角とすることが可能である。
以上により、この実施の形態に係るセラミック基板1と樹脂基板6のBGA型実装構造による高周波回路基板装置は、複数のランド5が配列されたセラミック基板1と、複数のランド7が配列された樹脂基板6と、樹脂基板6のランド7とセラミック基板1のランド5の間に接合され、ボールグリッドアレイを構成する複数のバンプ4とを備え、セラミック基板1の外形幅は、前記ボールグリッドアレイの形成領域よりも大きく、前記ボールグリッドアレイが前記セラミック基板1の中央部にのみ形成されたことを特徴とする。
また、前記セラミック基板1の最大外形幅と、前記ボールグリッドアレイの形成領域におけるセラミック基板1の最大外形幅と同一方向での最大幅との差は、20mm以上であっても良い。
また、前記セラミック基板1をバンプ接合した際に、バンプ接続部の破壊が生じない寸法範囲を、前記ボールグリッドアレイの形成領域としても良い。
このようにして、実施の形態によるセラミック基板1と樹脂基板6のBGA型実装構造では、バンプを配列して形成するBGA領域において、はんだ割れやセラミック割れなどのバンプ接合部における熱応力破壊が生じない大きさの寸法領域に限定しているため、BGA領域に何らの熱応力破壊防止構造を設けなくても、熱応力破壊が生じることは無く、かつセラミック基板全体の大きさが限定されないので、必要な回路規模を形成したBGA実装構造を得ることが可能となる。
特に、アンダーフィルや線膨張中間層を用いた複雑な2段構造をとらずとも、セラミック基板の寸法を従来面積比で約9倍の大きさとすることが可能となり、所望の回路規模の高周波回路をセラミック基板上に形成することができる。
また、セラミック基板1と樹脂基板6のBGA接合部において、接合部周辺に何らの補強固定を行わないことから、高周波回路基板装置の組立工程は最小限で済むこととなり、高周波回路装置の低コスト化に有利な効果を得られる。
実施の形態2.
図3は、この発明に係る実施の形態2による高周波回路基板装置の、セラミック基板と樹脂基板との接続構造を示す断面図である。図4は、この発明に係る実施の形態2によるセラミック基板のバンプ形成面を示す図である。図5は、この発明に係る実施の形態2による他の態様のセラミック基板のバンプ形成面を示す。図3、4、5において、符号1〜7に示す構成は、実施の形態1の場合と類似の構成を示す。
この実施の形態2による図3、4に示す態様の高周波回路基板装置100では、セラミック基板1と樹脂基板6の接合されるBGA領域8が、セラミック基板1の中央ではなく、基板端部に向かって偏った位置に設けてある。このため、BGA領域8で支えるセラミック基板1の重量に偏りを生じないように、セラミック基板1の重量を共に支えるゴム状樹脂9が、セミック基板1の端に設けてあり、セラミック基板1が樹脂基板6に対して両持ちで支持される。ゴム状樹脂9は、弾性樹脂であれば良く、また図4の水平方向のみならず、さらに図4の上下方向にも配置されても良い。
次に、この実施の形態2による図5に示す態様の高周波回路基板装置では、セラミック基板1と樹脂基板6の接合されるBGA領域8を、セラミック基板1の中央に設けている。図5ではセラミック基板1の大きさが非常に長い場合を示しており、セラミック基板1の重量を支える必要がある基板両端部にゴム状樹脂9を設けている。これによって、セラミック基板1は、樹脂基板6に対してBGA領域8と少なくとも2つ以上のゴム状樹脂9の少なくとも3個所以上で支持される。ゴム状樹脂9は、図4の水平方向のみならず、さらに図4の上下方向に配置されても良い。
なお、ゴム状樹脂9は、セラミック基板1と樹脂基板6の双方に接着してあっても一方にのみ接着してあっても構わない。ただし、ゴム状樹脂9をセラミック基板1と樹脂基板6の双方に接着する場合は、双方の線膨張差から発生する変移を吸収し得る材質を選ぶと良く、例えばテフロン(登録商標)樹脂や弾性を有したナノチューブから成る樹脂体などを用いるのが良い。
以上により、この実施の形態に係るセラミック基板1と樹脂基板6のBGA型実装構造による高周波回路基板装置は、複数のランド5が配列されたセラミック基板1と、複数のランド7が配列された樹脂基板6と、樹脂基板6のランド7とセラミック基板1のランド5の間に接合され、ボールグリッドアレイを構成する複数のバンプ4とを備え、前記ボールグリッドアレイをセラミック基板1の一部にのみ形成し、セラミック基板1がバンプ4により支えられていない位置に、弾性樹脂からなる支持部材(ゴム状樹脂9)を設けたことを特徴とする。
この実施の形態2によるセラミック基板1と樹脂基板6のBGA型実装構造では、支えとなるゴム状樹脂9を用いて複数個所でセラミック基板1を支持することができるので、BGA領域8の形成位置は回路構成上所望の位置に設けることが可能となり、セラミック基板1の寸法自由度及び回路規模の自由度は格段に増すこととなる。
この発明は、特に接続信号数が少ない高周波回路基板の接合に有効であるが、BGA領域寸法が従来構成でもバンプ接合部に断裂が生じない大きさを超えない範囲で用いる限り、デジタル回路基板の接合にも有効である。またセラミック基板と樹脂基板との接合のように線膨張の差が大きいものをバンプにより接合する構成物全般に対しても適用可能である。
1 セラミック基板、2 部品、3 回路パターン、4 バンプ、5 ランド、6 樹脂基板、7 ランド、8 BGA領域、9 ゴム状樹脂、100 高周波回路基板装置。

Claims (2)

  1. 複数のランドが配列されたセラミック基板と、
    複数のランドが配列された樹脂基板と、
    前記樹脂基板のランドと前記セラミック基板のランドの間に接合され、ボールグリッドアレイを構成する複数のバンプと、
    を備え、
    前記セラミック基板をバンプ接合した際にバンプ接続部の破壊が生じない寸法範囲を、前記ボールグリッドアレイの形成領域とし、
    前記セラミック基板の最大外形幅は、前記ボールグリッドアレイの形成領域よりも20mm以上大きく、前記ボールグリッドアレイが前記セラミック基板の中央部にのみ形成された高周波回路基板装置。
  2. 複数のランドが配列されたセラミック基板と、
    複数のランドが配列された樹脂基板と、
    前記樹脂基板のランドと前記セラミック基板のランドの間に接合され、ボールグリッドアレイを構成する複数のバンプと、
    を備え、
    前記ボールグリッドアレイを前記セラミック基板の一端部に向かって偏った位置にのみに形成し、前記ボールグリッドアレイ領域で支える前記セラミック基板の重量に偏りを生じないように、前記セラミック基板が前記バンプにより支えられていない前記セラミック基板の他端部に、前記セラミック基板の重量を前記ボールグリッドアレイ領域とともに支える弾性樹脂からなる支持部材を設け、前記セラミック基板を前記樹脂基板に対して前記ボールグリッドアレイ領域及び支持部材の両持ちで支持する、
    または前記ボールグリッドアレイを前記セラミック基板の中央部にのみに形成し、前記セラミック基板が前記バンプにより支えられていない前記セラミック基板の重量を支える必要がある基板両端部に、前記弾性樹脂からなる支持部材を設け、前記セラミック基板を、前記樹脂基板に対して前記ボールグリッドアレイ領域及び少なくとも2つ以上の前記支持部材の少なくとも3個所以上で支持する、
    ことを特徴とした高周波回路基板装置。
JP2010007987A 2010-01-18 2010-01-18 高周波回路基板装置 Expired - Fee Related JP5581701B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010007987A JP5581701B2 (ja) 2010-01-18 2010-01-18 高周波回路基板装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010007987A JP5581701B2 (ja) 2010-01-18 2010-01-18 高周波回路基板装置

Publications (2)

Publication Number Publication Date
JP2011146625A JP2011146625A (ja) 2011-07-28
JP5581701B2 true JP5581701B2 (ja) 2014-09-03

Family

ID=44461195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010007987A Expired - Fee Related JP5581701B2 (ja) 2010-01-18 2010-01-18 高周波回路基板装置

Country Status (1)

Country Link
JP (1) JP5581701B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226422A (ja) * 1994-02-14 1995-08-22 Sumitomo Electric Ind Ltd 電子部品パッケージ
JP2859143B2 (ja) * 1994-11-08 1999-02-17 松下電器産業株式会社 モジュール部品
JP3196583B2 (ja) * 1995-08-24 2001-08-06 松下電器産業株式会社 バンプ付ワークの実装方法
JP2006086161A (ja) * 2004-09-14 2006-03-30 Canon Inc 半導体装置
JP2007157775A (ja) * 2005-11-30 2007-06-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2011146625A (ja) 2011-07-28

Similar Documents

Publication Publication Date Title
JP4450113B2 (ja) 半導体装置及びその製造方法
JP6221499B2 (ja) 電子装置及び電子装置の製造方法
US9326372B2 (en) Semiconductor device manufacturing method and semiconductor mounting substrate
WO2013085492A1 (en) Shaped and oriented solder joints
JP4844216B2 (ja) 多層回路配線基板及び半導体装置
JP5973461B2 (ja) 拡張型半導体チップ及び半導体装置
TW201528448A (zh) 配線基板及將半導體元件安裝至配線基板的安裝方法
JP2006245076A (ja) 半導体装置
US8736044B2 (en) Lid for an electrical hardware component
JP5115269B2 (ja) 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
JP5581701B2 (ja) 高周波回路基板装置
JP2008205184A (ja) 実装構造、その実装構造の製造方法、半導体装置、その半導体装置の製造方法
JP4894347B2 (ja) 半導体集積回路素子搭載用基板および半導体装置
JP2010283215A (ja) 電子装置および電子装置を製造する方法
US10314166B2 (en) Printed wiring board
JP5708489B2 (ja) 互いに絶縁された金属性の電源側およびグランド側補強部材を有する半導体装置
JP2011166096A (ja) 表面実装デバイス及びプリント基板、並びに、それらを用いた表面実装デバイスの実装構造体
JP2011159840A (ja) 電子部品の実装接続構造
JP2011108892A (ja) パッケージ構造
JP2014135372A (ja) 半導体素子収納用パッケージ
JP7459610B2 (ja) 電子装置
JP2013012570A (ja) 半導体装置および半導体装置の製造方法
JP2009218390A (ja) 半導体装置およびその製造方法
JP2011155190A (ja) 回路基板装置
JP2013187347A (ja) 基板接続構造、及び基板モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130717

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20140326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140630

R151 Written notification of patent or utility model registration

Ref document number: 5581701

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees