CN1791978A - 互连图案设计 - Google Patents

互连图案设计 Download PDF

Info

Publication number
CN1791978A
CN1791978A CNA200480013466XA CN200480013466A CN1791978A CN 1791978 A CN1791978 A CN 1791978A CN A200480013466X A CNA200480013466X A CN A200480013466XA CN 200480013466 A CN200480013466 A CN 200480013466A CN 1791978 A CN1791978 A CN 1791978A
Authority
CN
China
Prior art keywords
interconnection
outermost row
junction point
grid
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200480013466XA
Other languages
English (en)
Inventor
E·胡萨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Oyj
Original Assignee
Nokia Oyj
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Oyj filed Critical Nokia Oyj
Publication of CN1791978A publication Critical patent/CN1791978A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

一种互连图案设计，其在机械冲击和热循环载荷下具有提高的可靠性。一种半导体组件包括行和列对准的多个互连以形成互连图案。其中对准该互连，使得该图案具有基本圆形的或斜的拐角。本发明提供了球栅格阵列封装的提高的互连寿命和可靠性，且容易实现。

Description

互连图案设计
技术领域
本发明总地涉及半导体器件，如蜂窝电话(cell phone)或计算机。更具体地，本发明涉及一种延长半导体器件的寿命和可靠性以及减小器件的现场故障率(FFR)的方法。此外，本发明涉及一种半导体组件的互连图案设计。
发明背景
半导体组件，如球栅格阵列(BGA)和芯片尺寸封装(CSP)组件，在半导体器件中尤其是在便携式和手持设备如蜂窝电话中是一个主要的现场故障的来源。机械冲击的冲击影响以及来自热和弯曲循环的疲劳的结果是：CSP和BGA会出现故障。CSP和BGA出现故障主要是由于在组件和印刷线路板(PWB)之间的互连(interconnection)中的故障，即，在互连或PWB构建中的故障。此外，互连的高载荷可能导致组件内部的故障，例如，基板或管芯破裂。
现有技术的半导体组件的一般例子示于图1a-1e中。具体地，图1a-1e示出了一个集成电路组件20，它具有以某二维布局安置的互连10，以便形成一个互连图案。互连10使组件20与在印刷线路板(PWB)或其它基板的导电迹线上的其它外部器件、其它的外围设备或其它的集成电路电连接，由此可创建更大的电子系统(例如，计算机、蜂窝电话、电视机等)。在图1a-1e的现有技术中，互连10按行和列对准以形成带有尖拐角的矩形形状的互连图案。所有的互连10都有相同的尺寸，但可能有一些互连能够具有更小或更大的直径。
故障的一个重要原因是，载荷没有均匀地分布在组件的互连之间。一般拐角互连会遇到最高的载荷，且首先出现故障。
热膨胀系数(CTE)失配和温差或波动导致组件和印刷线路板(PWB)以不同的速率和幅度膨胀。图2以简单的方式示出了装配在变形之前的印刷线路板31上的球栅格阵列封装30的截面图，而图3示出了变形之后的截面图。可以看出，离组件32中心点的距离越长，互连33所不得不经受的变形和应力就越高。因此，拐角焊接接合点33′不得不变形最大，因此它们通常是最关键的接合点。
机械冲击的冲击影响的结果是，印刷线路板变形了。变形取决于支撑结构和载荷。由于加速度，所以PWB在螺杆之间的区域中向上或向下弯曲。装配在PWB上的组件易于跟随所述的变形。这会引起互连的不均匀载荷，且组件的拐角焊接接合点载荷最大。图4和5示出了在冲击影响期间PWB40的简单示例。在冲击影响期间，PWB40向下弯曲形成浅碗(flat bowl)型。可以将附到PWB40上的组件41想象成一片玻璃，其被放入如图4中的碗中。砝码42放在玻璃上，其表示玻璃(组件)应能够跟着碗(PWB)变形的现象。破损的第一位置取决于砝码的底部区域，而在组件中它取决于管芯尺寸(刚性面积)。在任一情况下，故障的最可能位置是玻璃的拐角。另外的潜在故障位置是砝码的拐角。
当玻璃如图5所示是圆形的时，由整个边缘区域支撑玻璃。那里应力是均匀的，且最关键的位置将可能是砝码的拐角，即接近管芯边缘的焊接接合点。因此，圆形的ballout会在互连之间更均匀地分布载荷，由此减小了在关键的焊接接合点中的应力，此外，还提高了可靠性。
因此，在工业上需要一种设计互连图案的方法，由此整个制造可靠性被大大地提高，而不会显著且不利地影响CSP和BGA器件的紧致性。
发明内容
本发明的主要目的在于提供一种互连图案设计，其在机械冲击和热循环载荷下具有提高的可靠性。根据本发明的互连图案具有基本上圆形的或斜的拐角。因此，通过互连之间较小的载荷和更均匀的应力分布提高了互连的可靠性。
本发明的第二主要目的在于，由于局部高地加载的接合点没有将力转移到组件中，所以提供了减小的组件内部加载。例如，组件在内部可能具有一些玻璃部件，其具有相对低的强度。这样，则极为重要的是具有一种互连图案设计，其不会不必要地增加玻璃中的应力。
为了使现有技术的问题减到最小以及实现本发明的其它目的，本发明的特征在于，存在于附上的独立权利要求的特征部分中的特征。
即使并不总是特别提到，在该文本中提到的实施例示例和优点也是在可应用到本发明所有方面的合适的部分中。
根据本发明，可以以不同的方式实现圆形的或斜的拐角。完成此的一种方式是，从有角的或矩形互连图案的拐角或尖端简单地省去一个或多个电连接互连。另一种方式是在互连图案的外围部分上提供具有一个或多个弱互连的互连图案设计。再一种方式是在互连图案的外围部分上提供具有一个或多个电地非连接的互连的互连图案设计。
在从属权利要求中描述了本发明的一些实施例。
附图的简要说明
借助示例说明了本发明，且不局限于附图中，其中相同的附图标记表示相同的元件，且其中：
图1a-1e示出了现有技术的互连图案的平面图，
图2示出了装配在印刷线路板上的球栅格阵列封装的截面图，
图3示出了装配在热变形之后的印刷线路板上的球栅格阵列封装的截面图，
图4示出了PWB在冲击影响期间的简单示例，
图5示出了包括根据本发明的组件的PWB在冲击影响期间的简单示例，
图6示出了根据本发明第一优选实施例的互连图案的平面图，
图7示出了根据本发明第二优选实施例的互连图案的平面图，
图8示出了根据本发明第三优选实施例的互连图案的平面图，
图9示出了根据本发明第四优选实施例的互连图案的平面图，
图10示出了根据本发明第五优选实施例的互连图案的平面图，
图11示出了用于设计根据本发明一个实施例的互连图案的方法的流程图，
图12示出了根据本发明第六优选实施例的互连图案的平面图，
图13示出了根据本发明第七优选实施例的互连图案的平面图，
图14、15和16示出了三个示例的互连图案设计，以及
图17示出了图14-16中三个设计的结果。
优选实施例的说明
一般地，本发明提供了半导体组件、球栅格阵列(BGA)器件和用于设计具有延长的热疲劳寿命的焊接接合点的半导体组件的方法。通过将互连图案设计成基本从拐角变圆或变斜来延长疲劳寿命。通过互连之间的较小载荷和更均匀的应力分布来提高互连的可靠性。通过对准互连，以便由互连形成的图案具有圆形的或斜的拐角，而设计半导体组件来形成圆形的或斜的互连图案。
例如，通过将若干电连接的焊接接合点从互连图案的拐角转移到图案侧或图案的中心或图案中心附近而修改现有技术的组件，可以实现根据本发明的半导体组件。为了设计具有圆形的或斜的图案设计的图案，还可以通过将若干焊接接合点增加到图案的外围而修改现有技术的组件，来实现根据本发明的半导体组件。而且不言而喻的是，在不修改或修改现有技术组件的前提下，有可能设计具有根据本发明的互连图案的新颖的半导体组件。
还可以通过在互连图案的外围上增加多个电地非连接的互连或弱的互连，来实现根据本发明的半导体组件。还可以在互连图案的拐角或尖端上设置电地非连接的和弱的互连。
通过电地非连接的互连指的是，不使用或不需要这些接合点用于半导体组件的正确功能。通过弱的互连指的是，这些接合点被制作为基本上比那些打算用来保持电功能的接合点弱。尤其是当安置在互连图案的外围上或互连图案的拐角或尖端上时，电地非连接的和弱的接合点可以被安置来接收最大的应力。可损伤电地非连接的和弱的互连，而不损伤半导体组件或半导体组件作为其一部分的设备的功能。
在本发明的一些实施例中，基本上弱的互连指的是，与电连接的互连相比，在ball-off测试或任何可比的测试中，为了将其破坏需要至少10％、20％、30％、40％或50％更小的力。
可以以不同的方式制作弱的互连。这里给出一些示例：
-焊接接合点较小
-如果是焊料掩模限定，即SMD结构，则焊料掩模开口更小
-焊垫更小，尤其是在无焊料掩模限定，即NSMD结构的情况下，
-氧化的或以其它方式掺杂的焊垫
-以其它方式弱化金属间化合物(IMC)层
-可以选择不同的焊料材料，即比供更强的接合点所使用的焊料材料弱
-在组件侧或PWB侧上弱地附接的焊垫
-一种互连结构，其便于在焊接接合点中形成空隙。
本发明可在任一种包括互连，诸如，举例而言焊球或焊料凸点等的封装技术中是有用的，例如BGA、CSP(芯片尺寸封装)和倒装芯片。本发明还可用于不同类型的凸点形成技术中，诸如，举例而言C4(受控塌陷芯片连接)凸点工艺或E3(扩展的共晶蒸发)凸点工艺。此外，本发明还可在半导体组件和它的基座之间的其它种类的连接技术中，如胶合中利用。因此应当理解的是，本发明不局限于所使用的连接技术。将参考图6-17进一步描述本发明。
图6-10示出了根据本发明一些可选实施例的互连图案的平面图。在图6-17中，在组件20上形成互连10。为了使得能够与形成在组件20上的电子电路电接触，互连通常是在组件20的表面暴露的任意数量的导电接触区。组件20可以是需要焊球和/或凸点来物理地且电地连接组件20到印刷线路板或任一其它基板上的任一器件。例如，组件20可以是BGA封装的基板部分，或者它可以是一种半导体材料，具有金属垫，用于例如以倒装芯片技术来直接连接到PWB。组件20可以是任一种表面可安装组件，例如倒装芯片组件或LGA、多芯片模组(MCM)、晶片尺寸集成产品或类似的集成电路器件。互连10可由导电金属如铝或铜形成，且用作用于组件20的外部连接的端子。注意，在所述实施例中，导电接触区形状通常是圆形的。然而，在其它实施例中，导电接触区可具有其它形状，如，例如正方形或矩形。
在图6所示本发明的第一优选实施例中，通过将一个互连从每个拐角转移到接合点的内圆内侧的拐角，来根据本发明修改和设计根据如图1a所示现有技术的互连图案。因此，在每个外拐角处缺少了一个电连接接合点，但接合点的总数量等于如图1a所示的现有技术图案，带有斜拐角的图案的结果是栅格阵列的最外行和最外列具有比第二最外行和列少的电连接接合点。换句话说，包括图案外围中的接合点的外环路具有基本上斜的拐角。图6以及还有图7-17中所示的互连是焊接接合点。但由于本发明不局限于任一具体的连接技术，所以它们表示所用互连的一个可能类型的例子。
在图7所示本发明的第二优选实施例中，通过改变在每个拐角中的六个焊接接合点的位置，来根据本发明修改和设计根据如图1b所示现有技术的互连图案。将两个焊接接合点转移到接合点内环路内侧的拐角上。将四个焊接接合点转移到图案侧的开放空间。因此，在每个外部拐角处的多个电连接接合点缺少了，但接合点的总数量等于如图1b所示的现有技术的图案，带有斜拐角的图案的结果是，栅格阵列的最外行和最外列具有比第二最外行和列少的电连接接合点，且栅格的第二最外列具有与栅格的第三最外行和第三最外列数量相等或更少的电连接接合点。
在图8所示本发明的第三优选实施例中，通过将一个互连从每个最外拐角转移到图案侧，来根据本发明修改和设计根据如图1c所示的现有技术的互连图案。
在图9所示本发明的第四优选实施例中，通过从每个拐角移除六个支撑接合点，即电地非连接的接合点，以及通过将电连接接合点从拐角转移到初始接合点图案侧，来根据本发明修改和设计根据如图1d所示的现有技术的互连图案。因此，安置互连图案的接合点，使得该图案具有圆形的拐角，接近圆形设计。在一些实施例中，实际上有可能设计图案使得它具有圆形的设计。
在图10所示的本发明的第五优选实施例中，通过增加另外的被设置为使得接合点图案具有圆形拐角的非电连接的焊接接合点，来根据本发明修改和设计根据如图1e所示的现有技术的互连图案。换句话说，增加另外的接合点，以便包括图案外围中的接合点的、该图案的构造的外部环具有基本上圆形的拐角。如图1e所示，组件的管芯显著地延伸到互连图案外。当处理组件时，例如，在制造时，以及在机械冲击情形下，这会引起管芯破损。图1e示出了在图案拐角处的支撑接合点，没有它们则组件在生产线中不稳定且可能在处理期间例如在回流炉中倾斜。组件倾斜可能会导致不成功的焊接接合点。然而，放置另外的支撑接合点会将PWB的变形传递给组件的管芯，因此管芯将断裂。通过增加另外的支撑接合点，放置这些支撑接合点使得接合点图案具有圆形拐角，而用根据本发明的接合点图案减小这种问题。
图12示出了本发明的第六优选实施例。组件20具有基本上矩形互连图案的多个互连10。在图案拐角上放置电地非连接且同时弱的互连50。如果这些互连50被损坏，则将不会影响组件20的功能。
图13示出了本发明的第七优选实施例。组件20具有在其中间部分基本上矩形的互连图案中的多个互连10。在组件20的每个拐角附近，放置了四个电地非连接的互连50。以使外部拐角变圆形的这种方式放置互连50。如果这些互连50被破坏，则将不会影响组件20的功能。而且一个或多个互连50也可以是弱的互连，如上所述。还可能在图13的图案的中间部分中矩形互连图案的拐角上安置弱的互连。
图11示出了用于设计根据本发明一个实施例的互连图案的方法的流程图。在步骤30，分析现有技术的半导体BGA设计以确定哪些是“最差情况”的焊接接合点，即，设计的互连具有最低的可靠性，或其它情况下其减小组件或组件-PWB装配的可靠性。在步骤32，将如在步骤30中确定的N个互连从互连拐角转移到图案侧或图案中心或接近中心，其中N是拐角上的互连总数的任一尺寸的子集。可选地在步骤32，在“最差情况的”焊接接合点附近增加N个焊接接合点，以创建具有斜的或圆形拐角的图案。还可能增加如上所述的弱的且电地非连接的焊接接合点。在步骤34，测试修改的互连图案以确定组件或组件-PWB装配的可靠性。在所述的实施例中，利用有限元方法(FEM)分析来对该设计建模。如果可靠性提高了一个可接受的量，则如步骤36中所示可接受去制造该产品。然而，如果可靠性没有提高所需要的量，则重复步骤30至34，直至显示出所需要的可靠性。可以使用这种方法来设计例如如图6-13中所述的本发明的实施例。例如，在图13中可以使用这种方法来计算：标记有参考数字50的所有连接应当制作为弱的和电地非连接的互连。
图14表示具有现有技术的简单矩形互连图案设计的组件52。图15表示组件54，其通过在该设计的每个拐角上移除距拐角最近的一个互连而从组件52进行修改。被移除的互连已被安置在该设计的恰恰新的斜的拐角58内。图16表示组件56，其通过在该设计的每个拐角上移除距拐角58最近的两个互连而从组件54进行进一步修改。被移除的互连已被安置在该设计的恰恰新的另外斜的拐角60内。
图17表示由图14-16的三个组件上的跌落仿真(drop simulation)获得的结果。在垂直轴上示出了焊料基质的最大应力。将该应力表示为在组件52的矩形设计的拐角上的应力(称为“基准”)的百分比。将带有仅仅一个小斜的拐角58的组件54称为“小R”，而将带有最大斜拐角60的组件56称为“大R”。结果清楚地显示出，焊料基质上的物理应力如何随适当圆形的拐角而下倾。
在本发明的一个实施例中，圆形的或斜拐角指的是互连图案形成为球栅格阵列，其中在该阵列每个拐角处缺失了一个和优选地至少两个接合点。在一些实施例中，缺失了电连接的接合点，但是基本上弱的连接被安置在拐角上。在本发明另外的实施例中，互连图案形成为球栅格阵列，其中在该阵列每个拐角处缺失了至少三个、四个、五个、六个或甚至更多个接合点。
在本发明的一个实施例中，圆形的或斜拐角指的是，当沿着图案外围上的接合点在互连图案周围绘制包络时，该包络的线只形成钝角。即，在该实施例中圆形的或斜拐角总是小于90度。在另外的实施例中，这些角小于80度、小于70度、小于60度、小于50度、小于40度、小于30度或甚至小于20度。例如，在图16的实施例中，拐角数是8，且它们都有相似的锐度。因此，在图16的图案外围周围的包络的拐角形成45度的角。
本发明提供了球栅格阵列封装的提高的互连寿命和可靠性，且它容易实现。
虽然已在优选实施例(并不是按优越性的次序)的上下文中描述了本发明，但本领域技术人员将显而易见的是，可以以许多方式修改本发明，且可采取除了上面具体陈述和描述的以外的许多实施例。因此，旨在使所附的权利要求覆盖本发明的所有修改，其都落入本发明的实际范围之内。

Claims (30)

1.一种半导体组件，包括行和列对准的多个互连以形成互连图案，其中对准该互连，使得该图案具有基本圆形的或斜的拐角。
2.如权利要求1所要求的半导体组件，其中该互连图案形成为球栅格阵列，其中在该阵列的每个拐角处缺失至少两个电连接接合点。
3.如权利要求1所要求的半导体组件，其中该互连图案形成为球栅格，其中该栅格的至少最外行和最外列具有比该栅格的第二最外行和第二最外列少的电连接接合点，且其中该栅格的第二最外行和第二最外列具有与该栅格的第三最外行和第三最外列等量的电连接接合点或具有比该栅格的第三最外行和第三最外列更少量的电连接接合点。
4.如权利要求1所要求的半导体组件，其中该互连图案形成为球栅格阵列，其中在该阵列的每个拐角处缺失至少两个接合点。
5.如权利要求1所要求的半导体组件，其中该互连图案形成为球栅格，其中该栅格的至少最外行和最外列具有比该栅格的第二最外行和第二最外列更少量的接合点，且其中该栅格的第二最外行和第二最外列具有与该栅格的第三最外行和第三最外列等量或比该栅格的第三最外行和第三最外列更少量的接合点。
6.如权利要求1所要求的半导体组件，其中多个结合接合点位于阵列排列中该组件外围附近，其中结合接合点定位于第一、第二和至少一个第三环路中，该第一、第二和第三环路分别包括沿着该组件侧的外环路、中环路和内环路，定位在外环路中的接合点使得该外环路具有基本圆形的或斜的拐角。
7.如权利要求1所要求的半导体组件，其中多个电地非连接的互连被安置在该互连图案的外围上。
8.如权利要求1所要求的半导体组件，其中多个电地非连接的互连被安置在该互连图案的拐角上。
9.如权利要求1所要求的半导体组件，其中多个基本弱的互连被安置在该互连图案的外围上。
10.如权利要求1所要求的半导体组件，其中多个基本弱的互连被安置在该互连图案的拐角上。
11.一种半导体器件，包括至少一个印刷线路板(PWB)和结合到该PWB上的至少一个半导体组件，其中使形成为在该PWB和至少一个组件之间的图案的互连对准，使得该图案具有基本圆形的或斜的拐角。
12.如权利要求11所要求的半导体器件，其中该半导体器件是便携式设备。
13.如权利要求11所要求的半导体器件，其中该互连图案形成为球栅格阵列，其中在该阵列的每个拐角处缺失至少两个电连接接合点。
14.如权利要求11所要求的半导体器件，其中该互连图案形成为球栅格，其中该栅格的至少最外行和最外列具有比该栅格的第二最外行和第二最外列更少量的电连接接合点，且其中该栅格的第二最外行和第二最外列具有与该栅格的第三最外行和第三最外列等量或比该栅格的第三最外行和第三最外列更少量的电连接接合点。
15.如权利要求11所要求的半导体器件，其中多个结合接合点位于阵列排列中该组件外围附近，其中结合接合点定位于第一、第二和至少一个第三环路中，该第一、第二和第三环路分别包括沿着该组件侧的外环路、中环路和内环路，定位在外环路中的接合点使得该外环路具有基本圆形的或斜的拐角。
16.如权利要求11所要求的半导体器件，其中多个电地非连接的互连被安置在该互连图案的外围上。
17.如权利要求11所要求的半导体器件，其中多个电地非连接的互连被安置在该互连图案的拐角上。
18.如权利要求11所要求的半导体器件，其中多个基本弱的互连被安置在该互连图案的外围上。
19.如权利要求11所要求的半导体器件，其中多个基本弱的互连被安置在该互连图案的拐角上。
20.一种设计半导体组件的方法，该半导体组件包括形成为球栅格的互连图案，其中设计该互连对准，使得该图案具有基本圆形的或斜的拐角。
21.如权利要求20所要求的方法，其中将接合点图案设计为球栅格阵列形式，其中在该阵列的每个拐角处缺失至少两个电连接接合点。
22.如权利要求20所要求的方法，其中将该互连图案设计为球栅格形式，其中该栅格的至少最外行和最外列具有比该栅格的第二最外行和第二最外列更少量的电连接接合点，且其中该栅格的第二最外行和第二最外列具有比该栅格的第三最外行和第三最外列更少量的电连接接合点。
23.如权利要求20所要求的方法，其中将接合点图案设计为球栅格阵列形式，其中在该阵列的每个拐角处缺失至少两个接合点。
24.如权利要求20所要求的方法，其中将该互连图案设计为球栅格形式，其中该栅格的至少最外行和最外列具有比该栅格的第二最外行和第二最外列更少量的接合点，且其中该栅格的第二最外行和第二最外列具有比该栅格的第三最外行和第三最外列更少量的接合点。
25.如权利要求20所要求的方法，其中多个结合接合点位于阵列排列中该组件外围附近，其中定位至少该阵列最外环路的接合点，使得该环路具有基本圆形的或斜的拐角。
26.如权利要求20所要求的方法，其中将该接合点图案设计为，包括形成该图案的至少部分基本圆形或斜的拐角的多个另外的电地非连接接合点。
27.如权利要求20所要求的方法，其中将该接合点图案设计为包括在该互连图案外围上的多个电地非连接的互连。
28.如权利要求20所要求的方法，其中将该接合点图案设计为包括形成该互连图案的一个或多个有角或矩形拐角的多个电地非连接的互连。
29.如权利要求20所要求的方法，其中将该接合点图案设计为包括在该互连图案外围上的多个基本弱的互连。
30.如权利要求20所要求的方法，其中将该接合点图案设计为包括形成该互连图案的一个或多个有角或矩形拐角的多个基本弱的互连。
CNA200480013466XA 2003-05-16 2004-05-17 互连图案设计 Pending CN1791978A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/439,489 US20040227233A1 (en) 2003-05-16 2003-05-16 Interconnection pattern design
US10/439,489 2003-05-16

Publications (1)

Publication Number Publication Date
CN1791978A true CN1791978A (zh) 2006-06-21

Family

ID=33417812

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200480013466XA Pending CN1791978A (zh) 2003-05-16 2004-05-17 互连图案设计

Country Status (5)

Country Link
US (3) US20040227233A1 (zh)
EP (1) EP1625619A1 (zh)
KR (1) KR100780869B1 (zh)
CN (1) CN1791978A (zh)
WO (1) WO2004102661A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7092838B1 (en) * 2004-06-04 2006-08-15 Sierra Design Automation, Inc. Method and apparatus for the analysis and optimization of variability in nanometer technologies
US20080151512A1 (en) * 2006-12-22 2008-06-26 Johnson Kenneth W Enhanced Ball Grid Array Package
US20090326864A1 (en) * 2008-06-27 2009-12-31 Sun Microsystems, Inc. Determining the reliability of an interconnect
JP2010098226A (ja) * 2008-10-20 2010-04-30 Toshiba Corp 半導体装置
US8415792B2 (en) 2010-08-04 2013-04-09 International Business Machines Corporation Electrical contact alignment posts
US20120032327A1 (en) * 2010-08-09 2012-02-09 Fujitsu Limited Systems and methods for reinforcing chip packages
KR102079795B1 (ko) 2013-07-19 2020-02-21 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 화상형성장치 및 칩
WO2020168552A1 (en) * 2019-02-22 2020-08-27 Intel Corporation Joint connection of corner non-critical to function (nctf) ball for bga solder joint reliability (sjr) enhancement
US11720726B1 (en) * 2020-07-24 2023-08-08 Ansys Inc. Systems and methods of simulating drop shock reliability of solder joints with a multi-scale model
WO2022162330A1 (en) * 2021-01-29 2022-08-04 Cirrus Logic International Semiconductor Limited A chip scale package
US11562952B2 (en) 2021-01-29 2023-01-24 Cirrus Logic, Inc. Chip scale package
KR20220151307A (ko) 2021-05-06 2022-11-15 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US555702A (en) * 1896-03-03 Electrical measuring-instrument
US5557502A (en) * 1995-03-02 1996-09-17 Intel Corporation Structure of a thermally and electrically enhanced plastic ball grid array package
JP3179420B2 (ja) * 1998-11-10 2001-06-25 日本電気株式会社 半導体装置
US6552425B1 (en) * 1998-12-18 2003-04-22 Intel Corporation Integrated circuit package
US6444563B1 (en) * 1999-02-22 2002-09-03 Motorlla, Inc. Method and apparatus for extending fatigue life of solder joints in a semiconductor device
US6207476B1 (en) * 1999-06-10 2001-03-27 Vlsi Technology, Inc. Methods of packaging an integrated circuit and methods of forming an integrated circuit package
US6274474B1 (en) 1999-10-25 2001-08-14 International Business Machines Corporation Method of forming BGA interconnections having mixed solder profiles
US6291898B1 (en) * 2000-03-27 2001-09-18 Advanced Semiconductor Engineering, Inc. Ball grid array package
JP4746770B2 (ja) * 2001-06-19 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置
JP3616605B2 (ja) * 2002-04-03 2005-02-02 沖電気工業株式会社 半導体装置
US6762495B1 (en) * 2003-01-30 2004-07-13 Qualcomm Incorporated Area array package with non-electrically connected solder balls

Also Published As

Publication number Publication date
US20040251544A1 (en) 2004-12-16
EP1625619A1 (en) 2006-02-15
US20070165388A1 (en) 2007-07-19
WO2004102661A1 (en) 2004-11-25
US7223681B2 (en) 2007-05-29
KR100780869B1 (ko) 2007-11-29
KR20060019541A (ko) 2006-03-03
US20040227233A1 (en) 2004-11-18

Similar Documents

Publication Publication Date Title
CN1235452C (zh) 一种集成电路载体的制作方法
US7259453B2 (en) Hexagonal array structure for ball grid array packages
CN1175335C (zh) 用于冷却发热电路组件的冷却单元及包括该冷却单元的电子设备
EP0822738A2 (en) Column array connections
US10342160B2 (en) Heat sink attachment on existing heat sinks
US7462939B2 (en) Interposer for compliant interfacial coupling
CN1835229A (zh) 半导体器件和制造半导体器件的方法
CN1877829A (zh) 半导体装置以及用于制造该半导体装置的方法
US20070165388A1 (en) Interconnection pattern design
CN1665027A (zh) 半导体器件
US6552267B2 (en) Microelectronic assembly with stiffening member
US10433429B2 (en) Method of enhancing fatigue life of grid arrays
CN1812081A (zh) 半导体装置及其安装体
US9679861B1 (en) Integrated circuit package with active warpage control printed circuit board mount
CN1134833C (zh) 半导体装置及其制造方法、电路基板和电子装置
WO2021078071A1 (zh) 一种封装结构及封装方法
CN1238941C (zh) 一种集成电路载体
JP6599556B2 (ja) セラミックノーリード表面実装電子デバイス用の応力抑制インターポーザ
US7851916B2 (en) Strain silicon wafer with a crystal orientation (100) in flip chip BGA package
CN1874654A (zh) 焊接方法、电子部件和部件调换方法
CN1239057C (zh) 一种多芯片集成电路载体
CN1235453C (zh) 一种具有凹槽的集成电路载体
CN100345268C (zh) 半导体装置
US20060091562A1 (en) Flip chip BGA process and package with stiffener ring
CN2826691Y (zh) 无凸块式芯片封装体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20060621