JP2010098226A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010098226A
JP2010098226A JP2008269536A JP2008269536A JP2010098226A JP 2010098226 A JP2010098226 A JP 2010098226A JP 2008269536 A JP2008269536 A JP 2008269536A JP 2008269536 A JP2008269536 A JP 2008269536A JP 2010098226 A JP2010098226 A JP 2010098226A
Authority
JP
Japan
Prior art keywords
solder balls
semiconductor device
wiring board
conductor layer
corner
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008269536A
Other languages
English (en)
Inventor
Toru Suda
亨 須田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008269536A priority Critical patent/JP2010098226A/ja
Priority to US12/553,182 priority patent/US8044504B2/en
Publication of JP2010098226A publication Critical patent/JP2010098226A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】コーナー部付近に配置されたはんだボールの温度上昇が抑制され、疲労寿命が延長された信頼性の高い半導体装置を提供する。
【解決手段】本発明の半導体装置は、内層導体層を有する有機系の多層配線基板と、この配線基板の一方の面に搭載され接続された半導体素子と、他方の面にグリッドアレイ状に配設された複数のはんだボールを備えている。そして、内層導体層において、外縁コーナー部に配設されたはんだボール（コーナーはんだボール）に対応する領域、またはコーナーはんだボールとその周囲に配設された複数のはんだボールに対応する領域に、欠損部が形成されている。
【選択図】図４

Description

本発明は、半導体装置に係わり、特に、有機系絶縁基材を有する多層配線基板を用いたＢＧＡ（Ball Grid Array）型の半導体装置に関する。
従来から、各種電子機器の高機能化、小型化を容易にする半導体装置として、配線基板の一方の面（例えば表面）に半導体素子を搭載し、裏面側に、碁盤の目のように縦横方向に配列された電極（ランド）を介して、プリント配線板等の実装基板との接続用のはんだボールを配設した半導体装置が提案されている。このような半導体装置は、ＢＧＡ（Ball Grid Array；ボールグリッドアレイ）型の半導体装置と呼ばれている（例えば、特許文献１参照。）。配線基板は、ガラスエポキシ等の有機系材料からなる絶縁層と導体層とが交互に積層され一体化された多層構造を有し、内層導体層は、電源およびグランドプレーン層として、銅箔により形成されている。
このような構造の半導体装置において、半導体素子の動作により発生した熱の大部分は、配線基板からはんだボールを経由して実装基板に伝わり、実装基板から放熱される。この熱伝導のために、熱伝導経路に位置するはんだボールの温度は高くなる。配線基板を構成する内層導体層が熱伝導性の良好な銅箔によってプレーン状態に形成されているため、配線基板の裏面において、半導体素子の直下の領域だけでなく周辺領域まで熱が伝導され、四隅のコーナー部付近に配置されたはんだボールの温度も高くなる。そして、はんだ材料では、温度が高くなるとカーケンダルボイドが発生し易くなるという問題があった。
一方、このような半導体装置がはんだボールを介して実装基板に実装された状態で温度が加えられると、半導体装置の配線基板と実装基板との熱膨張率の差により、はんだボールに歪み（熱歪み）が生じる。この熱歪みは、半導体装置の中心部から遠い位置に配設されたはんだボールほど大きくなるので、コーナー部に近い位置に配置されたはんだボールほど熱歪みが大きくなり、破断が生じやすくなる。したがって、疲労寿命が短くなるという問題があった。
特開２００７−３１７７５４号公報
本発明はこのような問題を解決するためになされたもので、コーナー部付近に配置されたはんだボールの温度上昇が抑制され、疲労寿命が延長された信頼性の高い半導体装置を提供することを目的としている。
本発明の一態様に係る半導体装置は、有機系絶縁基材を含み内層導体層を有する配線基板と、前記配線基板の一方の面に搭載され電気的に接続された半導体素子と、前記配線基板の他方の面に配設された複数のはんだボールを備えた半導体装置であり、外縁コーナー部に配設されたはんだボールに対応する領域、または外縁コーナー部に配設されたはんだボールとその周囲に配設された複数のはんだボールに対応する領域の前記内層導体層が、欠損されていることを特徴とする。
本発明の別の態様に係る半導体装置は、有機系絶縁基材を含み内層導体層を有する配線基板と、前記配線基板の一方の面に搭載され電気的に接続された半導体素子と、前記配線基板の他方の面に配設された複数のはんだボールを備えた半導体装置であり、外縁コーナー部に配設されたはんだボールに対応する領域近傍の前記内層導体層に、スリット状の欠損部が形成され、前記内層導体層の外縁コーナー部の領域が島状に孤立されていることを特徴とする。
本発明の一態様および別の態様に係る半導体装置によれば、はんだボールの疲労寿命を長くすることができ、信頼性の高い半導体装置を得ることができる。
以下、本発明を実施するための形態について説明する。なお、以下の記載では実施形態を図面に基づいて説明するが、それらの図面は図解のために供されるものであり、本発明はそれらの図面に限定されるものではない。
図１は、本発明の第１の実施形態に係るＢＧＡ型半導体装置を示す断面図である。この半導体装置１は、配線基板２と、この配線基板２上に搭載された半導体素子３と、配線基板２の他方の面に配設された複数のはんだボール４を備えている。この半導体装置１は、前記した複数のはんだボール４を介して、プリント配線板等の実装基板と接続される。
配線基板２は、図２に断面構造を示すように、ガラスエポキシ等の有機系材料からなる複数の絶縁基材層２１と複数の導体層２２とが交互に積層され一体化された多層構造を有している。複数の導体層２２のうちで１層目と４層目は外層導体層２２ａであり、銅を主体とする導体金属によってパターン状に形成されている。これらの外層導体層２２ａの上には、それぞれソルダレジスト層２３が形成されている。また、２層目と３層目の導体層は、電源およびグランド用の内層導体層２２ｂであり、銅箔によりプレーン状に形成されている。
半導体素子３は、配線基板２の一方の面（図１では上面）に、接着剤（ダイアタッチ剤）の層５を介して接着されている。この半導体素子３の電極パッドと配線基板２の接続パッド（いずれも図示を省略。）とは、金線等のボンディングワイヤ６により接続（ワイヤボンディング）されている。また、このような半導体素子３と配線基板２とのワイヤボンディング部等は、エポキシ樹脂等からなるモールド樹脂層７により封止されている。
はんだボール４は、例えばスズを主成分とするはんだにより構成されている。配線基板２の半導体素子搭載面と反対側の面（図１では下面）に、複数のランド（図示を省略。）がグリッドアレイ状に配列されて形成されており、これらのランド上にはんだボール４が形成されている。こうして複数のはんだボール４は、配線基板２の下面の半導体素子３の直下の領域およびその周辺の領域において、図３に示すように、グリッドアレイ状に配設されている。
図２に示す配線基板２において、内層導体層２２ｂのうちの少なくとも一層は、図４に示すように、矩形の平面形状から４隅（４つのコーナー部）付近の領域を斜めに除去し欠損させた平面形状を有している。なお、除去し欠損させるコーナー部は、必ずしも４隅でなくともよく、４隅のうちの少なくとも一つであっても効果を上げることができる。
そして、この内層導体層２２ｂにおいて欠損されたコーナー領域（以下、欠損コーナー領域と示す。）２２ｃは、図５に拡大して示すように、グリッドアレイ状に配設された複数のはんだボール４の中で、配設領域の外縁コーナーに配設されたはんだボール（以下、コーナーはんだボールと示す。）４ａとその周囲の複数のはんだボール（以下、コーナー周辺はんだボールと示す。）に対応する領域、すなわちコーナー周辺はんだボールの直上に位置する領域となっている。内層導体層２２ｂの欠損コーナー領域２２ｃに対応するコーナー周辺はんだボールは、より具体的には、コーナーはんだボール４ａを起点にして縦横の配列方向にそれぞれｎ列目のはんだボール４ｂをつなぐ斜線で分画したグループである。
ここで、以下に示す理由で、ｎの値は１〜４とすることが好ましい。なお、ｎの値が１、２、３および４の場合、コーナー周辺はんだボール群の個数は、図５に示すように、１個、３個、６個および１０個となる。ｎの値が１の場合は、コーナーはんだボール４ａのみが、内層導体層２２ｂの欠損コーナー領域２２ｃに対応するコーナー周辺はんだボールとなる。内層導体層２２ｂにおいて、欠損コーナー領域２２ｃの面積が大きくなるほど、この欠損コーナー領域２２ｃに対応する領域に配設されたコーナー周辺はんだボールへの熱の伝導度が低くなり、コーナー周辺はんだボールの温度の上昇が防止されるが、配線基板２全体としての熱伝導性（放熱性）が低下して好ましくない影響も生じる。したがって、内層導体層２２ｂの欠損コーナー領域２２ｃは、コーナーはんだボール４ａを起点にして縦横の配列方向にそれぞれ４列目のはんだボール４をつなぐ斜線で分画したグループに対応する領域を最大とすることが好ましい。コーナー周辺はんだボールが４列目までのはんだボール４の場合には、配線基板２の放熱性低下などの影響がほとんど生じない。
このように構成される第１の実施形態の半導体装置においては、内層導体層２２ｂが、矩形から４隅（４つのコーナー部）付近の領域を斜めに除去し欠損させた平面形状を有しているので、半導体素子３から発生しその直下の内層導体層２２ｂに伝わった熱が、銅箔から成る導体層が除去された欠損コーナー領域２２ｃには伝導しにくい。そのため、この欠損コーナー領域２２ｃに対応する領域に配設されたコーナー周辺はんだボールには、半導体素子３からの発熱が伝わりにくくなる。したがって、コーナー周辺はんだボールの温度の上昇が防止される結果、これらのはんだボールの疲労寿命が長くなる。
本発明の第１の実施形態において、内層導体層２２ｂに欠損コーナー領域２２ｃを設けることによる効果を、以下に示すようにして調べた。
まず、配線基板の熱伝導性がはんだボールの温度に与える影響を調べるために、コンピュータを用いてシミュレーションを行った。そして、自然対流環境における配線基板の等価熱伝導率とはんだボールの温度との関係を求めた。はんだボールとしては、中央に配置されたはんだボール（以下、センターはんだボールと示す。）と外縁コーナーに配置されたはんだボール（コーナーはんだボール）のそれぞれについて、温度を算出した。
シミュレーションは、ガラスエポキシを絶縁基材とし、欠損コーナー領域のない矩形の平面形状を有する内層銅箔２層が積層された４層配線基板（縦３５ｍｍ×横３５ｍｍ）上に、１０ｍｍ角の半導体チップを搭載し、反対側の面に複数のはんだボールがグリッドアレイ状に配設されたＢＧＡ型半導体装置をモデルとして行った。そして、内層銅箔と絶縁基材との厚さの比を変えることで、等価熱伝導率を変化させた。シミュレーションの結果を図６に示す。
図６のグラフから、内層銅箔に欠損コーナー領域を設けない場合には、配線基板の等価熱伝導率が高くなるほど、コーナーはんだボールの温度が高くなることがわかる。
次いで、第１の実施形態の半導体装置において、内層導体層２２ｂに欠損コーナー領域２２ｃを設けることにより、この欠損コーナー領域２２ｃに対応するコーナー周辺はんだボールの温度が低下することを検証するために、コンピュータを用いてシミュレーションを行った。
シミュレーションは、ガラスエポキシを絶縁基材とし、欠損コーナー領域のない矩形の平面形状を有する内層銅箔２層が積層された４層配線基板（縦３５ｍｍ×横３５ｍｍ）上に、１０ｍｍ角の半導体チップを搭載し、反対側の面に複数のはんだボールがグリッドアレイ状に配設されたＢＧＡ型半導体装置をモデルとして行った。そして、コーナーはんだボール４ａを起点にして縦横の配列方向に１列目、２列目、３列目および４列目のはんだボールを斜めに分画する領域の内層導体層２２ｂをそれぞれ欠損させた場合、および内層導体層２２ｂに欠損コーナー領域２２ｃを設けない従来の半導体装置において、各位置のはんだボールの温度をそれぞれ算出した。結果を図７に示す。
図７のグラフにおいて、横軸ははんだボールの位置番号を示す。この位置番号は、図３に示すはんだボール配置において、左下コーナーの位置を起点（１番）とし、矢印で示す対角線の方向に配列が進むに従って、１づつ番号が増大していくようになっている。このはんだボールの位置番号は、図５の拡大図においてはんだボール内にも記載した。
図７に示すシミュレーション結果から、コーナーはんだボール４ａから縦横方向に１列目〜４列目のはんだボール４ｂを斜めに分画する各領域の欠損コーナー領域２２ｃを内層導体層２２ｂに設けることにより、従来の半導体装置に比べてコーナー周辺はんだボールの温度が低下していることがわかる。したがって、コーナー周辺はんだボールの疲労寿命を長くすることができ、信頼性の高いＢＧＡ型半導体装置を得ることができる。
次に、本発明の別の実施形態について説明する。図８は、本発明の第２の実施形態において積層される内層導体層２２ｂの平面形状を示す平面図である。第２の実施形態において、その他の部分は第１の実施形態と同様に構成されているので、図示を省略する。
第２の実施形態の半導体装置においては、内層導体層２２ｂのうちの少なくとも一層が、図８に示すように、矩形の平面形状の４隅（４つのコーナー部）の近傍にスリット状の欠損部２２ｄが形成され、コーナー領域が島状に孤立された平面形状を有している。なお、スリット状の欠損部２２ｄを形成するコーナー部は、必ずしも４隅でなくともよく、４隅のうちの少なくとも一つであっても効果を上げることができる。
そして、この内層導体層２２ｂにおいて島状に孤立されたコーナー領域（以下、孤立コーナー領域と示す。）２２ｅは、第１の実施形態と同様に、グリッドアレイ状に配設された複数のはんだボール４の中で、コーナー周辺はんだボールに対応する領域、すなわちコーナー周辺はんだボールの直上に位置する領域となっている。より具体的には、コーナーはんだボール４ａを起点にして縦横の配列方向にそれぞれ１〜４列目の各はんだボールをつなぐ斜線で分画したコーナー周辺はんだボールの直上に位置する領域が、孤立コーナー領域２２ｅとなっている。コーナー周辺はんだボールが４列目までのはんだボールの場合には、配線基板の放熱性低下などの影響がほとんど生じない。
このように構成される第２の実施形態の半導体装置においては、内層導体層２２ｂが、矩形の平面形状の４隅の領域がスリット状の欠損部２２ｄにより島状に孤立された平面形状を有しているので、半導体素子３から発生しその直下の内層導体層２２ｂに伝わった熱が、内層導体層２２ｂの孤立コーナー領域２２ｅには伝導しにくい。そのため、この孤立コーナー領域２２ｅに対応する領域に配設されたコーナー周辺はんだボールには、半導体素子３からの発熱が伝わりにくくなる。したがって、コーナー周辺はんだボールの温度の上昇が防止され、これらのはんだボールの疲労寿命が長くなるので、信頼性の高い半導体装置を得ることができる。
以上の実施形態で説明された構成、形状、大きさおよび配置関係については、概略的に示したものにすぎず、また各構成の組成（材質）等については例示にすぎない。したがって、本発明は以上の実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り、さまざまな形態に変更することができる。
本発明の第１の実施形態に係るＢＧＡ型半導体装置を示す断面図である。 第１の実施形態に使用される配線基板を示す断面図である。 第１の実施形態において、はんだボールの配設状態を示す平面図である。 第１の実施形態における内層導体層の平面図である。 第１の実施形態におけるコーナー周辺はんだボールの配設状態を拡大して示す平面図である。 配線基板の等価熱伝導率とはんだボールの温度との関係をシミュレーションによりを求めた結果を示すグラフである。 第１の実施形態の半導体装置において、第１の実施形態の半導体装置において、はんだボールの位置とはんだボールの温度との関係をシミュレーションによりを求めた結果を示すグラフである。 第２の実施形態における内層導体層の平面図である。
符号の説明
１…半導体装置、２…配線基板、３…半導体素子、４…はんだボール、７…モールド樹脂層、２２ａ…外層導体層、２２ｂ…内層導体層、２２ｃ…欠損コーナー領域、２２ｄ…スリット状欠損部、２２ｅ…孤立コーナー領域。

Claims (5)

  1. 有機系絶縁基材を含み内層導体層を有する配線基板と、
    前記配線基板の一方の面に搭載され電気的に接続された半導体素子と、
    前記配線基板の他方の面に配設された複数のはんだボールを備えた半導体装置であり、
    外縁コーナー部に配設されたはんだボールに対応する領域、または外縁コーナー部に配設されたはんだボールとその周囲に配設された複数のはんだボールに対応する領域の前記内層導体層が、欠損されていることを特徴とする半導体装置。
  2. 有機系絶縁基材を含み内層導体層を有する配線基板と、
    前記配線基板の一方の面に搭載され電気的に接続された半導体素子と、
    前記配線基板の他方の面に配設された複数のはんだボールを備えた半導体装置であり、
    外縁コーナー部に配設されたはんだボールに対応する領域近傍の前記内層導体層に、スリット状の欠損部が形成され、前記内層導体層の外縁コーナー部の領域が島状に孤立されていることを特徴とする半導体装置。
  3. 前記内層導体層は、銅箔からなる電源プレーン層および／またはグランドプレーン層であることを特徴とする請求項１または２記載の半導体装置。
  4. 前記はんだボールは、前記配線基板の他方の面上にグリッドアレイ状に配列されていることを特徴とする請求項１または２記載の半導体装置。
  5. 前記内層導体層の欠損された領域、あるいはスリット状欠損部により島状に孤立された領域は、前記外端コーナー部に配設されたはんだボールから縦横の配列方向にそれぞれ１〜４列目のはんだボールをつなぐ斜線で分画された領域であることを特徴とする請求項４記載の半導体装置。
JP2008269536A 2008-10-20 2008-10-20 半導体装置 Withdrawn JP2010098226A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008269536A JP2010098226A (ja) 2008-10-20 2008-10-20 半導体装置
US12/553,182 US8044504B2 (en) 2008-10-20 2009-09-03 Semiconductor device including an inner conductive layer which is cut out in the vicinity of a corner

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008269536A JP2010098226A (ja) 2008-10-20 2008-10-20 半導体装置

Publications (1)

Publication Number Publication Date
JP2010098226A true JP2010098226A (ja) 2010-04-30

Family

ID=42107996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008269536A Withdrawn JP2010098226A (ja) 2008-10-20 2008-10-20 半導体装置

Country Status (2)

Country Link
US (1) US8044504B2 (ja)
JP (1) JP2010098226A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797005B2 (en) * 2017-11-27 2020-10-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and method for manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583515B1 (en) * 1999-09-03 2003-06-24 Texas Instruments Incorporated Ball grid array package for enhanced stress tolerance
JP4082220B2 (ja) * 2003-01-16 2008-04-30 セイコーエプソン株式会社 配線基板、半導体モジュールおよび半導体モジュールの製造方法
US20040227233A1 (en) * 2003-05-16 2004-11-18 Nokia Corporation Interconnection pattern design
WO2005091367A1 (ja) * 2004-03-19 2005-09-29 Renesas Technology Corp. 電子回路、半導体装置及び実装基板
JP2007317754A (ja) 2006-05-24 2007-12-06 Matsushita Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
US20100096751A1 (en) 2010-04-22
US8044504B2 (en) 2011-10-25

Similar Documents

Publication Publication Date Title
JP6415365B2 (ja) 半導体パッケージ
TWI551198B (zh) 具散熱功能之印刷電路板結構
TW200408319A (en) Warpage-preventing circuit board and method for fabricating the same
JP2010245455A (ja) 基板および半導体装置
JP2009147165A (ja) 半導体装置
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
JP2006294976A (ja) 半導体装置およびその製造方法
JP6438225B2 (ja) 半導体パッケージ
JP2009182236A (ja) 半導体装置の配線基板、半導体装置、電子装置及びマザーボード
US10134665B2 (en) Semiconductor device
JP2006245076A (ja) 半導体装置
JP5285204B2 (ja) 半導体装置及び半導体装置製造用基板
JP3897749B2 (ja) 半導体装置
TWI417970B (zh) 封裝結構及其製法
JP2013197501A (ja) 半導体パッケージ
JP2010098226A (ja) 半導体装置
TWI394252B (zh) 封裝基板結構
JP4355313B2 (ja) 半導体装置
JP5372235B2 (ja) 半導体装置および半導体装置実装体
JP4976767B2 (ja) 積層形半導体装置
JP4657262B2 (ja) 半導体装置
JP2015146404A (ja) 半導体装置およびその製造方法
JP2011119619A (ja) 半導体パッケージ
JP2012199283A (ja) 半導体装置
WO2015033509A1 (ja) プリント配線板およびそれを備えた半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120110