CN100345268C - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN100345268C
CN100345268C CNB2005100560502A CN200510056050A CN100345268C CN 100345268 C CN100345268 C CN 100345268C CN B2005100560502 A CNB2005100560502 A CN B2005100560502A CN 200510056050 A CN200510056050 A CN 200510056050A CN 100345268 C CN100345268 C CN 100345268C
Authority
CN
China
Prior art keywords
pad
semiconductor package
package part
base plate
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100560502A
Other languages
English (en)
Other versions
CN1670936A (zh
Inventor
渡边祐二
片桐光昭
谷江尚史
中村淳
佐藤朝彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of CN1670936A publication Critical patent/CN1670936A/zh
Application granted granted Critical
Publication of CN100345268C publication Critical patent/CN100345268C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B66—HOISTING; LIFTING; HAULING
    • B66C—CRANES; LOAD-ENGAGING ELEMENTS OR DEVICES FOR CRANES, CAPSTANS, WINCHES, OR TACKLES
    • B66C23/00—Cranes comprising essentially a beam, boom, or triangular structure acting as a cantilever and mounted for translatory of swinging movements in vertical or horizontal planes or a combination of such movements, e.g. jib-cranes, derricks, tower cranes
    • B66C23/18—Cranes comprising essentially a beam, boom, or triangular structure acting as a cantilever and mounted for translatory of swinging movements in vertical or horizontal planes or a combination of such movements, e.g. jib-cranes, derricks, tower cranes specially adapted for use in particular purposes
    • B66C23/20—Cranes comprising essentially a beam, boom, or triangular structure acting as a cantilever and mounted for translatory of swinging movements in vertical or horizontal planes or a combination of such movements, e.g. jib-cranes, derricks, tower cranes specially adapted for use in particular purposes with supporting couples provided by walls of buildings or like structures
    • B66C23/203—Cranes comprising essentially a beam, boom, or triangular structure acting as a cantilever and mounted for translatory of swinging movements in vertical or horizontal planes or a combination of such movements, e.g. jib-cranes, derricks, tower cranes specially adapted for use in particular purposes with supporting couples provided by walls of buildings or like structures with supporting couples provided by posts, e.g. scaffolding, trees or masts
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D27/00—Foundations as substructures
    • E02D27/32—Foundations for special purposes
    • E02D27/42—Foundations for poles, masts or chimneys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09281—Layout details of a single conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structural Engineering (AREA)
  • Civil Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Mining & Mineral Resources (AREA)
  • Paleontology (AREA)
  • General Engineering & Computer Science (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半导体装置，具有：半导体封装件(2)；以及安装基板(5)，该安装基板(5)具有通过焊料突起(4)而与半导体封装件(2)电连接的焊盘(8)。安装基板(5)上形成了多个由多个焊盘(8)配置而成的列，构成位于分别离主边最近的一侧的列的焊盘(8)中的至少一个，具有从焊盘(8)沿着安装基板面延伸的布线(9)，主边构成了半导体封装件外缘。布线(9)按以下方式形成：与焊盘(8)对应的联络部位于与连接焊盘(8)的中心和半导体封装件(2)的中心的线段相比，靠近与该线段在焊盘(8)中心直交的线段的一侧。

Description

半导体装置
技术领域
本发明特别涉及具有通过焊料突起而与半导体封装件电连接的焊盘的半导体装置。
背景技术
半导体存储器用于大型计算机、个人电脑、便携设备等各种信息设备中，要求的容量和速度年年增加。随着大容量化和高速化，半导体存储器的芯片尺寸也会增大，所以必须在有限的安装基板的空间高密度地安装半导体元件。作为在有限的安装面积上实现大容量存储器的技术之一，正在开发把和半导体元件大致同尺寸的半导体封装件即CSP(チツプサイズパツケ一ジ)搭载在安装基板的两面上的半导体装置。此时，必须确保半导体封装件和安装基板的连接部的可靠性。
作为涉及电子部件和安装基板的连接部的可靠性的现有半导体装置，有特开平11-126795号公报中给出的半导体装置。该现有半导体装置包括电子部件和具有通过焊料球而与该电子部件电连接的焊盘的安装基板而构成。在安装基板上形成了由多个焊盘配置而成的多个列，并且具有从焊盘沿着安装基板面延伸的布线。并且，与最外周列的焊盘联络的布线，在各焊盘的最外周位置具有联络部。还有，与其内侧的列的焊盘联络的布线，为了避免影响外侧的列的焊盘，在比各焊盘的最外周位置靠内侧的位置具有联络部。还提出，为了防止焊料球和焊盘的布线连接部的界面角成为锐角而产生应力集中，使焊盘从阻焊剂中突出来，使焊料球和焊盘的界面角全成为钝角。
电子部件和搭载该电子部件的安装基板，一般而言线膨胀系数不同。因此，如果半导体装置工作时的发热和使用环境温度的变化等热负荷施加于装置上的话，由于电子部件和安装基板的热变形量差，在电子部件和安装基板的连接部就会产生热应力。这种热应力大的话，该连接部就会产生低周期疲劳，从而产生连接不良，这是令人担忧的。特别是，高密度安装的半导体装置中连接部的尺寸的裕度小，因而确保连接可靠性就成为重要的课题。特别是，由多个焊料突起在安装基板上连接电子部件的半导体装置中，电子部件和安装基板的热变形量差使得在离开电子部件的中心的位置的焊料突起上、在中心方向的线段上产生大的塑性变形，使得连接寿命大幅度下降，这是出现的课题。可是，上述的文献中没有提出关于这一点的对策。
发明内容
本发明的目的在于提供一种可提高半导体封装件和安装基板的连接部对热负荷的可靠性，实现大容量、高性能及省空间的半导体装置。
本发明的半导体装置，其特征在于，按以下方式形成布线：焊盘对应的联络部位于与连接焊盘的中心和半导体封装件中心的线段相比，靠近与该线段在焊盘中心直交的线段的一侧。
本发明的第1方式构成为，具有：半导体封装件；以及安装基板，该安装基板具有通过焊料突起而与上述半导体封装件电连接的焊盘，上述安装基板上形成了多个由多个上述焊盘配置而成的列，构成位于分别离主边最近的一侧的上述列的上述焊盘中的至少一个，具有从上述焊盘沿着上述安装基板面延伸的布线，上述主边构成了上述半导体封装件外缘，上述布线按以下方式形成：与上述焊盘的联络部位于与把上述焊盘的中心和上述半导体封装件连接起来的中心的线段相比，靠近与上述线段在上述焊盘中心直交的线段的一侧。
上述本发明的第1方式中，更优选的具体构成如下。
(1)上述半导体封装件为矩形，上述焊盘在上述半导体封装件的投影面内形成为多个列、多个行，与最外周的列和行的多个上述焊盘联络的各布线按以下方式形成：与上述焊盘对应的联络部位于与把上述焊盘的中心和上述半导体封装件的中心连接起来的线段相比，靠近与该线段在上述焊盘中心直交的线段的一侧。
本发明的第2方式构成为，具有：半导体封装件；以及安装基板，该安装基板具有通过焊料突起而与上述半导体封装件电连接的多个焊盘，位于最靠近主边相交的区域的上述焊盘中的至少一个，具有从上述焊盘沿着上述安装基板面延伸的布线，上述主边构成了上述半导体封装件外缘，上述布线按以下方式形成：与上述焊盘对应的联络部位于与把上述焊盘的中心和上述半导体封装件的中心连接起来的线段相比，靠近与上述线段在上述焊盘中心直交的线段的一侧。
上述本发明的第2方式中，更优选的具体构成如下。
(1)上述半导体封装件为矩形，上述焊盘在上述半导体封装件的投影面内形成为多个列、多个行，与离上述半导体封装件的角部最近的区域的多个上述焊盘联络的各布线按以下方式形成：与上述焊盘对应的联络部位于与把上述焊盘的中心和上述半导体封装件的中心连接起来的线段相比，靠近与该线段在上述焊盘中心直交的线段的一侧。
上述本发明的第1或第2方式中更优选的具体的构成如下。
(1)上述焊盘形成为具有比上述布线的宽度大的直径的圆形，上述焊料突起与上述焊盘的上面和侧面接触而连接。
(2)上述焊盘具有：信号焊盘，该信号焊盘向上述半导体封装件传递信号，以及电源焊盘或地焊盘，该电源焊盘或地焊盘与电源或地联络，具有上述布线对应的联络部的焊盘为上述信号焊盘。
(3)上述半导体封装件配置在上述安装基板的主面的两侧。
(4)上述安装基板与上述半导体封装件电连接，具有与外部电连接的外部端子。
(5)上述焊盘具有上述焊盘的对着上述半导体封装件一侧的主面和与上述主面邻接的侧壁，上述焊料突起是按覆盖上述侧壁的一部分的方式而形成的。
本发明的第3方式构成为，具有：半导体封装件；以及安装基板，该安装基板具有通过焊料突起而与上述半导体封装件电连接的焊盘，上述安装基板上形成了多个由多个上述焊盘配置而成的列，所述焊盘中，构成位于分别离主边最近的一侧的上述列的第1焊盘中的至少一个，具有从上述第1焊盘沿着上述安装基板面延伸的第1布线，上述主边构成了上述半导体封装件外缘，上述第1布线按以下方式形成：与上述第1焊盘对应的联络部位于与把上述第1焊盘的中心和上述半导体封装件的中心连接起来的线段相比，靠近与该线段在上述第1焊盘中心直交的线段的一侧；所述焊盘中，构成配置在位于分别离主边最近的一侧的上述列的内侧的列的第2焊盘中的至少一个，具有从上述第2焊盘沿着上述安装基板面延伸的第2布线，上述主边构成了上述半导体封装件外缘，上述第2布线按以下方式形成：与上述第2焊盘对应的联络部位于与把上述第2焊盘的中心和上述半导体封装件的中心连接起来的线段相比，靠近与该线段在上述第2焊盘中心直交的线段的一侧。
按照本发明，提高了半导体封装件和安装基板的连接部对热负荷的可靠性，能够获得大容量、高性能及省空间的半导体装置。
附图说明
图1A是表示本发明的第1实施例的半导体装置的俯视图。
图1B是表示本发明的第1实施例的半导体装置的侧视图。
图1C是图1A中的A部的放大图。
图2A是表示第1实施例的安装基板的焊盘近旁的放大图。
图2B是沿图2A的线B-B′的剖面图。
图3是第1实施例的半导体封装件的剖面示意图。
图4是第1实施例的安装基板和半导体封装件在连接状态下的连接部近旁的剖面示意图。
图5A是表示第1实施例的半导体装置的温度下降前的状态的图。
图5B是表示第1实施例的半导体装置的温度下降后的状态的图。
图6是表示本实施例的安装基板表面的焊盘和焊料突起的连接部上的焊料突起的塑性变形范围的图。
图7是放大表示图6的塑性变形范围分布的半导体封装件的1/4区域的图。
图8是说明第1实施例的半导体装置的焊料塑性变形范围产生机理的图。
图9A是表示本发明的第2实施例的半导体装置的俯视图。
图9B是表示本发明的第2实施例的半导体装置的侧视图。
图9C是图9A中的A部的放大图。
图10A是表示本发明的第3实施例的半导体装置的俯视图。
图10B是表示本发明的第3实施例的半导体装置的侧视图。
图10C是图10A中的A部的放大图。
图11A是表示本发明的第4实施例的半导体装置的俯视图。
图11B是表示本发明的第4实施例的半导体装置的侧视图。
图11C是图11A中的A部的放大图。
图12A是表示本发明的第5实施例的半导体装置的俯视图。
图12B是表示本发明的第5实施例的半导体装置的侧视图。
图12C是图12A中的A部的放大图。
图13A是采用了本发明的第6实施例的半导体装置的半导体封装件的一种方式的剖面示意图。
图13B是第6实施例的半导体封装件的另一方式的剖面示意图。
图14A是采用了本发明的第7实施例的半导体装置的半导体封装件的一种方式的剖面示意图。
图14B是第7实施例的半导体封装件的另一方式的剖面示意图。
图15是说明与第7实施例有关的半导体装置的焊料塑性变形范围产生机理的图。
图16A是表示本发明的第8实施例的半导体装置的俯视图。
图16B是表示本发明的第8实施例的半导体装置的侧视图。
图17A是表示本发明的第9实施例的半导体装置的俯视图。
图17B是表示本发明的第9实施例的半导体装置的侧视图。
具体实施方式
以下，参照附图说明本发明的多个实施例。各实施例的图中的同一符号表示同一物或相当物。
(第1实施例)
以下，参照图1～图8，说明本发明的第1实施例。
参照图1说明本实施例的半导体装置的整体构成。图1A～图1C是表示本发明的第1实施例的半导体装置的图。图1A是该半导体装置的整体俯视图，图1B是其侧视图，图1C是省略了图1A的半导体封装件的状态的A部放大图。
如图1A所示，半导体装置1包括具有半导体元件3的多个半导体封装件2和通过焊料连接部4在主面上搭载了该半导体封装件2的安装基板5而构成。安装基板5具有通过焊料连接部4而与半导体封装件2的半导体元件3电连接的多个焊盘8和从该各焊盘8沿着安装基板面延伸的布线9。另外，焊料连接部4由后述的焊料突起36(参照图4)构成。
本实施例的半导体装置1是SO-DIMM规格的DRAM存储模块。
安装基板5上面搭载了8个各有512Mbit的容量的DDR2 DRAM半导体封装件2，存储模块整体具有0.5Gbyte的容量。各半导体封装件2的平面尺寸约11mm×13mm，在半导体封装件2的内部搭载了具有约10mm×12mm的平面尺寸的半导体元件3。半导体封装件2和安装基板5由半导体封装件2的正下面以约0.8mm间隔的格子状配置的焊料连接部4来连接。
如图1A和图1B所示，多个半导体封装件2配置在安装基板5的主面的两侧(具体而言，一侧4个，两侧8个)。该半导体封装件2并置在横长矩形的安装基板5上，搭载在两侧对称位置。各半导体封装件2为纵长的矩形，其外缘的4边构成主边。
如图1A所示，安装基板5上形成的焊盘8在半导体封装件2的投影面内形成多个列、多个行(具体为6列15行)。各列的焊盘8等间隔设置。各行的焊盘8除了中央部为宽间隔以外，等间隔设置。各列和各行的焊盘8配置成仅中央部有略宽的间隔的格子状。
如图1C所示，安装基板5表面上设有用于连接半导体封装件2的圆形的焊盘8、用于取得半导体封装件2和安装基板5的电导通的布线9、以及用于防止焊料连接部4浸润扩展的阻焊剂7。因为焊盘8必须与焊料连接部4进行焊料连接，所以在焊盘8的上面及其周边不设置阻焊剂7。即，在阻焊剂7上，与焊盘8所在的部分对应，形成了比焊盘8的直径略大的圆形的孔7a。这样，在焊料连接部4进行焊料连接以前的状态下，焊盘8及布线9的一部分就从表面露出。
布线9具有比焊盘8的直径窄得多的宽度，从焊盘8引出。布线9按以下方式形成：焊盘8对应的联络部位于与连接焊盘8的中心和半导体封装件2的中心的线段相比，靠近与该线段在焊盘8中心直交的线段的一侧。这种构成对于与焊盘8联络的所有布线9通用。
在具有这种构造的半导体装置1中，从设在安装基板5表面的焊盘8引出的布线9是从与所搭载的各半导体封装件2的中心方向大致直交的方向引出的。这一点的详细情况后述。
还有，在安装基板5的长边侧的1边，设有用于与连接于外部电路的外部插座连接的外部端子6。布线9直接或通过其它构件间接连接到外部端子6。
其次，参照图2A和图2B说明安装基板5的具体构成。图2A是安装基板5的焊盘部分的俯视图，图2B是图2A的B-B′剖面示意图。
如图2A和图2B所示，安装基板5表面上涂有阻焊剂7，不过，在焊盘8近旁设有大致圆形的不涂阻焊剂7的地方即孔7a。因此，在焊盘8近旁，环氧玻璃基材12的环氧树脂部分从安装基板5表面露出。这样，把阻焊剂7与焊盘8隔开配置，就可以使焊料连接部4与焊盘8的上面和侧面接合。另外，焊盘8是在Cu制的母材上镀Ni而构成的。
布线9从焊盘8的一处引出，在离开焊盘8的位置被阻焊剂7覆盖。焊盘8和布线9用同一材料一体形成，并且，其厚度也相同。这样，焊盘8和布线9就能极为容易地形成。
如图2B所示，安装基板5是有6层布线层的厚度约1mm的FR-4基板，在环氧玻璃基材12内部有4层内部布线层11，在两侧的表面上有焊盘8和布线9。此处，安装基板5表面的布线层9和焊盘8的厚度约20μm，涂在安装基板表面的阻焊剂7设为比布线层9和焊盘8厚数μm。这样就防止了布线层9从安装基板5表面露出。
其次，参照图3说明半导体封装件2的具体构成。图3是本实施例的半导体封装件2的剖面示意图。
半导体封装件2按以下方式构成：半导体元件3的有源面(能動面)和带(テ一プ)33通过弹性体32连接，用成模树脂31进行封止。在带33和弹性体32之间设有Cu制的内部引线35，在半导体封装件2的中央附近与半导体元件3连接而获得电导通。而且，内部引线35和半导体元件3的连接部近旁由浇注树脂34进行封止。还有，在半导体封装件2的规定位置(与焊盘8对应的位置)与由焊料球构成的焊料突起36连接。
其次，参照图4说明安装基板5和半导体封装件2的接合构造。图4是本实施例的安装基板5和半导体封装件2在连接状态下的连接部近旁的剖面示意图。
配置在半导体封装件2的最上位置的成模树脂31是厚度约150μm的环氧树脂。配置在成模树脂31的下部的半导体元件3是厚度约280μm的Si，有DRMA电路的有源面配置在下面。半导体元件3的下方设有厚度约150μm的低弹性的弹性体32，把弹性体32配置在半导体元件3的下方，就能够通过弹性体32的变形来吸收半导体元件3和其它部件的热变形量差。弹性体32的下方配置有厚度约20μm的Cu制的内部引线35，再在其下方配置有聚酰亚胺制的厚度约50μm的带33。
带33上设有直径约350μm的孔33a，焊料突起36和内部引线35通过该孔33a连接。再通过焊料突起36与安装基板5表面的焊盘8连接，从而获得安装基板5和半导体封装件2的电导通。此处，焊料突起36不仅与焊盘8的表面而且与其侧面也连接，因而与只是和表面连接的情况相比，连接强度增大，连接寿命提高。但是，因为此时在设置了布线9的方向，焊盘8的侧面没有露出，所以焊料突起36和焊盘8的侧面不能连接。因此，在设置了布线9的方向的连接强度就比其它方向小。还有，在设置了布线9的方向，不仅半圆上的连接不良，而且布线9的断线造成的连接不良的产生也令人担忧。本实施例是考虑到这几点而构成的。
其次，参照图5A和图5B说明半导体装置1的温度变化时(温度下降时)的变形。图5A表示半导体装置1的温度下降前的状态，图5B表示半导体装置1的温度下降后的状态。还有，图5A和图5B中是取出安装基板5上搭载的8个半导体封装件2中的1个，用形状的对称性来表示半导体封装件2的1/4的形状。再根据安装基板两面的形状的对称性，表示为对称于安装基板5的厚度方向中心的1/2形状。图5A(a)和图5B(a)是透视图，图5A(b)和图5B(b)是侧剖面图。
如果半导体装置1的温度下降，由于与半导体封装件2相比，安装基板5的线膨胀系数大，因而热变形量就会产生差，结果，焊料突起36就会产生剪断方向的负荷。如果焊料突起36对半导体封装件2大致均等配置，焊料突起36受到的剪断方向的负荷就会从半导体封装件2的中心位置起很快扩大，因而离半导体封装件2的中心位置越远的焊料突起36，变形越大。
还有，安装基板5的两面安装有半导体封装件2，因而安装基板5的翘曲变形受到了限制。另一方面，半导体封装件2的翘曲变形在半导体封装件2的中心部近旁小，在半导体封装件2的周边部产生具有向上凸的曲率的翘曲变形，半导体封装件2的周边部向下方变位。这是因为，半导体封装件中心部近旁通过多个焊料突起36而与安装基板5连接，半导体封装件2的翘曲变形就受到限制，在半导体封装件2的周边部，焊料突起36的限制变小，因而半导体元件3与弹性体32及带33的线膨胀系数差引起的具有向上凸的曲率的翘曲变形就会产生。
其次，参照图6和图7说明安装基板5表面的焊盘8和焊料突起36的连接部处的焊料突起36的塑性变形。图6是表示本实施例的安装基板5表面的焊盘8和焊料突起36的连接部处的焊料突起36的塑性变形范围的图，图7是放大表示图6的塑性变形范围分布的半导体封装件2的1/4区域的图。此处，塑性变形范围是加了温度周期试验等热负荷时，每1周期增加的焊料的塑性变形引起的变形量，该值大，连接寿命就下降，这是公知的。
图6和图7中，颜色越深的地方表示塑性变形范围越大，另外，该塑性变形范围的分布是在不设有从焊盘8引出的布线9的条件下的分布。图6中，为了明确焊料突起36的位置，给出了半导体封装件外形61、半导体元件外形62、焊料突起外形63、以及对安装基板侧焊盘的接合处的焊料塑性变形分布64。
从图6和图7可知，离半导体封装件2的中心C越远的焊料突起36，塑性变形范围越大。换句话说，越靠近半导体封装件的外缘即主边的焊料突起36，塑性变形范围越大。因此，越靠近半导体封装件2的角部的焊料突起36，塑性变形范围越大。
还有，在靠近连接焊盘8的中心和半导体封装件2的中心C的线段的焊料突起36的周缘部，可以看到塑性变形范围大的区域，在与在焊盘8的中心与连接该中心的线段直交的线段靠近的焊料突起36的周缘部，可以看到塑性变形范围小的区域。这种倾向，离半导体封装件2的中心越远的焊料突起36，换句话说，越靠近半导体封装件2的外缘即主边的焊料突起36越显著。因此，对于靠近半导体封装件2的主边交叉的角部的焊料突起36，在从靠近连接焊料突起36的中心和半导体封装件2的中心的线段的部分向半导体封装件2的中心的方向D1和从该方向旋转180°的方向，即半导体封装件2的角部方向D2，可以看到塑性变形范围特别大的区域。本施例中，各半导体封装件2上设有6列(一侧3列)焊料突起36，位于图7中最下面的3个焊料突起36中塑性变形范围特别大。这是因为离半导体封装件2的中心的距离远。
还有，从该焊料突起36向半导体封装件2中心靠近(图中向上面移动)，产生的塑性变形范围就会降低，不过，该塑性变形范围在移动1～2节距(本实施例中0.8mm/节距)的程度时，不会急剧降低。这是因为，角部的焊料突起36和半导体封装件2中心的距离大，所以即使减小1～2节距程度的离半导体封装件2中心的距离，距离的变化量的绝对值也很小，看不到产生的塑性变形范围大幅度减小的效果。特别是，最外侧的列的焊料突起36的塑性变形范围的降低的效果小。
因此，至少针对配置在角部的焊料突起36中产生的大的塑性变形范围，必须确保连接可靠性，并且，更优选的是，对于最外侧的列的焊料突起36中产生的大的塑性变形范围，确保连接可靠性。本实施例中，与位于与构成半导体封装件外缘的主边交结的区域最靠近的焊盘8联络的布线9形成为，焊盘8对应的联络部位于与连接焊盘8的中心和半导体封装件2的中心的线段相比，靠近在焊盘8的中心与该线段直交的线段一侧，这是当然的，与含最外侧的列的所有焊盘8联络的布线9形成为，焊盘8对应的联络部位于与连接焊盘8的中心和半导体封装件2的中心的线段相比，靠近在焊盘8的中心与该线段直交的线段一侧。
另一方面，靠近半导体封装件2的中心位置的焊料突起36中，在靠近半导体封装件2的中心方向D1的部分，可以看到塑性变形范围大的区域，其相反侧的部分，塑性变形范围小。
参照图8说明塑性变形范围大的方向随焊料突起的位置而不同的机理。图8是说明本实施例的半导体装置的焊料塑性变形范围产生机理的图。
作为焊料突起36在对安装基板5表面的接合处塑性变形范围产生的主要原因，可以举出以下3种：「半导体封装件2和安装基板5的线膨胀系数差引起的剪断变形」，「半导体封装件2或安装基板5的翘曲变形引起的弯曲变形」，以及「焊料突起36和焊盘8的线膨胀系数差引起的局部变形」。由这些原因产生的塑性变形范围随焊料突起位置和方向而不同。将其整理为图8。
首先，对于「半导体封装件2和安装基板5的线膨胀系数差引起的剪断变形」，如果焊料突起36对半导体封装件2大致均等配置，就以半导体封装件2中心位置C为中心而产生。即，在半导体封装件2的中心位置C不产生剪断变形，半导体封装件中心部近旁的焊料突起36产生比较小的塑性变形范围，离半导体封装件2的中心位置远的半导体封装件角部近旁的焊料突起36产生大的塑性变形范围。此时，因为安装基板5一方比半导体封装件2线膨胀系数大，所以温度下降时焊料突起36在半导体封装件2的中心方向D1产生拉伸变形，在半导体封装件2的角部方向D2产生压缩变形。在与半导体封装件中心方向直交的方向CD影响小。
其次，对于「半导体封装件2和安装基板5的翘曲变形引起的弯曲变形」，本实施例中在安装基板5上半导体封装件2安装在两面，安装基板5的翘曲变形小。另一方面，半导体封装件2，如图5所示，在半导体封装件2的中心近旁弯曲小，在半导体封装件2的角部产生向上凸的翘曲。因此，对半导体封装件2的中心部近旁的焊料突起36，翘曲变形的影响小，半导体封装件2的角部近旁的焊料突起36由于受半导体封装件挤压而产生压缩变形。此时，在半导体封装件2的角部方向D2半导体封装件2的翘曲变得最大，该方向的压缩变形变大。
其次，对于「焊料突起36和焊盘8的线膨胀系数差引起的局部变形」，本来施例中使用了Cu制的焊盘8，比焊料突起36线膨胀系数小。因此，温度下降时焊料突起36由于焊盘8而受拉伸负荷，所以焊料突起36在哪个方向都会产生拉伸变形。不过，这是由于局部物性的差异引起的，所以产生的变形的绝对值小。
对这些结果进行整理的话，半导体封装件2中心部近旁的焊料突起36在半导体封装件中心方向D1产生大的变形，半导体封装件2的角部近旁的焊料突起36在半导体封装件中心方向D1和角部方向D产生大的变形。
如果从安装基板的焊盘8引出了布线9，如上所述，与其它方向相比，在引出布线9的方向连接强度就会降低。因此，引出布线9时避开上述变形变大的方向，对于防止焊料突起36和布线9的断线的这种连接可靠性的提高是有效的。
根据上述情况，本实施例中来自所有焊盘8的布线9的引出方向都选在变形小的与半导体封装件中心方向直交的方向。
其次，参照图9A～图17B说明本发明的第2～第9实施例。对于该第2～第9实施例，以下叙述与第1实施例的不同点，其它点与第1实施例基本相同。
(第2实施例)
图9A是本发明的第2实施例的半导体装置的整体俯视图，图9B是其侧视图，图9C是省略了图9A的半导体封装件的状态的A部放大图。
第1实施例和第2实施例的不同点在于，第1实施例中所有焊盘8上都设有布线9，而第2实施例中在局部设有焊盘8上未用布线9的未电连接的焊盘111。未用该布线9的焊盘111没有电性能，不过，设置该焊盘111能使其它获得电导通的连接部的可靠性提高。特别是，在半导体封装件2的角部及周缘部设置未连接焊盘111，能使配置在其内侧(靠近半导体封装件2的中心的一侧)的连接部的可靠性提高。这样，即使在有未连接焊盘111的情况下，从其它焊盘8引出的布线9，按照上述的机理，设在焊料塑性变形范围小的方向，也能提高连接可靠性。另外，第2实施例中未连接焊盘111也配置成格子状，不过，该焊盘111也可以配置在与格子点不同的位置。
(第3实施例)
图10A是本发明的第3实施例的半导体装置的整体俯视图，图10B其侧视图，图10C是省略了图10A的半导体封装件的状态的A部放大图。
第1实施例和第3实施例的不同点在于，第1实施例中所有焊盘8都配置成格子状，而第3实施例中在局部有些地方不设焊盘8。在电连接所需的接线柱数比格子数少的情况下，在格子的一部分不设置焊盘8，就容易实现安装基板的布线回引性(引き回し性)，能够提高封装件搭载位置的自由度。在这种情况下，与所有格子点上都设有焊盘8的情况相比，焊料36上产生的塑性变形范围会增加，这是令人担忧的。可是，其产生机理与上述的第1实施例的情况相同，因而与第1实施例相同，设在焊料塑性变形范围小的方向，就能够提高连接可靠性。
(第4实施例)
图11A是本发明的第4实施例的半导体装置的整体俯视图，图11B其侧视图，图11C是省略了图11A的半导体封装件的状态的A部放大图。
第1实施例和第4实施例的不同点在于，第1实施例中从所有焊盘8引出的布线9都设在焊料塑性变形范围小的方向，而在第4实施例中在局部在焊料塑性变形范围大的方向设有布线9。在该焊料塑性变形范围大的方向设有布线9的焊盘8是电源接线柱131。这样在焊料塑性变形范围大的方向配置了布线的情况下，其连接部的连接寿命就会比其它地方的降低，这是令人担忧的。不过，电源接线柱131有多个相同电位的接线柱，即使某一个接线柱的连接部达到了寿命，半导体装置也能工作。
还有，对于电源接线柱131，与进行信号传送的信号接线柱相比，通电电流大，因而必须使用宽度宽的布线9，这种情况也是有的。如果用了宽度宽的布线9，安装基板5表面上的布线9的回引性就会下降，从理想的方向引出布线9就很困难，这种情况也是有的。根据这种情况，仅限于有多个相同电位的电源接线柱，能够对其一部分电源接线柱，把布线9设在焊料塑性变形范围大的方向。不过，即使在这种情况下，也不能把具有相同电位的所有电源接线柱的布线9都设在焊料塑性变形范围大的方向。
(第5实施例)
图12A是本发明的第5实施例的半导体装置的整体俯视图，图12B其侧视图，图12C省略了图12A的半导体封装件的状态的A部放大图。
第1实施例和第5实施例的不同点在于，第5实施例中焊盘8的配置相对于半导体封装件2具有大的偏差。这样，在焊盘8的配置偏差很大的情况下，上述的「半导体封装件2和安装基板5的线膨胀系数差引起的剪断变形」的中心的位置，即不产生剪断变形的位置与半导体封装件2的中心位置就不同。这是因为不具有焊料连接部的部分(从焊料连接部突出的部分)不影响「半导体封装件2和安装基板5的线膨胀系数差引起的剪断变形」。
因此，像第5实施例这样，焊盘8的配置相对于半导体封装件2具有偏差的半导体封装件2中，如图中所示，根据由最外侧的连接部围着的区域的中心位置来设定布线9的方向，就能够确保半导体封装件2和安装基板5的连接可靠性。
(第6实施例)
图13A和图13B是采用了本发明的第6实施例的半导体装置1的半导体封装件2的剖面示意图。第1实施例和第6实施例的不同点在于，第6实施例中具有在半导体封装件2内部没有弹性体32的一次基板83。
图13A表示第6实施例的一种方式的半导体封装件2。该半导体封装件2中，半导体元件3的有源面配置在一次基板83一侧，使一次基板83与半导体元件3进行倒装芯片连接，从而获得一次基板83与半导体元件3的电导通。本构造与第1实施例不同，没有设置吸收半导体元件3和其它部件的热变形量差的弹性体32，因而倒装芯片连接部的连接可靠性就会降低，这是令人担忧的。因此，在半导体元件和一次基板之间涂敷了填充材料(アング一フイル材)81，从而确保倒装芯片连接部的可靠性。
图13B表示第6实施例的另一种方式的半导体封装件2。该半导体封装件2中，半导体元件3的有源面配置在一次基板83的相反侧，用搭接线91使半导体元件3与一次基板83获得电导通。本构造用芯片焊接材料(ダイボンデイング材)91来连接半导体元件3与一次基板83。这样，半导体元件3和其它部件的热变形量差就通过搭接线的变形而被吸收，因而能够确保连接信颖性。
像这样在半导体封装件2的内部没有弹性体32的构造中，使半导体封装件2和安装基板5的连接部产生焊料塑性变形范围的机理，也和第1实施例给出的3种机理相同。因此，在安装基板5上搭载半导体封装件2时，也是在与第1实施例相同的方向引出焊盘布线，这样就能够确保半导体封装件2和安装基板5的连接可靠性。
(第7实施例)
图14A和图14B是采用了本发明的第7实施例的半导体装置1的半导体封装件2的剖面示意图，图15是说明与第7实施例有关的半导体装置的焊料塑性变形范围产生机理的图。
第1实施例和第7实施例的不同点在于，第7实施例在半导体封装件2内部没有弹性体32，而是有一次基板83，并且在半导体封装件2内部有多个半导体元件3。作为用于在有限的安装面积上搭载更多的半导体元件3的一种方法，像第7实施例这样在1个半导体封装件2中装入多个半导体元件3是有效的。
图14A表示第7实施例的一种方式的半导体封装件2。该半导体封装件2中，在半导体封装件2的内部有2个半导体元件3，下段的半导体元件3通过倒装芯片接合件82与一次基板83连接，上段的半导体元件3通过搭接线91与一次基板83连接。
图14B表示第7实施例的另一种方式的半导体封装件2。该半导体封装件2中，在半导体封装件2的内部有4个半导体元件3，各半导体元件3通过设在半导体元件3内部的贯通电极而连接。
在这种构造的半导体封装件2中，与只有1个半导体元件3的构造相比，半导体封装件2的总厚度变大。因此，半导体封装件2的弯曲刚性变大，翘曲变形就难以产生。
图15中概括表示此时的半导体封装件2和安装基板5的连接部产生焊料塑性变形范围的机理和效果。主要产生机理与第1实施例的图8相同，有3种，不过，本实施例中由于半导体封装件2的翘曲变形减小了，因而机理中的「半导体封装件和安装基板的翘曲变形引起的翘曲变形」的效果就减小了。因此，图8中「压缩变形大」的半导体封装件角部近旁的焊料突起36的半导体封装件角部方向的变形就变成了「压缩变形小」。可是，此处的焊料突起36由于机理「半导体封装件2和安装基板5的线膨胀系数差引起的剪断变形」的效果而产生大的压缩变形，所以从焊盘8引出布线9的适用情况与第1实施例相同。根据上述情况，在半导体封装件2的内部有多个半导体元件3的构造中，也是在与第1实施例相同的方向从焊盘8引出布线，这样就能够确保半导体封装件2和安装基板5的连接可靠性。
(第8实施例)
图16A是本发明的第8实施例的半导体装置的整体俯视图，图16B是其侧视图。
第1实施例和第8实施例的不同点在于，第8实施例中在安装基板5的两面非对称地配置了半导体封装件2。像第8实施例这样，相对于安装基板5，半导体封装件2的搭载位置是非对称的情况下，安装基板5就会由于热负荷而产生翘曲变形。不过，对于高密度地搭载了半导体封装件2的安装基板5，安装基板5不会像半导体封装件2只配置在一面上那样大幅度翘曲变形。因此，安装基板5的翘曲变形对半导体封装件2和安装基板5的连接部带来的影响小。因此，在第8实施例中，也是在与第1实施例相同的方向从焊盘8引出布线，这样就能够确保半导体封装件2和安装基板5的连接可靠性。
(第9实施例)
图17A是本发明的第9实施例的半导体装置的整体俯视图，图17B是其侧视图。
第1实施例和第9实施例的不同点在于，第1实施例中安装基板尺寸是基于SODIMM规格，而第9实施例中是基于DIMM规格的安装基板5，安装基板5大，被搭载的半导体封装件数也多。第9实施例中安装基板5的翘曲变形小，所以安装基板尺寸和被搭载的半导体封装件2数的不同对半导体封装件2和安装基板5的连接部带来的影响小。因此，在第9实施例中，也是在与第1实施例相同的方向从焊盘8引出布线，这样就能够确保半导体封装件2和安装基板5的连接可靠性。
以上，按照各实施例具体地说明了本发明，不过，本发明不限于上述实施例，不言而喻，在不越出其宗旨的范围内，可以进行种种变更。

Claims (10)

1.一种半导体装置，具有：
半导体封装件；以及
安装基板，该安装基板具有通过焊料突起而与所述半导体封装件电连接的焊盘，
其特征在于，
所述安装基板上形成了多个由多个所述焊盘配置而成的列，
构成位于分别离主边最近的一侧的所述列的所述焊盘中的至少一个，具有从所述焊盘沿着所述安装基板面延伸的布线，所述主边构成了所述半导体封装件外缘，
所述布线按以下方式形成：与所述焊盘对应的联络部位于与把所述焊盘的中心和所述半导体封装件的中心连接起来的线段相比，靠近与所述线段在所述焊盘中心直交的线段的一侧。
2.一种半导体装置，具有：
半导体封装件；以及
安装基板，该安装基板具有通过焊料突起而与所述半导体封装件电连接的多个焊盘，
其特征在于，
位于最靠近主边相交的区域的所述焊盘中的至少一个，具有从所述焊盘沿着所述安装基板面延伸的布线，所述主边构成了所述半导体封装件外缘，
所述布线按以下方式形成：与所述焊盘对应的联络部位于与把所述焊盘的中心和所述半导体封装件的中心连接起来的线段相比，靠近与所述线段在所述焊盘中心直交的线段的一侧。
3.根据权利要求1所述的半导体装置，其特征在于，所述半导体封装件为矩形，所述焊盘在所述半导体封装件的投影面内形成为多个列、多个行，与最外周的列和行的多个所述焊盘联络的各布线按以下方式形成：与所述焊盘对应的联络部位于靠近与把所述焊盘的中心和所述半导体封装件的中心连接起来的线段直交的线段的一侧，所述直交是在所述焊盘的中心。
4.根据权利要求2所述的半导体装置，其特征在于，所述半导体封装件为矩形，所述焊盘在所述半导体封装件的投影面内形成为多个列、多个行，与离所述半导体封装件的角部最近的区域的多个所述焊盘联络的各布线按以下方式形成：与所述焊盘对应的联络部位于靠近与把所述焊盘的中心和所述半导体封装件的中心连接起来的线段直交的线段的一侧，所述直交是在所述焊盘的中心。
5.根据权利要求1或2所述的半导体装置，其特征在于，所述焊盘形成为具有比所述布线的宽度大的直径的圆形，所述焊料突起与所述焊盘的上面和侧面接触而连接。
6.根据权利要求1或2所述的半导体装置，其特征在于，所述焊盘具有：信号焊盘，该信号焊盘向所述半导体封装件传递信号；以及电源焊盘或地焊盘，该电源焊盘或地焊盘与电源或地联络，具有所述布线对应的联络部的焊盘为所述信号焊盘。
7.根据权利要求1或2所述的半导体装置，其特征在于，所述半导体封装件配置在所述安装基板的主面的两侧。
8.根据权利要求1或2所述的半导体装置，其特征在于，所述安装基板与所述半导体封装件电连接，具有与外部电连接的外部端子。
9.根据权利要求1或2所述的半导体装置，其特征在于，所述焊盘具有所述焊盘的对着所述半导体封装件一侧的主面和与所述主面邻接的侧壁，所述焊料突起是按覆盖所述侧壁的一部分的方式而形成的。
10.一种半导体装置，具有：
半导体封装件；以及
安装基板，该安装基板具有通过焊料突起而与所述半导体封装件电连接的焊盘，
其特征在于，
所述安装基板上形成了多个由多个所述焊盘配置而成的列，
所述焊盘中，构成位于分别离主边最近的一侧的所述列的第1焊盘中的至少一个，具有从所述第1焊盘沿着所述安装基板面延伸的第1布线，所述主边构成了所述半导体封装件外缘，
所述第1布线按以下方式形成：与所述第1焊盘对应的联络部位于与把所述第1焊盘的中心和所述半导体封装件的中心连接起来的线段相比，靠近与该线段在所述第1焊盘中心直交的线段的一侧；
所述焊盘中，构成配置在位于分别离主边最近的一侧的所述列的内侧的列的第2焊盘中的至少一个，具有从所述第2焊盘沿着所述安装基板面延伸的第2布线，所述主边构成了所述半导体封装件外缘，
所述第2布线按以下方式形成：与所述第2焊盘对应的联络部位于与把所述第2焊盘的中心和所述半导体封装件的中心连接起来的线段相比，靠近与该线段在所述第2焊盘中心直交的线段的一侧。
CNB2005100560502A 2004-03-19 2005-03-21 半导体装置 Expired - Fee Related CN100345268C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004079791 2004-03-19
JP2004079791A JP2005268575A (ja) 2004-03-19 2004-03-19 半導体装置

Publications (2)

Publication Number Publication Date
CN1670936A CN1670936A (zh) 2005-09-21
CN100345268C true CN100345268C (zh) 2007-10-24

Family

ID=35042091

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100560502A Expired - Fee Related CN100345268C (zh) 2004-03-19 2005-03-21 半导体装置

Country Status (5)

Country Link
US (1) US20050230829A1 (zh)
JP (1) JP2005268575A (zh)
KR (1) KR100612783B1 (zh)
CN (1) CN100345268C (zh)
TW (1) TWI261300B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005060081B4 (de) 2005-12-15 2007-08-30 Infineon Technologies Ag Elektronisches Bauteil mit zumindest einer Leiterplatte und mit einer Mehrzahl gleichartiger Halbleiterbausteine und Verfahren
KR101407614B1 (ko) * 2008-01-30 2014-06-13 삼성전자주식회사 인쇄회로기판, 반도체 패키지, 카드 및 시스템
JP5393986B2 (ja) * 2008-01-31 2014-01-22 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の配線基板、半導体装置、電子装置及びマザーボード

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5489059A (en) * 1990-08-15 1996-02-06 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
JPH10284544A (ja) * 1997-04-10 1998-10-23 Hitachi Ltd 半導体装置およびその製造方法
CN1276090A (zh) * 1997-10-30 2000-12-06 株式会社日产制作所 半导体装置及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519580A (en) * 1994-09-09 1996-05-21 Intel Corporation Method of controlling solder ball size of BGA IC components
JP2000236040A (ja) * 1999-02-15 2000-08-29 Hitachi Ltd 半導体装置
US6870276B1 (en) * 2001-12-26 2005-03-22 Micron Technology, Inc. Apparatus for supporting microelectronic substrates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5489059A (en) * 1990-08-15 1996-02-06 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
JPH10284544A (ja) * 1997-04-10 1998-10-23 Hitachi Ltd 半導体装置およびその製造方法
CN1276090A (zh) * 1997-10-30 2000-12-06 株式会社日产制作所 半导体装置及其制造方法

Also Published As

Publication number Publication date
TWI261300B (en) 2006-09-01
KR100612783B1 (ko) 2006-08-17
JP2005268575A (ja) 2005-09-29
CN1670936A (zh) 2005-09-21
TW200601413A (en) 2006-01-01
KR20060044387A (ko) 2006-05-16
US20050230829A1 (en) 2005-10-20

Similar Documents

Publication Publication Date Title
CN1229863C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1118098C (zh) 半导体集成电路器件
CN1183593C (zh) 半导体装置
CN1154178C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN100342538C (zh) 半导体装置、电子设备及它们的制造方法，以及电子仪器
CN1271712C (zh) 具有从密封树脂暴露出来的散热器的半导体器件
CN1516898A (zh) 半导体装置及其制造方法
CN1956189A (zh) 叠层半导体装置及叠层半导体装置的下层模块
CN1665027A (zh) 半导体器件
CN1452245A (zh) 半导体器件及其制造方法
CN1459855A (zh) 半导体器件及其制造方法
CN1239831A (zh) 半导体器件及其制造方法
CN1835229A (zh) 半导体器件和制造半导体器件的方法
CN1734756A (zh) 电子回路装置
CN1695246A (zh) 半导体封装及层叠型半导体封装
CN1815733A (zh) 半导体装置及其制造方法
CN1877829A (zh) 半导体装置以及用于制造该半导体装置的方法
CN1700458A (zh) 具有第一和第二导电凸点的半导体封装及其制造方法
CN1956190A (zh) 层叠型半导体模块
CN1819176A (zh) 互连衬底和半导体器件
CN1897241A (zh) 半导体器件及其制造方法
CN1532932A (zh) 半导体装置及其制造方法、电子设备、电子仪器
CN1577840A (zh) 半导体器件的堆叠封装
CN1835222A (zh) 半导体器件及其制造方法
CN1819190A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071024

Termination date: 20120321