CN1452245A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1452245A
CN1452245A CN03123119A CN03123119A CN1452245A CN 1452245 A CN1452245 A CN 1452245A CN 03123119 A CN03123119 A CN 03123119A CN 03123119 A CN03123119 A CN 03123119A CN 1452245 A CN1452245 A CN 1452245A
Authority
CN
China
Prior art keywords
insert
semiconductor device
semiconductor element
semiconductor
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN03123119A
Other languages
English (en)
Inventor
西村隆雄
宇野正
小野寺浩
高岛晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1452245A publication Critical patent/CN1452245A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

一种叠层型半导体器件具有减小的总高度和提高该叠层结构的机械强度的可靠性。该半导体器件还具有改进的散热特性。第一插入物具有一个表面，其上形成第一电极焊盘，并且该第一半导体元件被安装为使得该电路形成表面与第一插入物相对。第二半导体元件具有一个电路形成表面和与该电路形成表面相反的背面。第二插入物具有一个表面，其上形成第二电极焊盘，并且该第二半导体元件被安装为使得该电路形成表面与该第二插入物相对。外部连接端被提供于与安装第二半导体元件的表面相对的第二插入物的表面上。第一和第二插入物被它们之间的导电部件相互电连接。该第一半导体元件的背面和第二半导体元件的背面被粘合剂相互固定。

Description

半导体器件及其制造方法
技术领域
本发明一般涉及半导体器件，特别涉及具有多个半导体器件和半导体元件相叠加的三维结构的一种半导体器件，以及制造这种半导体器件的方法。
随着最近电子设备的发展，日益需要减小尺寸和厚度、多功能、高性能和高密度的半导体器件。为了满足这种需求，半导体器件的结构已经转向多个半导体器件或多个半导体元件相叠加的三维结构。
背景技术
日本专利公开No.2001-223297公开一种半导体器件，其具有通过叠加多个半导体器件而形成的三维结构。图1为上述专利文献中公开的半导体器件的截面视图。
在图1中，半导体芯片3安装在每个插入物1的两侧上，并且分别被一个密封树脂2所封装。两个插入物1与置于它们之间的封装半导体芯片3的密封树脂2相叠加。插入物1通过焊锡球7相互连接，连接到在形成于阻焊膜4中的通孔6中暴露的球形焊盘5。也就是说，上和下插入物被焊锡球7相互电连接，并且还相互机械连接。
在图1中所示的半导体器件中，由于安装在叠层的插入物上的每个个半导体芯片被密封树脂所封装，因此需要提供两个插入物之间的距离，该距离比插入在两个插入物之间的密封树脂层的厚度更大。因此，如果可以减小插入物之间的距离，则还可以减小半导体器件的总高度。
另外，由于插入物被提供在插入物的外围部分中的焊锡球所连接并且相互固定，如果在半导体封装的组装过程的叠加处理中在该插入物中出现翘曲，则在插入物之间的连接部分中可能出现缺陷。另外，当把完整的半导体封装安装到一个基片上时，由于插入物的热变形以及焊锡球的重新熔化，一个缺陷可能出现在插入物之间的连接部分中。
另外，由于该完整的半导体封装仅仅由该焊锡球在小面积上机械连接，因此应力容易集中到插入物之间的连接部分上，这可能降低该封装的机械可靠性。
发明内容
本发明的一般目的是提供一种消除上述问题的改进和有用的半导体器件。
本发明的一个更加具体的目的是提供一种具有三维结构的半导体器件，其中多个半导体器件或多个半导体元件被叠加，该半导体器件具有减小的总高度和提高该叠层结构的机械强度的可靠性。
本发明的另一个目的是提供一种具有三维结构的半导体器件，其中多个半导体器件或者多个半导体元件被叠加，该半导体器件具有改进的散热特性。
为了实现上述目的，根据本发明一个方面，在此提供一种半导体器件，其中包括：第一半导体元件，其具有一个电路形成表面和与该电路形成表面相反的背面；第一插入物，其具有一个表面，其上形成第一电极焊盘，并且该第一半导体元件被安装为使得该电路形成表面与第一插入物相对；第二半导体元件，其具有一个电路形成表面和与该电路形成表面相反的背面；第二插入物，其具有一个表面，其上形成第二电极焊盘，并且该第二半导体元件被安装为使得该电路形成表面与该第二插入物相对，该第二电极焊盘用于与第一插入物相连接；以及外部连接端，其提供于与安装第二半导体元件的表面相对的第二插入物的表面上，其中第一插入物和第二插入物被第一和第二电极焊盘之间的导电部件相互电连接，并且该第一半导体元件的背面和第二半导体元件的背面被粘合剂相互固定。
根据上述发明，不需要封装被提供于第一和第二插入物之间的第一和第二半导体元件。因此，可以减小第一和第二插入物之间的距离。这导致减小该半导体器件的整体厚度。另外，由于该第一和第二半导体元件被粘合剂相互粘合，因此提高该插入物之间的连接强度，这防止插入物的翘曲。另外，由于第一和第二半导体元件被粘合剂相互接合，因此可以有效地把在该第一半导体元件中产生的热量通过第二半导体元件和第二插入物释放到外部。
根据本发明的半导体器件可以进一步包括至少一个第三半导体元件，其安装在该第一插入物的表面上，与安装第一半导体元件的表面相对。相应地，可以增加在该半导体器件中叠加的半导体元件的数目，其提高封装密度。另外，多个第三半导体元件可以按照叠加和固定的状态安装和封装在该第一插入物的表面上。相应地，不同类型或尺寸的半导体元件可以被有效地摄制在该半导体器件中。另外，用于散热的金属层可以被提供在与安装第一半导体元件的表面相对第一插入物的表面上。相应地，该金属层作为一个散热器，其可以有效地把该半导体元件的热量释放到该半导体器件的外部。
另外，根据本发明另一个方面，在此提供一种半导体器件，其中包括：第一半导体元件，其具有一个电路形成表面和与该电路形成表面相反的背面；第一插入物，其具有一个表面，其上形成第一电极焊盘，并且该第一半导体元件被安装为使得该电路形成表面与第一插入物相对；第二半导体元件，其具有一个电路形成表面和与该电路形成表面相反的背面；第二插入物，其具有一个表面，其上形成第二电极焊盘，并且该第二半导体元件被安装为使得该电路形成表面与该第二插入物相对，该第二电极焊盘用于与第一插入物相连接；以及外部连接端，其提供于与安装第二半导体元件的表面相对的第二插入物的表面上，其中第一插入物和第二插入物被第一和第二电极焊盘之间的导电部件相互电连接，并且该第一插入物和第二半导体元件的背面被粘合剂相互固定。
根据上述发明，不需要封装被提供于第一和第二插入物之间的第二半导体元件。因此，可以减小第一和第二插入物之间的距离。这导致减小该半导体器件的整体厚度。另外，由于该第二半导体元件和第一插入物被粘合剂相互粘合，因此提高该插入物之间的连接的机械强度，这防止插入物的翘曲。另外，由于第二半导体元件被粘合剂接合到第一插入物，因此可以有效地把在该第一半导体元件中产生的热量通过第一插入物、第二半导体元件和第二插入物释放到外部。
根据本发明的半导体器件可以进一步包括至少一个第三半导体元件，其安装在该第一插入物的表面上，与安装第一半导体元件的表面相对。相应地，可以增加在该半导体器件中叠加的半导体元件的数目，其提高封装密度。另外，该半导体器件可以进一步包括叠加在第一半导体元件上的至少一个第三半导体元件，并且该第一和第三半导体元件可以被封装在第一插入物上。
另外，在根据本发明的半导体器件中，至少一个第四半导体元件可以安装在具有外部连接端的第二插入物的表面上。多个第四半导体元件可以被提供和安装在第二插入物上。
另外，每个外部连接端可以是一个平坦的焊盘，或者可以具有一个凸起形状。每个外部连接端可以是一个引线端，在一个方向上从该第二插入物向外延伸。
另外，接合第一半导体元件的背面和该第二半导体元件的背面的粘合剂可以是热固型树脂粘合剂。该热固型树脂粘合剂可以包含至少银和铜之一。
另外，在根据本发明的半导体器件中，一种增强粘合剂可以被提供用于连接该导电材料和第一和第二插入物之间的部分。该增强粘合剂可以由绝缘的热固型树脂材料所制成。该热固型粘合剂可以采用薄膜形式，其具有对应于该导电部件的位置的开口。
另外，根据本发明另一个方面，在此提供一种半导体器件的制造方法，该半导体器件包括第一半导体元件和第二半导体元件，其中该方法包括如下步骤：以一个状态把第一半导体元件安装到第一插入物上，其中该第一半导体元件的电路形成表面与该第一插入物相对；以该第二半导体元件的电路形成表面与该第二插入物相对的状态把第二半导体元件安装到第二插入物上；通过把第一和第二插入物与插入在它们之间的第二半导体元件相叠加，并且加热提供于该第一和第二插入物之间的导电部件，以熔化该导电部件，而把第一插入物和第二插入物相互电连接；以及通过电连接步骤中的热量固化提供于该第二半导体器件的背面和该第一半导体元件的一个背面之间的热固树脂。
从下文结合附图的详细描述中，本发明的其他目的、特点和优点将变得更加清楚。
附图说明
图1为常规的半导体器件的截面视图；
图2为根据本发明第一实施例的半导体器件的截面视图；
图3为根据本发明第二实施例的半导体器件的截面视图；
图4为根据本发明第三实施例的半导体器件的截面视图；
图5为根据本发明第四实施例的半导体器件的截面视图；
图6为根据本发明第五实施例的半导体器件的截面视图；
图7为根据本发明第六实施例的半导体器件的截面视图；
图8为根据本发明第七实施例的半导体器件的截面视图；
图9为根据本发明第八实施例的半导体器件的截面视图；
图10为根据本发明第九实施例的半导体器件的截面视图；
图11为根据本发明第十实施例的半导体器件的截面视图；
图12是作为图11中所示的半导体器件的变型的半导体器件的截面视图；
图13A和13B为图11中所示的粘合剂结构的示意图；
图14为根据本发明第十一实施例的半导体器件的截面视图；
图15是作为图14中所示的半导体器件的变型的半导体器件的截面视图；以及
图16为根据本发明第十二实施例的半导体器件的截面视图。
具体实施方式
现在将参照图2描述根据本发明第一实施例的半导体器件。图2为根据本发明第一实施例的半导体器件的截面视图。
图2中所示的半导体器件具有一种结构，其中安装有半导体芯片3a的插入物1a和安装有半导体芯片3b的插入物1b相叠加。插入物1a和插入物1b是重新排列的基片，并且由聚酰亚胺带状基片、玻璃环氧树脂基片、有机基片(聚碳酸脂)等等所形成。插入物1a和插入物1b通过作为导电部件的焊锡球7相互连接。
半导体芯片3a通过通常称为面向下安装的倒装片安装方法安装到插入物1a上。也就是说，半导体芯片3a电连接到通过位于半导体芯片3的电路形成表面上的凸块8连接到形成于插入物1a的下表面上的电极块。凸块8由金、铜、焊锡、聚合物等等所形成。半导体芯片3a和插入物1a通过位于它们之间的未充满粘合剂9所结合，以相互固定。对于未充满粘合剂9，使用例如环氧树脂、聚丙烯或聚酰亚胺这样的树脂材料。
类似地，半导体芯片3b通过面向下安装(倒装片安装)方法安装在插入物1b上。也就是说，半导体芯片3b通过位于半导体芯片3b的电路形成表面上的凸块8电连接到形成在插入物1b的上表面上的电极焊盘。半导体芯片3b和插入物1b由位于它们之间的未充满粘合剂9所粘合，并且相互固定。
插入物1a和插入物1b与置于它们之间的半导体芯片3a和3b相叠加。因此，半导体芯片3a和3b的背面(与电路形成表面相反的表面)处于相互面对的状态。在本实施例中，相互面对的半导体芯片3a和3b由粘合剂12所结合，从而半导体芯片3a和3b相互机械固定。例如环氧树脂、聚丙烯或聚酰亚胺这样的树脂材料被用于粘合剂12，并且该树脂材料最好为热固型的。另外，为了提高导热性，或者提高要被结合半导体芯片的电性能，上述树脂可以包含银或铜。
焊锡球7A被提供作为在下插入物1b的下表面上的外部连接段，并且除了焊锡球7A的部分之外的其它部分被阻焊剂4所覆盖。
把插入物1a和插入物1b电连接的焊锡球7与形成在插入物1a的下表面上的球形焊盘5a以及形成在插入物1b的上表面上的球形焊盘5b相结合。因此，焊锡球7的高度几乎与半导体芯片3a和半体芯片3b的高度之和相等。球形焊盘5a和球形焊盘5b被形成作为在阻焊剂4中形成的开孔中暴露的部分。
在此，由于半导体芯片3a的电路形成表面与插入物1a相对，并且未充满粘合剂9填充在它们之间，因此不需要通过密封树脂来封装该半导体芯片3a。类似地，由于半导体芯片3b的电路形成表面与插入物1b相对，并且未充满粘合剂9填充在它们之间，因此不需要通过密封树脂来封装该半导体芯片3b。
因此，不需要保持插入物1a和插入物1b之间的密封树脂部分所需的高度(距离)，并且仅仅需要对应于半导体芯片3a和3b的高度与粘合剂12的厚度之和的距离。从而，根据本实施例的半导体器件的厚度可以小于图1中所示的半导体器件的厚度。
另外，除了通过焊锡球7连接之外，通过把半导体芯片3a和半导体芯片3b用粘合剂12相结合，插入物1a和插入物1b被牢固地机械结合。因此，避免热应力和外部作用力集中到焊锡球7的连接部分，从而提高插入物之间的机械连接的可靠性。
另外，通过使粘合剂结合12作为一种快速固化型热固树脂，粘合剂12可以在回流处理中通过加热而固化，使焊锡球7结合到插入物1a和1b上。由于粘合剂12在焊锡球7熔化并且再次凝固之前被固化，因此当焊锡球7固化时，插入物1a和插入物1b相互固定，从而焊锡球的连接位置不会移动。因此，可以实现精确的定位，并且可以避免在回流处理中在焊锡球内产生剩余应力。
另外，在本实施例中，由于半导体芯片3a通过粘合剂12的薄层结合到半导体芯片3b上，因此在半导体芯片3a中产生的热量也通过粘合剂12和半导体芯片3b传递到下插入物1b。插入物1b的热量被有效地通过焊锡球7A散发到外部。因此，根据本实施例，由于把热量从安装在上插入物1a上的半导体芯片传递到下插入物1b的通道数目增加，因此可以通过插入物1b有效地把热量从半导体芯片散发到外部。
应当指出，尽管半导体芯片3a和3b通过倒装片结合安装在各个插入物1a和1b上，但是它们可以使用TAB(带状自动结合技术)作为执行倒装片安装的一种方法。另外，尽管插入物1a和1b通过焊锡球7电连接，但是结合材料和方法不限于在此所公开的内容。例如，除了焊锡球7之外，可以通过铜柱状电极或者具有由例如Ni/Au等等这样的导电材料所覆盖表面的树脂球进行连接。
接着，将参照图3描述根据本发明第二实施例的半导体器件。图3为根据本发明第二实施例的半导体器件的截面视图。在图3中，与图2中所示部分相同的部分由相同的参考标号所表示，并且将省略对它的描述。
通过把多个半导体芯片3c、3d和3e安装到图2中所示处于叠加状态的插入物的上表面上而构造根据本发明第二实施例的半导体器件。
半导体芯片3c通过凸块8电连接到插入物1a的上表面。半导体芯片3c和插入物1a由未充满粘合剂9所结合。
半导体芯片3d安装在半导体芯片3c的背面上，处于叠加状态，并且通过芯片结合粘合剂10结合到半导体芯片3c上。对于芯片结合粘合剂10，可以使用例如环氧树脂、聚丙烯或聚酰亚胺这样的树脂材料。半导体材料3d安装在半导体芯片3c上，使电路形成表面向上，并且通过金布线连接到形成于插入物1a的上表面上的电极焊盘。
半导体芯片3e小于半导体芯片3d，并且以叠加状态设置在不形成电极焊盘的半导体芯片3d的电路形成表面的中部上。半导体芯片3e叠加在半导体芯片3d上，使电路形成表面向上，并且通过金布线电连接到形成于插入物1a的上表面上的电极焊盘。
在上述结构中，半导体芯片3c、3d和3e被密封树脂2封装于插入物1a的上表面上。对于密封树脂2，可以使用例如环氧树脂、聚丙烯或聚酰亚胺这样的材料。
根据本实施例的半导体器件可以提供与根据上述第一实施例的半导体器件相同的效果。另外，来自叠加在插入物1a的上表面上的半导体芯片3c、3d和3e的热量也被通过半导体芯片3a和结合到半导体芯片3a的半导体芯片3b传递到下插入物1b。从而，来自叠加在插入物1a的上表面上的半导体芯片3c、3d和3e的热量也被有效地通过下插入物1b散发到外部。
应当指出，尽管三个半导体芯片叠加在插入物1a上，并且被密封树脂所封装，但本发明不限于半导体芯片的数目以及安装方法，并且可以通过不同的安装方法来安装不同数目的半导体芯片。
接着，将参照图4描述根据本发明第三实施例的半导体器件。图4为根据本发明第三实施例的半导体器件的截面示图。在图4中，与图2中所示部分相同的部分由相同的参考标号所表示，并且省略对它的描述。
根据本发明第三实施例的半导体器件具有一种结构，其中半导体芯片3c安装在图2中所示的半导体器件的插入物1a的上表面上。半导体芯片3c通过凸块8电连接到插入物1a的上表面。半导体芯片3c和插入物1a通过未充满粘合剂9所结合。
由于叠加在插入物1a上的半导体芯片3c被安装使得电路形成表面向下，并且粘合剂9填充在电路形成表面与插入物1a之间，不需要通过密封树脂来封装半导体芯片3c。
如上文所述，半导体芯片3b通过凸块8电连接到插入物1b的上表面。另外，插入物1a和1b由焊锡球7电连接，并且作为外部连接端的焊锡球7a被提供在插入物1b的下表面上。因此，半导体芯片3b和3c通过焊锡球7电连接到插入物1b，并且可以通过作为外部连接端的焊锡球7a电连接到外部电路。
根据本实施例的半导体器件可以提供与根据上述第一实施例的半导体器件相同的效果。另外，来自叠加在插入物1a上的半导体芯片3c的热量可以通过安装在插入物1a的下表面上的半导体芯片3a和结合到半导体芯片3a的半导体芯片3b传送到下插入物1b。从而，来自安装于插入物1a的上表面的半导体芯片3c的热量可以有效地通过插入物1b释放到外部。
接着，参照图5描述根据本发明第四实施例的半导体器件。图5为根据本发明第四实施例的半导体器件的截面视图。在图5中，与图2中所示的部分相同的部分由相同的参考标号所表示，并且将省略对它的描述。
根据本发明第四实施例的半导体器件具有一种结构，其中散热器13被提供在图2中所示的半导体器件的插入物1a的上表面上。该用于散热的散热器13被形成为由包含Cu、CuW、W、Al、AlC、Ag等等的材料所形成的金属层，并且作为薄片或薄箔形式的部件，以施加到插入物1a的上表面。当制造散热器13时，散热器13可以通过使用例如铜箔这样的布线材料形成在插入物的上表面上。
在本实施例中，来自半导体芯片3a的热量被传送到半导体芯片3b，并且还通过插入物1a传送到散热器13，因此来自半导体芯片3a的热量可以有效地通过散热器13释放到外部。另外，当在半导体芯片3b中产生的热量较大时，来自半导体芯片3b的热量被传送到半导体芯片3a和插入物1a，因此热量被有效地通过散热器13而发散。
应当指出该结构、形成方法和设置散热器的方法不限于该具体结构和方法，并且如果需要的话可以使用适当的结构和方法。
接着，将参照图6描述根据本发明第五实施例的半导体器件6。图6为根据本发明第五实施例的半导体器件的截面视图。在图6中，与图3中所示的部分相同的部分由相同的参考标号所表示，并且将省略对它的描述。
根据本发明第五实施例的半导体器件具有一种基本结构，其与图3中所示根据第二实施例的半导体器件的结构相同，并且进一步具有一个半导体芯片3f。该半导体芯片3f通过凸块8电连接到插入物1b。半导体芯片3f和插入物1b由粘合剂9所结合。
在本实施例中，作为外部连接端的焊锡球7A被设置在插入物1b的外围部分中，并且半导体芯片3f通过倒装片结合方法安装在插入物1b的下表面的中部。因此，焊锡球7A被形成为具有比半导体芯片3f的高度更大的高度。根据本实施例，可以增加叠加的半导体芯片的数目，因此可以提高半导体芯片的封装密度。
接着，将参照图7描述根据本发明第六实施例的半导体器件。图7为根据本发明第六实施例的半导体器件的截面视图。在图7中，与图6中所示的部分相同的部分由相同的参考标号所表示，并且将省略对它的描述。
根据本发明第六实施例的半导体器件具有与图6中所示根据第五实施例的半导体器件相同的基本结构，并且进一步提供了一个半导体芯片3g。半导体芯片3g通过金布线11电连接到插入物1b的下表面。半导体芯片3g通过芯片结合粘合剂10结合到半导体芯片3f的背面。另外，由于半导体芯片3g由金布线所连接，因此半导体芯片3f和3g被密封树脂2整体地封装在插入物1b的下表面上。
在本实施例中，作为外部连接端的焊锡球7A被设置在插入物1b的外围部分上，并且半导体芯片3f和3g被通过倒装片结合方法叠加和安装在插入物1b的上表面的中部上。因此，焊锡球7A被形成为使得它们具有比密封树脂2的高度更大的高度。根据本实施例，可以增加叠加的半导体芯片的数目，并且可以提高半导体芯片的封装密度。
接着，将参照图8描述根据本发明第七实施例的半导体器件。图8为根据本发明第七实施例的半导体的截面视图。在图8中，与图3中所示相同的部分由相同的参考标号所表示，并且将省略对它的描述。
根据本发明第七实施例的半导体器件具有与图3中所示根据第二实施例的半导体器件相同的基本结构，并且被作为一个台栅阵列(LGA)型半导体器件。也就是说，尽管图3中所示的根据第二实施例的半导体器件是一个球栅阵列(BGA型)半导体器件，其中焊锡球7A被提供在插入物的下表面上，但是焊锡球不被提供在本实施例中，并且电极焊盘14被暴露于插入物1b的下表面上，从而电极焊盘作为外部连接端。
接着，将参照图9描述根据本发明第八实施例的半导体器件。图9为根据本发明第八实施例的半导体器件的截面视图。在图9中，与图6中所示的部分相同的部分由相同的参考标号所表示并且将省略对它的描述。
根据本发明第八实施例的半导体器件具有与图6中所示的根据第五实施例的半导体器件相同的基本结构。并且被构造为一个引线端型半导体器件。也就是说，尽管图6中所示根据第五实施例的半导体器件为BGA(球栅阵列)型半导体器件，其中焊锡球7A被提供在插入物的下表面上，从而作为外部连接端，根据本实施例的半导体器件不具有焊锡球7A，而是在插入物1b的下表面上提供一个引线15，作为外部连接端。
接着，将参照图10描述本发明第九实施例的半导体器件。图10为根据本发明第九实施例的半导体器件的截面视图。在图10中，与图3中所示部分相同的部分由相同的参考标号所表示，并且将省略对它的描述。
根据本发明第九实施例具有与图3中所示的第二实施例的半导体器件相同的基本结构，并且进一步提供插入物1c和1d。半导体芯片和焊锡球被提供在插入物1b和1c之间以及在插入物1c和1d之间，采用与插入物1a和1b之间提供半导体芯片3a和3b的结构相同的结构。作为外部连接端的焊锡球7A被提供在最下方的插入物1d的下表面上。
根据本实施例，可以增加叠加的半导体芯片的数目，并且可以提高半导体芯片的封装密度。要被叠加的插入物的数目和半导体芯片的数目不限于所示的数目，并且可以通过增加要被叠加的插入物的数目而增加半导体芯片的数目。
接着，将参照图11描述本发明第十实施例的半导体器件。图11为根据本发明第十实施例的半导体器件的截面视图。在图11中，与图3中所示部分相同的部分由相同参考标号所表示，并且将省略对它的描述。
根据本发明第十实施例的半导体器件具有与图3中所示的第二实施例的半导体器件相同的基本结构，并且焊锡球7的连接部分由粘合剂16所增强。也就是说，在把插入物1a和1b与焊锡球7相互连接之后，把粘合剂16施加在焊锡球7的周围，并且被固化。作为粘合剂16，使用例如环氧树脂、聚丙烯、聚酰亚胺这样的绝缘树脂材料，并且最好使用热固型树脂。
根据本实施例，由于焊锡球7的连接部分被粘合剂16所增强，因此连接部分的可靠度增强。另外，由于焊锡球7被粘合剂16所覆盖和保护，因此即使导电的外部物体等等进入插入物之间，也可以防止在相邻的焊锡球7之间出现电短路。
图12为半导体器件的截面视图，其是图11中所示的半导体器件的一种变型。在图12中所示的半导体器件中，采用薄片或薄膜形式的粘合剂16A被施加在焊锡球7的连接部分上，而不是施加液态的粘合剂16，并且通过加热而固化该粘合剂16A。
图13A和13B为示出采用薄膜或薄片形式的粘合剂16A的结构的例子。粘合剂16A由具有对应于焊锡球7的行的条状粘合剂薄膜所形成，如图13A所示，并且通过使用模子穿孔预先在对应于焊锡球的位置形成一开孔6Aa。当外围地设置焊锡球7时，粘合剂薄膜16A被形成为框架形状，如图13B所示，并且开孔16Aa形成在对应于焊锡球7的位置处。粘合剂16A可以在焊锡球7受到回流之前设置，从而粘合剂16A被熔化，并且通过回流的热量而固化。
接着，将参照图14描述本发明第十一实施例的半导体器件。图14为根据本发明第十一实施例的半导体器件的截面视图。在图14中，与图2中所示的部分相同的部分由相同的参考标号所表示，并将省略对它的描述。
根据本发明第十一实施例的半导体器件不同于图2中所示的半导体器件之处仅仅在于半导体芯片3b被提供在插入物1a和1b之间，并且半导体芯片3c被安装在上插入物1a的上表面上。
在此，半导体芯片3b通过倒装片连接而安装到下插入物1b上，并且半导体芯片3c通过倒装片连接而安装到插入物1a的上表面上。因此，半导体芯片3b的背面面对上插入物1a的下表面，并且半导体芯片3b的背面通过粘合剂12结合到上插入物1a的上表面。焊锡球7通过形成于上插入物1a中的通孔的内部延伸，并且连接到上插入物1a的上表面的球形焊盘5a以及形成在下插入物1b的上表面上的球形焊盘5b。
在本实施例中，不需要保持插入物1a和1b之间的树脂密封部分所需的高度(距离)，并且仅仅保持半导体芯片3b的高度与粘合剂12的厚度之和的距离。从而，可以减少根据本实施例的半导体器件的厚度。
另外，在本实施例中，由于半导体芯片3b的背面被通过粘合剂直接固定到上插入物1c，类似于根据图2中所示的第一实施例的上述半导体器件，防止热应力和外部作用力集中到焊锡球7的连接部分，从而提高插入物之间的机械连接的可靠性。
另外，在通过回流把焊锡球7结合到插入物1a和1b的处理中，可以通过采用可快速固化的热固树脂作为粘合剂12而在回流时通过加热而固化粘合剂12。由于粘合剂12在焊锡球7熔化并且再次凝固之前被固化，因此当焊锡球被凝固时插入物1a和1b被相互固定，从而焊锡球7的连接位置不会移动。因此，保持精确的定位，并且防止在回流时在焊锡球7中产生剩余应力。
另外，在本实施例中，由于插入物1a被通过粘合剂12的薄层结合到半导体芯片3b，因此在半导体芯片3c的内部产生的热量还被通过插入物1a、粘合剂12和半导体芯片3b传送到下插入物1b。在插入物1b中的热量被通过焊锡球7A有效地释放到外部。因此，根据本发明，由于把热量从安装在上插入物1a上的半导体芯片传送到下插入物1b的路径数目增加，因此可以通过插入物1b有效地把来自半导体芯片的热量释放到外部。
另外，尽管半导体芯片3b和3c分别通过倒装片连接安装在插入物1a和1b上，但是TAB(带状自动结合技术)可以被用于面向下安装的方法。另外，尽管插入物1a和1b通过焊锡球7相互电连接，但是该连接不限于所述的方法。例如，除了焊锡球7之外，可以使用例如铜柱电极或者具有由例如Ni或Au膜这样的导电材料所覆盖的表面的树脂球这样的材料连接插入物1a和1b。
应当指出，在本实施例中，尽管一个半导体芯片3c安装在上插入物1a上，但是多个半导体芯片3c可以安装在该上插入物1a上，如图15中所示。
接着，将参照图16描述根据本发明第十二实施例的半导体器件。图16为根据本发明第十二实施例的半导体器件的截面视图。在图16中，与图14中所示相同的部分由相同参考标号表示，并且省略对它的描述。
根据本发明第十二实施例的半导体器件通过在图14中所示的半导体器件的插入物1a的上表面上叠加多个半导体芯片3c、3d和3e所形成。
半导体芯片3c通过凸块8电连接到插入物1a的上表面。半导体芯片3c和插入物1a通过粘合剂9结合。
半导体芯片3d安装到半导体芯片3c的背面上，并且通过芯片结合粘合剂10结合到半导体芯片3c上。作为芯片结合粘合剂10，使用例如环氧树脂、聚丙烯或聚酰亚胺这样的树脂材料。半导体芯片3d安装在半导体芯片3c上，使电路形成表面向上，并且通过金布线11连接到形成于插入物1a的上表面上的电极焊盘。
半导体芯片3e小于半导体芯片3d，并且被设置和叠加在不形成电极焊盘的半导体芯片3d的电路形成表面的中部。半导体芯片3e被叠加和安装在半导体芯片3d上，使电路形成表面向上，并且通过金布线11电连接到形成于插入物1a的上表面上的电极焊盘。
在上述结构中，半导体芯片3c、3d和3e被密封树脂2封装在插入物1a的上表面上。对于树脂材料2，使用例如环氧树脂、聚丙烯或聚酰亚胺这样的材料。
根据本实施例的半导体器件可以提供与根据本发明第十一实施例的半导体器件相同的效果。另外，来自叠加于插入物1a的上表面上的半导体芯片3c、3d和3e的热量被通过结合到插入物1a的上表面的半导体芯片3b传递到下插入物1a。从而，来自叠加和安装在插入物1a的上表面上的半导体芯片3c、3d和3e的热量也可以被有效地通过下插入物1b释放到外部。
应当指出，尽管有三个半导体芯片被叠加和封装在插入物1a的上表面上，但是本发明不限于半导体芯片的数目以及所述的安装半导体芯片的方法，并且可以通过不同的安装方法来叠加和安装不同数目的半导体芯片。
尽管上文已经说明本发明的实施例，但是本发明不限于在上述实施例所公开的特征，并且上述实施例的组合也被包含在本发明的范围内。例如，焊锡球7的连接部分可以通过把图11或12所示的粘合剂16或16A施加到具有图14所示结构的焊锡球7的连接部分上。另外，图16中所示的结构被用作为基本结构，并且可以添加图6至图10中所示的特征。
本发明不限于具体公开的实施例，并且可以作出各种改变和变型而不脱离本发明的范围。
本申请基于2002年4月19日所递交的日本在先专利申请No.2002-117534，其全部内容被包含于此以供参考。

Claims (28)

1.一种半导体器件，其中包括：
第一半导体元件，其具有一个电路形成表面和与该电路形成表面相反的背面；
第一插入物，其具有一个表面，其上形成第一电极焊盘，并且所述第一半导体元件被安装为使得该电路形成表面与第一插入物相对；
第二半导体元件，其具有一个电路形成表面和与该电路形成表面相反的背面；
第二插入物，其具有一个表面，其上形成第二电极焊盘，并且所述第二半导体元件被安装为使得该电路形成表面与该第二插入物相对，该第二电极焊盘用于与第一插入物相连接；以及
外部连接端，其提供于与安装第二半导体元件的表面相对的第二插入物的表面上，
其中所述第一插入物和所述第二插入物被所述第一和第二电极焊盘之间的导电部件相互电连接，并且所述第一半导体元件的背面和第二半导体元件的背面被粘合剂相互固定。
2.根据权利要求1所述的半导体器件，其中进一步包括至少一个第三半导体元件，其安装在与安装有所述第一半导体元件的表面相反所述第一插入物的表面上。
3.根据权利要求2所述的半导体器件，其中多个第三半导体元件被以叠加和固定的状态安装和封装在所述第一插入物的表面上。
4.根据权利要求1所述的半导体器件，其中用于散热的金属层被提供在与安装有所述第一半导体元件的表面相反的所述第一插入物的表面上。
5.根据权利要求1所述的半导体器件，其中至少一个第四半导体元件被安装在具有所述外部连接端的所述第二插入物的表面上。
6.根据权利要求5所述的半导体器件，其中多个第四半导体元件被提供和封装在所述第二插入物上。
7.根据权利要求1所述的半导体器件，其中每个所述外部连接端为一个平坦焊盘。
8.根据权利要求1所述的半导体器件，其中每个所述外部连接端具有凸起形状。
9.根据权利要求1所述的半导体器件，其中每个所述外部连接端为在一个方向上从所述第二插入物向外延伸的引线端。
10.根据权利要求1所述的半导体器件，其中把所述第一半导体元件的背面和所述第二半导体元件的背面相结合的所述粘合剂为热固树脂粘合剂。
11.根据权利要求10所述的半导体器件，其中所述热固树脂粘合剂包含至少银和铜之一。
12.根据权利要求1所述的半导体器件，其中一种增强粘合剂被提供用于连接所述导电材料和所述第一和第二插入物之间的部分。
13.根据权利要求12所述的半导体器件，其中所述增强粘合剂由绝缘的热固型树脂材料所制成。
14.根据权利要求12所述的半导体器件，其中所述增强粘合剂采用薄膜形式，其具有对应于所述导电部件的位置的开口。
15.一种半导体器件，其中包括：
第一半导体元件，其具有一个电路形成表面和与该电路形成表面相反的背面；
第一插入物，其具有一个表面，其上形成第一电极焊盘，并且所述第一半导体元件被安装为使得该电路形成表面与第一插入物相对；
第二半导体元件，其具有一个电路形成表面和与该电路形成表面相反的背面；
第二插入物，其具有一个表面，其上形成第二电极焊盘，并且所述第二半导体元件被安装为使得该电路形成表面与所述第二插入物相对，该第二电极焊盘用于与所述第一插入物相连接；以及
外部连接端，其提供于与安装所述第二半导体元件的表面相对的第二插入物的表面上，
其中所述第一插入物和所述第二插入物被所述第一和第二电极焊盘之间的导电部件相互电连接，并且所述第一插入物和所述第二半导体元件的背面被粘合剂相互固定。
16.根据权利要求15所述的半导体器件，其中进一步包括至少一个第三半导体元件，其安装在安装有所述第一半导体元件的表面的所述第一插入物的表面上。
17.根据权利要求15所述的半导体器件，其中进一步包括至少一个第三半导体元件，其被叠加在所述第一半导体元件上，并且所述第一和第三半导体元件被封装在所述第一插入物上。
18.根据权利要求15所述的半导体器件，其中至少一个第四半导体元件被安装在具有所述外部连接端的所述第二插入物的表面上。
19.根据权利要求18所述的半导体器件，其中多个第四半导体元件被提供和封装在所述第二插入物上。
20.根据权利要求15所述的半导体器件，其中每个所述外部连接端为一个平坦焊盘。
21.根据权利要求15所述的半导体器件，其中每个所述外部连接端具有凸起形状。
22.根据权利要求15所述的半导体器件，其中每个所述外部连接端为在一个方向上从所述第二插入物向外延伸的引线端。
23.根据权利要求15所述的半导体器件，其中把所述第一半导体元件的背面和所述第二半导体元件的背面相结合的所述粘合剂为热固树脂粘合剂。
24.根据权利要求23所述的半导体器件，其中所述热固树脂粘合剂包含至少银和铜之一。
25.根据权利要求15所述的半导体器件，其中一种增强粘合剂被提供用于连接所述导电材料和所述第一和第二插入物之间的部分。
26.根据权利要求25所述的半导体器件，其中所述增强粘合剂由绝缘的热固型树脂材料所制成。
27.根据权利要求25所述的半导体器件，其中所述增强粘合剂采用薄膜形式，其具有对应于所述导电部件的位置的开口。
28.一种半导体器件的制造方法，该半导体器件包括第一半导体元件和第二半导体元件，其中该方法包括如下步骤：
以所述第一半导体元件的电路形成表面与所述第一插入物相对的状态把所述第一半导体元件安装到第一插入物上；
以所述第二半导体元件的电路形成表面与所述第二插入物相对的状态把所述第二半导体元件安装到所述第二插入物上；
通过把所述第一插入物和所述第二插入物与插入在它们之间的所述第二半导体元件相叠加，并且加热提供于所述第一和第二插入物之间的导电部件，以熔化该导电部件，而把所述第一插入物和所述第二插入物相互电连接；以及
通过电连接步骤中的热量固化提供于所述第二半导体器件的背面和所述第一半导体元件的一个背面之间的热固树脂。
CN03123119A 2002-04-19 2003-04-17 半导体器件及其制造方法 Pending CN1452245A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP117534/2002 2002-04-19
JP2002117534A JP2003318361A (ja) 2002-04-19 2002-04-19 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN1452245A true CN1452245A (zh) 2003-10-29

Family

ID=28672686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03123119A Pending CN1452245A (zh) 2002-04-19 2003-04-17 半导体器件及其制造方法

Country Status (6)

Country Link
US (2) US6781241B2 (zh)
EP (1) EP1355352A3 (zh)
JP (1) JP2003318361A (zh)
KR (1) KR20030083553A (zh)
CN (1) CN1452245A (zh)
TW (1) TW569411B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100342538C (zh) * 2003-03-18 2007-10-10 精工爱普生株式会社 半导体装置、电子设备及它们的制造方法，以及电子仪器
CN100349292C (zh) * 2003-03-25 2007-11-14 精工爱普生株式会社 半导体装置及其制造方法、电子设备、电子仪器
CN1867225B (zh) * 2005-05-20 2010-05-12 松下电器产业株式会社 多层组件及其制造方法
CN103985695A (zh) * 2014-05-19 2014-08-13 中国科学院微电子研究所 一种扇出型封装结构及其制作工艺
CN104795368A (zh) * 2014-01-17 2015-07-22 日月光半导体制造股份有限公司 半导体封装结构及半导体工艺
CN105609492A (zh) * 2014-11-18 2016-05-25 普罗科技有限公司 积层型半导体封装体的制造方法
CN108321142A (zh) * 2013-07-26 2018-07-24 日月光半导体制造股份有限公司 半导体封装件及其的制造方法

Families Citing this family (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US8143108B2 (en) * 2004-10-07 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
USRE44438E1 (en) * 2001-02-27 2013-08-13 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
US20020121707A1 (en) * 2001-02-27 2002-09-05 Chippac, Inc. Super-thin high speed flip chip package
KR100480437B1 (ko) * 2002-10-24 2005-04-07 삼성전자주식회사 반도체 칩 패키지 적층 모듈
KR100701380B1 (ko) * 2002-12-30 2007-03-28 동부일렉트로닉스 주식회사 열발산형 반도체 패키지 구조
JP3891123B2 (ja) * 2003-02-06 2007-03-14 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、及び半導体装置の製造方法
JP4110992B2 (ja) * 2003-02-07 2008-07-02 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004259886A (ja) * 2003-02-25 2004-09-16 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP4069771B2 (ja) * 2003-03-17 2008-04-02 セイコーエプソン株式会社 半導体装置、電子機器および半導体装置の製造方法
JP2004281818A (ja) * 2003-03-17 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法
JP3846437B2 (ja) * 2003-03-17 2006-11-15 株式会社日立製作所 自動車用コントロールユニット
JP2004281920A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP2004281919A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
JP3786103B2 (ja) * 2003-05-02 2006-06-14 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP3912318B2 (ja) 2003-05-02 2007-05-09 セイコーエプソン株式会社 半導体装置の製造方法および電子デバイスの製造方法
WO2004109771A2 (en) 2003-06-03 2004-12-16 Casio Computer Co., Ltd. Stackable semiconductor device and method of manufacturing the same
TW200504895A (en) * 2003-06-04 2005-02-01 Renesas Tech Corp Semiconductor device
US7309923B2 (en) * 2003-06-16 2007-12-18 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
US6984881B2 (en) * 2003-06-16 2006-01-10 Sandisk Corporation Stackable integrated circuit package and method therefor
JP2005072523A (ja) * 2003-08-28 2005-03-17 Hitachi Ltd 半導体装置及びその製造方法
US20050046034A1 (en) * 2003-09-03 2005-03-03 Micron Technology, Inc. Apparatus and method for high density multi-chip structures
US7180165B2 (en) * 2003-09-05 2007-02-20 Sanmina, Sci Corporation Stackable electronic assembly
DE10343255B4 (de) * 2003-09-17 2006-10-12 Infineon Technologies Ag Verfahren zum Herstellen elektrischer Verbindungen zwischen einem Halbleiterchip in einem BGA-Gehäuse und einer Leiterplatte
JP3867796B2 (ja) * 2003-10-09 2007-01-10 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US20050082526A1 (en) * 2003-10-15 2005-04-21 International Business Machines Corporation Techniques for layer transfer processing
TWI278048B (en) 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
JP4321758B2 (ja) * 2003-11-26 2009-08-26 カシオ計算機株式会社 半導体装置
KR100564585B1 (ko) * 2003-11-13 2006-03-28 삼성전자주식회사 이중 스택된 ｂｇａ 패키지 및 다중 스택된 ｂｇａ 패키지
TW200536089A (en) * 2004-03-03 2005-11-01 United Test & Assembly Ct Ltd Multiple stacked die window csp package and method of manufacture
JP3925809B2 (ja) 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
JP3972209B2 (ja) * 2004-05-26 2007-09-05 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4051570B2 (ja) 2004-05-26 2008-02-27 セイコーエプソン株式会社 半導体装置の製造方法
US6987314B1 (en) * 2004-06-08 2006-01-17 Amkor Technology, Inc. Stackable semiconductor package with solder on pads on which second semiconductor package is stacked
JP4865197B2 (ja) * 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR100630690B1 (ko) * 2004-07-08 2006-10-02 삼성전자주식회사 열 소산 경로를 구비한 멀티 칩 패키지
JP4626445B2 (ja) * 2004-08-24 2011-02-09 ソニー株式会社 半導体パッケージの製造方法
CN100378993C (zh) * 2004-08-26 2008-04-02 财团法人工业技术研究院 一种立体堆栈式封装结构
KR100688500B1 (ko) * 2004-09-06 2007-03-02 삼성전자주식회사 반도체 칩 보호용 더미 패키지 기판을 구비하는 멀티스택패키지와 그 제조 방법
JP4601365B2 (ja) * 2004-09-21 2010-12-22 ルネサスエレクトロニクス株式会社 半導体装置
US7106079B2 (en) * 2004-10-22 2006-09-12 Sun Microsystems, Inc. Using an interposer to facilate capacitive communication between face-to-face chips
US20060108676A1 (en) * 2004-11-22 2006-05-25 Punzalan Nelson V Jr Multi-chip package using an interposer
US7235870B2 (en) * 2004-12-30 2007-06-26 Punzalan Jr Nelson V Microelectronic multi-chip module
JP2006196709A (ja) * 2005-01-13 2006-07-27 Sharp Corp 半導体装置およびその製造方法
US7709943B2 (en) 2005-02-14 2010-05-04 Daniel Michaels Stacked ball grid array package module utilizing one or more interposer layers
US7875966B2 (en) * 2005-02-14 2011-01-25 Stats Chippac Ltd. Stacked integrated circuit and package system
JP4795248B2 (ja) * 2005-04-11 2011-10-19 エルピーダメモリ株式会社 半導体装置
US20060267173A1 (en) * 2005-05-26 2006-11-30 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
US7638866B1 (en) * 2005-06-01 2009-12-29 Rockwell Collins, Inc. Stacked packaging designs offering inherent anti-tamper protection
JP2006352008A (ja) * 2005-06-20 2006-12-28 Nec Electronics Corp 半導体装置および回路基板
JP4551321B2 (ja) * 2005-07-21 2010-09-29 新光電気工業株式会社 電子部品実装構造及びその製造方法
US7265441B2 (en) * 2005-08-15 2007-09-04 Infineon Technologies Ag Stackable single package and stacked multi-chip assembly
JP5116268B2 (ja) * 2005-08-31 2013-01-09 キヤノン株式会社 積層型半導体装置およびその製造方法
US7485969B2 (en) * 2005-09-01 2009-02-03 Micron Technology, Inc. Stacked microelectronic devices and methods for manufacturing microelectronic devices
JP4473807B2 (ja) * 2005-10-27 2010-06-02 パナソニック株式会社 積層半導体装置及び積層半導体装置の下層モジュール
US7737539B2 (en) * 2006-01-12 2010-06-15 Stats Chippac Ltd. Integrated circuit package system including honeycomb molding
US8409921B2 (en) * 2006-01-12 2013-04-02 Stats Chippac Ltd. Integrated circuit package system including honeycomb molding
US7750482B2 (en) * 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US7684205B2 (en) * 2006-02-22 2010-03-23 General Dynamics Advanced Information Systems, Inc. System and method of using a compliant lead interposer
US7652361B1 (en) * 2006-03-03 2010-01-26 Amkor Technology, Inc. Land patterns for a semiconductor stacking structure and method therefor
US8367465B2 (en) * 2006-03-17 2013-02-05 Stats Chippac Ltd. Integrated circuit package on package system
JP2007287906A (ja) * 2006-04-17 2007-11-01 Elpida Memory Inc 電極と電極の製造方法、及びこの電極を備えた半導体装置
US20070252260A1 (en) * 2006-04-28 2007-11-01 Micron Technology, Inc. Stacked die packages
WO2007135768A1 (ja) * 2006-05-19 2007-11-29 Sumitomo Bakelite Co., Ltd. 半導体装置
US7550680B2 (en) * 2006-06-14 2009-06-23 Stats Chippac Ltd. Package-on-package system
JP4901384B2 (ja) * 2006-09-14 2012-03-21 パナソニック株式会社 樹脂配線基板とそれを用いた半導体装置および積層型の半導体装置
JP2008085089A (ja) * 2006-09-28 2008-04-10 Matsushita Electric Ind Co Ltd 樹脂配線基板および半導体装置
KR100885911B1 (ko) * 2006-11-16 2009-02-26 삼성전자주식회사 열방출 특성을 개선한 반도체 패키지
JP4917874B2 (ja) * 2006-12-13 2012-04-18 新光電気工業株式会社 積層型パッケージ及びその製造方法
JP2008166440A (ja) * 2006-12-27 2008-07-17 Spansion Llc 半導体装置
KR101332861B1 (ko) * 2007-01-03 2013-11-22 삼성전자주식회사 아이씨 패키지 및 그 제조방법
JP2008198916A (ja) * 2007-02-15 2008-08-28 Spansion Llc 半導体装置及びその製造方法
JP4751351B2 (ja) * 2007-02-20 2011-08-17 株式会社東芝 半導体装置とそれを用いた半導体モジュール
US8124451B2 (en) * 2007-09-21 2012-02-28 Stats Chippac Ltd. Integrated circuit packaging system with interposer
KR20090033605A (ko) * 2007-10-01 2009-04-06 삼성전자주식회사 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
TWI415201B (zh) 2007-11-30 2013-11-11 矽品精密工業股份有限公司 多晶片堆疊結構及其製法
TW200931634A (en) * 2008-01-10 2009-07-16 Abounion Technology Corp Multi-channel stacked semiconductor device and method for fabricating the same, and stacking substrate applied to the semiconductor device
JP5543071B2 (ja) * 2008-01-21 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置およびこれを有する半導体モジュール
TWM342699U (en) * 2008-03-12 2008-10-11 Askey Computer Corp Wireless-signal processing circuit
KR100997793B1 (ko) 2008-09-01 2010-12-02 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
KR101198411B1 (ko) * 2008-11-17 2012-11-07 삼성전기주식회사 패키지 온 패키지 기판
US8716868B2 (en) * 2009-05-20 2014-05-06 Panasonic Corporation Semiconductor module for stacking and stacked semiconductor module
JP5271861B2 (ja) * 2009-10-07 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101665556B1 (ko) * 2009-11-19 2016-10-13 삼성전자 주식회사 멀티 피치 볼 랜드를 갖는 반도체 패키지
US8476775B2 (en) * 2009-12-17 2013-07-02 Stats Chippac Ltd. Integrated circuit packaging system with embedded interconnect and method of manufacture thereof
TWI416700B (zh) * 2009-12-29 2013-11-21 Chipmos Technologies Inc 晶片堆疊封裝結構及其製造方法
US9355939B2 (en) * 2010-03-02 2016-05-31 Stats Chippac Ltd. Integrated circuit package stacking system with shielding and method of manufacture thereof
US8618654B2 (en) 2010-07-20 2013-12-31 Marvell World Trade Ltd. Structures embedded within core material and methods of manufacturing thereof
KR101132304B1 (ko) 2010-05-06 2012-04-05 주식회사 하이닉스반도체 반도체 패키지 및 그 제조방법
US8434222B2 (en) * 2010-08-27 2013-05-07 International Business Machines Corporation Method to manufacture a circuit apparatus having a rounded differential pair trace
US8378477B2 (en) * 2010-09-14 2013-02-19 Stats Chippac Ltd. Integrated circuit packaging system with film encapsulation and method of manufacture thereof
US8304880B2 (en) * 2010-09-14 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
JPWO2012035972A1 (ja) * 2010-09-17 2014-02-03 住友ベークライト株式会社 半導体パッケージおよび半導体装置
US9865310B2 (en) * 2011-02-24 2018-01-09 Interconnect Systems, Inc. High density memory modules
KR101740483B1 (ko) * 2011-05-02 2017-06-08 삼성전자 주식회사 고정 부재 및 할로겐-프리 패키지간 연결부를 포함하는 적층 패키지
KR20130005465A (ko) * 2011-07-06 2013-01-16 삼성전자주식회사 반도체 스택 패키지 장치
US9123763B2 (en) 2011-10-12 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure having at least one package comprising one die being disposed in a core material between first and second surfaces of the core material
US8975741B2 (en) 2011-10-17 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Process for forming package-on-package structures
CN105977180B (zh) * 2012-01-06 2020-05-08 日月光半导体制造股份有限公司 具有测试结构的半导体封装元件及其测试方法
US8907469B2 (en) 2012-01-19 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package assembly and method of forming the same
JP2013243263A (ja) 2012-05-21 2013-12-05 Internatl Business Mach Corp <Ibm> ３次元積層パッケージにおける電力供給と放熱（冷却）との両立
US9385006B2 (en) 2012-06-21 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an embedded SOP fan-out package
CN103887263B (zh) * 2012-12-21 2016-12-28 碁鼎科技秦皇岛有限公司 封装结构及其制作方法
WO2014171403A1 (ja) * 2013-04-17 2014-10-23 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
KR102186203B1 (ko) * 2014-01-23 2020-12-04 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
US20150221570A1 (en) * 2014-02-04 2015-08-06 Amkor Technology, Inc. Thin sandwich embedded package
JP2015216263A (ja) * 2014-05-12 2015-12-03 マイクロン テクノロジー， インク． 半導体装置
US9355898B2 (en) 2014-07-30 2016-05-31 Qualcomm Incorporated Package on package (PoP) integrated device comprising a plurality of solder resist layers
KR102341755B1 (ko) 2014-11-10 2021-12-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR101672622B1 (ko) * 2015-02-09 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
WO2016174899A1 (ja) * 2015-04-27 2016-11-03 富士電機株式会社 半導体装置
US10163867B2 (en) 2015-11-12 2018-12-25 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof
US10068866B2 (en) * 2016-09-29 2018-09-04 Intel Corporation Integrated circuit package having rectangular aspect ratio
US10636774B2 (en) 2017-09-06 2020-04-28 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D integrated system-in-package module
US10468384B2 (en) 2017-09-15 2019-11-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming embedded die substrate, and system-in-package modules with the same
US10410999B2 (en) 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof
US10636756B2 (en) 2018-07-05 2020-04-28 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming protrusion E-bar for 3D SIP
US11296065B2 (en) * 2020-06-15 2022-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages and methods of forming same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2856782B2 (ja) * 1989-10-12 1999-02-10 レール・リキード・ソシエテ・アノニム・プール・レテユード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 低温ｃｖｄによる銅薄膜の形成方法
US5394608A (en) * 1992-04-08 1995-03-07 Hitachi Maxwell, Ltd. Laminated semiconductor device and fabricating method thereof
US5247423A (en) * 1992-05-26 1993-09-21 Motorola, Inc. Stacking three dimensional leadless multi-chip module and method for making the same
US6784023B2 (en) * 1996-05-20 2004-08-31 Micron Technology, Inc. Method of fabrication of stacked semiconductor devices
US6225688B1 (en) * 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
US5956233A (en) * 1997-12-19 1999-09-21 Texas Instruments Incorporated High density single inline memory module
TW472330B (en) * 1999-08-26 2002-01-11 Toshiba Corp Semiconductor device and the manufacturing method thereof
JP3798597B2 (ja) * 1999-11-30 2006-07-19 富士通株式会社 半導体装置
DE10029259A1 (de) * 2000-06-14 2001-12-20 Orient Semiconductor Elect Ltd Verbesserte Struktur eines Stapelmoduls für Chips

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100342538C (zh) * 2003-03-18 2007-10-10 精工爱普生株式会社 半导体装置、电子设备及它们的制造方法，以及电子仪器
CN100349292C (zh) * 2003-03-25 2007-11-14 精工爱普生株式会社 半导体装置及其制造方法、电子设备、电子仪器
CN1867225B (zh) * 2005-05-20 2010-05-12 松下电器产业株式会社 多层组件及其制造方法
CN108321142A (zh) * 2013-07-26 2018-07-24 日月光半导体制造股份有限公司 半导体封装件及其的制造方法
CN108321142B (zh) * 2013-07-26 2020-08-28 日月光半导体制造股份有限公司 半导体封装件及其的制造方法
CN104795368A (zh) * 2014-01-17 2015-07-22 日月光半导体制造股份有限公司 半导体封装结构及半导体工艺
CN104795368B (zh) * 2014-01-17 2017-10-20 日月光半导体制造股份有限公司 半导体封装结构及半导体工艺
CN103985695A (zh) * 2014-05-19 2014-08-13 中国科学院微电子研究所 一种扇出型封装结构及其制作工艺
CN103985695B (zh) * 2014-05-19 2017-07-25 中国科学院微电子研究所 一种扇出型封装结构及其制作工艺
CN105609492A (zh) * 2014-11-18 2016-05-25 普罗科技有限公司 积层型半导体封装体的制造方法
CN105609492B (zh) * 2014-11-18 2018-09-07 普罗科技有限公司 积层型半导体封装体的制造方法

Also Published As

Publication number Publication date
EP1355352A2 (en) 2003-10-22
US20040188855A1 (en) 2004-09-30
TW569411B (en) 2004-01-01
EP1355352A3 (en) 2005-10-05
KR20030083553A (ko) 2003-10-30
US20030197260A1 (en) 2003-10-23
JP2003318361A (ja) 2003-11-07
US6960827B2 (en) 2005-11-01
US6781241B2 (en) 2004-08-24

Similar Documents

Publication Publication Date Title
CN1452245A (zh) 半导体器件及其制造方法
US11961797B2 (en) Semiconductor package and fabricating method thereof
US11605609B2 (en) Ultra-thin embedded semiconductor device package and method of manufacturing thereof
US9142473B2 (en) Stacked type power device module
CN1271712C (zh) 具有从密封树脂暴露出来的散热器的半导体器件
CN1700458A (zh) 具有第一和第二导电凸点的半导体封装及其制造方法
CN1531069A (zh) 电子装置及其制造方法
CN1337741A (zh) 具有可注入导电区的半导体封装件及其制造方法
CN1695246A (zh) 半导体封装及层叠型半导体封装
CN1531075A (zh) 电子装置及其制造方法
JP2002252303A (ja) 成型チップ・スケール・パッケージにおけるフリップ・チップ半導体装置および組み立て方法
CN1185698C (zh) 半导体装置及其制造方法、电路板以及电子设备
CN1665027A (zh) 半导体器件
CN1340851A (zh) 电子器件及其制造方法
CN1832154A (zh) 散热器及使用该散热器的封装体
US9666506B2 (en) Heat spreader with wiring substrate for reduced thickness
CN2636411Y (zh) 多芯片封装结构
KR101238213B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
CN1531068A (zh) 电子装置及其制造方法
CN1210789C (zh) 具有散热结构的半导体封装元件
CN100345268C (zh) 半导体装置
CN1871701A (zh) 使用自傲互连材料的半导体器件封装
CN2829091Y (zh) 倒装芯片封装体结构
CN101064259A (zh) 半导体封装件及其芯片承载结构与制法
CN2575844Y (zh) 高散热效率的封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication