CN101064259A - 半导体封装件及其芯片承载结构与制法 - Google Patents

半导体封装件及其芯片承载结构与制法 Download PDF

Info

Publication number
CN101064259A
CN101064259A CNA2006101017679A CN200610101767A CN101064259A CN 101064259 A CN101064259 A CN 101064259A CN A2006101017679 A CNA2006101017679 A CN A2006101017679A CN 200610101767 A CN200610101767 A CN 200610101767A CN 101064259 A CN101064259 A CN 101064259A
Authority
CN
China
Prior art keywords
substrate
area
chip
element connecting
coverage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101017679A
Other languages
English (en)
Inventor
黄建屏
蔡和易
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNA2006101017679A priority Critical patent/CN101064259A/zh
Publication of CN101064259A publication Critical patent/CN101064259A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

一种半导体封装件及其芯片承载结构与制法，是将表面设有元件接置区及覆盖区的基板容置于承载件的预设开口中，接着进行封装模压作业，以于该基板的覆盖区上形成封装胶体，并使该基板的元件接置区外露出该封装胶体，再沿该基板边缘进行切割制造过程以制得芯片承载结构，之后于该基板元件接置区上接置倒装芯片式半导体芯片以制得半导体封装件，如此即可藉由形成于该基板覆盖区上的封装胶体提供基板支撑强度，避免于倒装芯片制造过程中因基板的翘曲所导致的电性接着不良问题，此外，可先于该基板覆盖区上接置引线式半导体芯片及/或被动元件，并使封装胶体包覆住该引线式半导体芯片及被动元件，藉以强化整体封装件的电性功能。

Description

半导体封装件及其芯片承载结构与制法
技术领域
本发明涉及一种半导体封装件及其芯片承载结构与制法，尤其涉及一种球栅阵列半导体封装件及其芯片承载结构与制法。
背景技术
倒装芯片式球栅阵列(Flip-Chip Ball Grid Array，FCBGA)半导体封装件为一种具有倒装芯片的球栅阵列的封装结构，以使至少一芯片的作用表面(Active Surface)可藉由多数导电凸块(Bump)而电性连接至基板(Substrate)的一表面上，并于该芯片与基板间填充一倒装芯片底部填胶材料(underfill)，以令该倒装芯片底部填胶材料包覆各导电凸块间，增强该些导电凸块强度，并可支撑该芯片重量，同时于该基板另一表面上植设多数可作为输入/输出(I/O)端的焊球(Solder Ball)；此设计不但可大幅缩减封装件体积，以使芯片与基板的比例更趋接近，同时，亦减去习知焊线(Wire)设计，而可降低阻抗提升电性，因此确已成为下一世代芯片与电子元件的主流封装技术，相关现有技术如美国专利第5,218,234、6,225,704、6,372,544、6,074,895号案等。
此种传统的倒装芯片式球栅阵列半导体封装件所使用的基板总厚度约为1.2mm，其中的芯层厚度即约为0.8mm，藉以克服基板及封装件结构上所可能产生的翘曲(warpage)问题。然而为因应现今电子产品的高电性需求，过厚的基板芯层厚度将会造成电性上的衰减，因此，业界的封装趋势是将基板芯层厚度缩减至0.4mm及0.2mm，甚至最终将使用所谓无芯层(core less)基板。
但此种用于倒装芯片式球栅阵列半导体封装件中的薄芯层基板，极易在倒装芯片作业进行导电凸块焊接过程(Flip-Chip Mount)前，因芯层厚度过薄，基板有翘曲现象，从而影响基板表面上半导体芯片的导电凸块与基板的有效接着；再者，经回焊作业(reflow)使导电凸块焊接于基板后，因薄芯层基板的收缩翘曲，亦将导致该些导电凸块的裂损(crack)，造成电性接着不良，而影响产品品质。
参阅图1，美国专利第6,472,762号案揭示一种倒装芯片式半导体封装件，其在基板11表面周围先通过一粘着层13而粘置一铜质固定环(stiffener)14，藉以固持该基板11避免发生翘曲问题，以使接置于该基板11表面中央的倒装芯片式半导体芯片12得以平稳接置于该基板11上，并得于回焊制造过程后，减少基板翘曲，而得避免导电凸块的裂损。
然而前述方法不仅增加制造过程成本，且易因该铜质固定环与基板间的热膨胀系数的差异(CTE mismatch)，而于该粘着层上发生脱层甚或造成基板的导电线路(trace)的断裂(broken)，造成制造过程可靠度的降低。再者，该铜质固定环的使用亦将占用基板的面积，限制了基板上可接置各式主动元件或被动元件的空间，致使无法提升整体封装件的电性功能。
综上所述，如何开发出一种半导体封装件及其芯片承载结构与制法，以提供基板有效支撑强度，以避免基板翘曲所导致的芯片电性接着不良的问题，同时避免习知在基板上粘置铜质固定环时所导致成本增加、脱层及线路断裂等问题，且可增加基板可供配置各式主、被动元件的空间，确已为此相关研发领域所迫切待解的课题。
发明内容
有鉴于前述及其他问题，本发明的主要目的在于提供一种半导体封装件及其芯片承载结构与制法，以提供基板有效支撑强度，以避免基板翘曲导致芯片电性接着不良的问题。
本发明的又一目的在于提供一种半导体封装件及其芯片承载结构与制法，避免习知需在基板上粘置固定环时所导致成本增加、脱层及线路断裂等问题。
本发明的再一目的在于提供一种半导体封装件及其芯片承载结构与制法，得以增加基板可供配置各式主、被动元件的空间，以强化封装件电性功能。
为达上述及其它目的，本发明所提出的芯片承载结构的制法，包括：提供至少一基板与具至少一开口的承载件，以将该基板置于该承载件开口中，其中该基板表面设有元件接置区以及覆盖区；以及进行封装模压作业，将该接置有基板的承载件容置于封装模具中，以于该基板的覆盖区上形成封装胶体，并使该基板的元件接置区外露出该封装胶体。之后即可沿该基板边缘进行切割制造过程，以分离该基板与该承载件，并可于该元件接置区上选择接置并电性连接半导体芯片及芯片封装结构，以制得半导体封装件。该半导体芯片是以倒装芯片方式通过多个导电凸块而接置并电性连接至该基板的元件接置区，该芯片封装结构可通过焊球而电性连接至该元件接置，还可于该元件接置区中填充倒装芯片底部填胶材料，用以包覆该导电凸块与半导体芯片或焊球与芯片封装结构。
于另一实施例中，本发明所提出的芯片承载结构的制法，包括：提供一具多个基板的基板模块片，该基板上设有元件接置区以及环设于该元件接置区周围的覆盖区；以及进行封装模压制造过程，以于该基板模块片上对应各基板处形成封装胶体，其中该封装胶体的外围大于该基板的预设尺寸，且该封装胶体覆盖于该基板的覆盖区，并外露出该元件接置区。之后即可沿该基板的预设尺寸切割该基板模块片，从而形成多个芯片承载结构，以供后续于该元件接置区上接置例如半导体芯片或芯片封装结构等电子元件。
于前述的制法中可先进行基板覆盖区的封装模压及基板的切割作业，再于基板的元件接置区上接置半导体芯片，当然亦可形成封装胶体于该基板覆盖区后，且该基板元件接置区上接置半导体芯片后再进行切割作业。
于一实施例中，该封装模具设有一凸部(insert mold)以供顶抵于基板的元件接置区，从而使封装胶体填充于该基板的覆盖区上而外露出该元件接置区。于另一实施例中，可先于该基板的元件接置区上设置一贴片，以遮蔽该元件接置区，而使封装胶体形成于该基板的覆盖区上，如此在后续移除该贴片时即可外露出该基板的元件接置区。于再一实施例中，可在进行封装模压作业前于该基板的覆盖区上预先接置并电性连接如半导体芯片或被动元件等电子元件，以在后续封装模压作业中为该封装胶体所包覆，从而藉由该半导体芯片或被动元件等提升封装件的电性功能。
通过前述制法，本发明揭示一种芯片承载结构及半导体封装件，该芯片承载结构包括：基板，该基板表面设有元件接置区以及覆盖区；以及封装胶体，覆盖该基板的覆盖区，并使该基板的元件接置区外露出该封装胶体；另外，于该基板的覆盖区上还可设置有如半导体芯片及被动元件等电子元件，且该电子元件为封装胶体所包覆。该半导体封装件包括：基板，该基板表面设有元件接置区以及覆盖区；封装胶体，覆盖该基板的覆盖区，并使该基板的元件接置区外露出该封装胶体；如半导体芯片或芯片封装结构的电子元件，接置并电性连接至该基板的元件接置区，其中该半导体芯片以倒装芯片方式电性连接至该基板，且于该元件接置区中还可填充有倒装芯片底部填胶材料。
因此，本发明的半导体封装件及其芯片承载结构与制法，是提供表面设有元件接置区及覆盖区的基板与具开口的承载件，并将该基板置于该承载件开口中，以于该基板的覆盖区上形成封装胶体，从而供该基板藉由形成于该覆盖区上的封装胶体以提供该基板有效支撑强度，以避免基板的翘曲，从而可供后续倒装芯片作业的芯片得以在外露出该封装胶体的基板元件接置区上平稳藉由导电凸块而接置其上，或供芯片封装结构藉由焊球而接置其上，并可避免习知在基板上粘置铜质固定环时所导致成本增加、脱层及线路断裂问题。
另外，于进行封装模压作业前可先于该基板的覆盖区上接置有引线式半导体芯片及/或各式被动元件，并使该半导体芯片得以藉由焊线而电性连接至该基板，以于后续进行封装模压作业时，使形成于该基板覆盖区的封装胶体同时包覆住该引线式半导体芯片及/或被动元件，避免习知技术中于基板周围设置铜质固定环所导致占用基板可供配置半导体芯片及被动元件的空间，进而强化整体封装件的电性功能。
附图说明
图1是美国专利第6,472,762号案所揭示的倒装芯片式半导体封装件剖面示意图；
图2A至2G为本发明的半导体封装件及其芯片承载结构的制法第一实施例的示意图；
图2B’及2C’为本发明的半导体封装件及其芯片承载结构的制法中使基板固着于承载件开口的另一实施态样剖面示意图；
图3A至3D为本发明的半导体封装件及其芯片承载结构的制法第二实施例的示意图；
图4A至4C为本发明的半导体封装件的制法第三实施例的示意图；
图5为本发明的半导体封装件第四实施例的示意图；
图6A及6B为本发明的半导体封装件及其芯片承载结构第五实施例的示意图；
图7为本发明的半导体封装件第六实施例的示意图；
图8A至8C为本发明的半导体封装件第七实施例的示意图；以及
图9A至9D为本发明的半导体封装件制法第八实施例的示意图。
主要元件符号说明
11                            基板
12                            芯片
13                            粘着层
14                            铜质固定环
20，30                        芯片承载结构
200，300，400                 半导体封装件
21，31，41，61，71，81，91    基板
211，311，411，611，811，911  元件接置区
212，312，412，612，812，912  覆盖区
213                           焊垫
22，32，42，52，62，72，82，92半导体芯片
23，33，43                    承载件
230，330，430                 开口
24，34                        封装模具
240，340                      容置空间
24a                           凸部
25，35，45，55，65，75，85，95封装胶体
26，36，46，66                导电凸块
27，37，47，67    倒装芯片底部填胶材料
28，38，48        焊球
29                填充料
39                贴片
54                散热件
64a               半导体芯片
64b               被动元件
820               芯片封装结构
910               基板模块片
具体实施方式
以下藉由特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。
第一实施例
参阅图2A至2G，为显示本发明的半导体封装件及其芯片承载结构与制法第一实施例的示意图。
首先，如图2A及2B所示，其中图2B为对应图2A的剖面示意图，其提供至少一基板21与具至少一开口230的承载件23，以将该基板21置于该承载件开口230中，且该基板21表面设有元件接置区211(如虚线所示)以及覆盖区212，该元件接置区211例如设于该基板21的中心位置，该覆盖区212相对设于该元件接置区211周围。另于该承载件23底部可粘置有一胶片(未图示)，以封闭该开口230的一侧，从而可供基板21接置其上并容置于该承载件开口230中。该基板21可例如为供倒装芯片式半导体芯片或芯片封装结构接着的球栅阵列基板，且于该基板21的元件接置区211内布设有多个焊垫213。另应注意的是，该制法可以单颗基板或多颗基板同时进行。
如图2C所示，进行封装模压作业，将该接置有基板21的承载件23容置于封装模具24中，该封装模具24中设有一容置空间240以供容置该基板21，且于该封装模具24上对应该容置空间处延伸凸设有一凸部24a，并使该凸部24a顶抵于该基板21的元件接置区211，从而于该容置空间240中填充封装树脂时，于该基板21的覆盖区212上形成封装胶体25，其中该封装胶体25所覆盖的外围大于该承载件开口230尺寸，以使该封装胶体25填充至该承载件23的开口230与该基板21间的间隙中，且该封装胶体25的高度可大于、等于或小于后续接置于该元件接置区上的电子元件的高度。
另参阅图2B’及2C’所示，或者可先于该承载件23的开口230与该基板21间的间隙中填充如树脂材料的填充料29，以将该基板固着于该承载件开口230中，再容置于封装模具24中进行封装模压作业。
如图2D及2E所示，移除该封装模具，并沿预定形成半导体封装件的外围尺寸对应该基板21及封装胶体25周围进行切割，以形成芯片承载结构20，其中该芯片承载结构20中基板的元件接置区211外露出该封装胶体25，同时该元件接置区211周围的覆盖区212上形成有封装胶体25，藉以提供基板21有效支撑强度，以避免因基板的翘曲所导致芯片无法平稳有效地接着及后续因翘曲所导致的接着不良等问题发生。
如图2F所示，之后可将半导体芯片22以倒装芯片方式通过多个导电凸块26而接置并电性连接至该基板元件接置区211的焊垫213上，并于该基板21未供接置半导体芯片22的一侧植设有多个焊球28作为输入/输出(I/O)端，以形成半导体封装件200。于本实施例中，该封装胶体25的高度可等于接置于该元件接置区211上的半导体芯片22的高度；另本发明亦可供芯片封装结构(未图示)通过焊球而接置并电性连接至该基板元件接置区的焊垫上。
如图2G所示，该半导体封装件200还可选择于该基板21的元件接置区211上形成如倒装芯片底部填胶材料27的填充材，从而使该倒装芯片底部填胶材料27包覆该导电凸块26，同时提供该半导体芯片22支撑效果。
通过前述制法，本发明揭示一种半导体封装件及芯片承载结构，如图2F所示，该半导体封装件200包括：基板21，该基板21表面设有元件接置区211以及覆盖区212；封装胶体25，覆盖该基板21的覆盖区212，并使该基板21的元件接置区211外露出该封装胶体25；以及半导体芯片22，藉由倒装芯片方式接置并电性连接至该基板21的元件接置区211，另外如图2G所示，于该元件接置区211上还可填充有倒装芯片底部填胶材料27。如图2E所示，该芯片承载结构20包括：基板21，该基板21表面设有元件接置区211以及覆盖区212；以及封装胶体25，覆盖该基板21的覆盖区212，并使该基板21的元件接置区211外露出该封装胶体25。
第二实施例
参阅图3A至3D，为本发明的半导体封装件及其芯片承载结构与制法第二实施例的示意图。
如图3A所示，提供至少一基板31与具至少一开口330的承载件33，以将该基板31置于该开口330中，且该基板31表面设有元件接置区311(如虚线所示)以及覆盖区312。
如图3B所示，于该基板31的元件接置区311上先设置有一贴片39，藉以覆盖住该元件接置区311，并进行封装模压作业，以将该容设有基板31的承载件33容置于封装模具34中，且使该贴片39顶抵于该封装模具34的容置空间顶部，从而于该封装模具34的容置空间340中填充封装树脂时，得以于该基板31的覆盖区312上形成封装胶体35。如此，通过该贴片39的设置将可更进一步预防封装树脂溢胶至元件接置区311，同时降低封装模具34的制作成本。于本实施例中，该封装胶体35的高度可小于后续接置于该元件接置区上的半导体芯片的高度。
如图3C所示，移除该封装模具34及贴片39，藉以使该基板31的元件接置区311外露出该封装胶体35，并沿预定形成半导体封装件的外围尺寸对应该基板31及封装胶体35周围进行切割，藉以形成一芯片承载结构30。
如图3D所示，将半导体芯片32以倒装芯片方式通过多个导电凸块36而电性连接至该基板31的元件接置区311上，并于该基板31的元件接置区311上形成如倒装芯片底部填胶材料37的填充材，从而使该倒装芯片底部填胶材料37包覆该导电凸块36，同时提供该半导体芯片32支撑效果，另于该基板未供接置半导体芯片的一侧植设有多个焊球38以作输入/输出(I/O)端，以形成半导体封装件300。
第三实施例
参阅图4A至4C，为本发明的半导体封装件及其芯片承载结构与制法第三实施例的示意图。
如图4A所示，利用如前述的方法将基板41置于承载件43的开口430中，并进行封装模压作业，以于该基板41的覆盖区412上形成有封装胶体45，且使该基板41的元件接置区411外露出该封装胶体45。
如图4B所示，将半导体芯片42以倒装芯片方式通过多个导电凸块46而电性连接至该基板41的元件接置区411上，还于该基板41的元件接置区411上形成如倒装芯片底部填胶材料47的填充材，从而使该倒装芯片底部填胶材料47包覆该导电凸块46，同时提供该半导体芯片42支撑效果。
如图4C所示，沿预定形成半导体封装件的外围尺寸对应该基板41及封装胶体45周围进行切割，并于该基板未供接置半导体芯片42的一侧植设有多个焊球48作为输入/输出(I/O)端，以构成一半导体封装件400。
第四实施例
参阅图5，为本发明的半导体封装件第四实施例的剖面示意图。
如图所示，本实施例的半导体封装件与前述实施例大致相同，主要差异在于可在基板元件接置区上接置有例如半导体芯片52的电子元件，并于该半导体芯片52与封装胶体55上接置一散热件54，藉以提升封装件整体的散热效能。
第五实施例
参阅图6A及6B，为本发明的半导体封装件及芯片承载结构第五实施例的平面及剖面示意图。
如图所示，本实施例的半导体封装件与前述实施例大致相同，主要差异在于进行封装模压作业前，可先于该基板61的覆盖区612上接置并电性连接有半导体芯片64a及/或被动元件64b等电子元件，其中该半导体芯片64a可藉由焊线而电性连接至该基板61，以使形成于该基板61覆盖区612的封装胶体65包覆该半导体芯片64a与被动元件64b，并使该基板61的元件接置区611外露出该封装胶体65，如此即可充分应用该基板表面以供设置各式电子元件，藉以加强封装件的电性功能。
之后即可将倒装芯片式半导体芯片62通过多个导电凸块66而接置于该元件接置区611上，并可填充倒装芯片底部填胶材料67。
另于本实施例中，该封装胶体65的高度大于接置于该元件接置区611上的半导体芯片62的高度。
第六实施例
参阅图7，为本发明的半导体封装件第六实施例的平面示意图。
如图所示，本发明的半导体封装件与前述实施例大致相同，主要差异在于基板71上利用封装胶体75所形成用以容设如倒装芯片式半导体芯片72的电子元件的容置空间不限于方形，亦可因应实际制造过程加以变化为圆形或多边形等。
第七实施例
参阅图8A及8B，为本发明的半导体封装件第七实施例的剖面及平面示意图。
如图所示，本实施例的半导体封装件与前述实施例大致相同，主要差异在于设置于基板81上的元件接置区811可因应所需承载的半导体芯片数量而加以变更为多个，同时于各该元件接置区811周围环设有覆盖区812，藉以在该覆盖区812上形成封装胶体85，从而提供基板有效支撑强度，以避免因基板的翘曲所导致后续半导体芯片无法平稳有效地接着及后续因翘曲所导致的接着不良等问题发生。
另参阅图8C，该基板81上的元件接置区811除可供接置半导体芯片82外，亦可供接置芯片封装结构820，该芯片封装结构820藉由焊球而电性连接至该基板81。
第八实施例
参阅图9A至9D，为本发明的半导体封装件的制法第八实施例的剖面及平面示意图。
如图9A所示，首先提供一具多个基板的基板模块片910，该基板模块片910可呈条状或片状(本实施例是以片状说明)，其中各该基板91上设有元件接置区911以及环设于该元件接置区911周围的覆盖区912。
如图9B及9C所示，其中图9C为相对于图9B的剖面示意图，接着进行封装模压作业，以于该基板模块片910上对应各基板91处形成封装胶体95，其中该封装胶体95的外围大于该基板91的预设尺寸(如图9B的虚线所示)，且该封装胶体95覆盖于该基板91的覆盖区912，并外露出该元件接置区911。
该封装胶体95可利用前述实施例中所述的将该基板模块片容置于凸设有一凸部的封装模具(未图示)中，该凸部顶抵于该基板的元件接置区，从而于该基板的覆盖区上形成封装胶体；或者在该基板的元件接置区上预先设置有一贴片(未图示)，藉以覆盖住该元件接置区，以将该接置有基板的承载件容置于封装模具中，且使该贴片顶抵于该封装模具的容置空间顶部，从而于该基板的覆盖区上形成封装胶体。
此外，如前实施例中所述，于进行封装模压作业前，可先于各该基板的覆盖区上接置并电性连接有如半导体芯片或被动元件的电子元件(未图示)，再于该基板覆盖区上形成包覆该电子元件的封装胶体，并使该基板的元件接置区外露出该封装胶体。
如图9D所示，之后即可沿该基板的预设尺寸切割该基板模块片910，从而形成多个芯片承载结构，以供后续于该元件接置区911上接置例如半导体芯片92或芯片封装结构等电子元件。此外，亦可先于该基板模块片910上对应各基板91处接置半导体芯片92或芯片封装结构后，再沿该基板91的预设尺寸进行切割，以形成多个半导体封装件。
再者，还可选择于该基板的元件接置区上形成如倒装芯片底部填胶材料的填充材(未图示)，从而包覆供该半导体芯片或芯片封装结构电性连接至该基板的导电材料，同时提供该半导体芯片或芯片封装结构支撑效果。
因此，本发明的半导体封装件及其芯片承载结构与制法，是提供表面设有元件接置区及覆盖区的基板与具开口的承载件，并将该基板置于该承载件开口中，以于该基板的覆盖区上形成封装胶体，从而供该基板藉由形成于该覆盖区上的封装胶体以提供该基板有效支撑强度，以避免基板的翘曲，从而可供后续倒装芯片作业的芯片得以在外露出该封装胶体的基板元件接置区上平稳藉由导电凸块而接置其上，或供芯片封装结构藉由焊球而接置其上，并可避免习知在基板上粘置铜质固定环时所导致成本增加、脱层及线路断裂问题。
另外，于进行封装模压作业前可先于该基板的覆盖区上接置有引线式半导体芯片及/或各式被动元件，并使该半导体芯片得以藉由焊线而电性连接至该基板，以于后续进行封装模压作业时，使形成于该基板覆盖区的封装胶体同时包覆住该引线式半导体芯片及/或被动元件，避免习知技术中于基板周围设置铜质固定环所导致占用基板可供配置半导体芯片及被动元件的空间，进而强化整体封装件的电性功能。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明，任何本领域技术人员均可在不违背本发明的精神及范围下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围应如随附的权利要求所列。

Claims (32)

1.一种芯片承载结构的制法，包括：
提供至少一基板与具至少一开口的承载件，以将该基板置于该开口中，其中该基板表面设有元件接置区以及覆盖区；以及
进行封装模压作业，将该接置有基板的承载件容置于封装模具中，以于该基板的覆盖区上形成封装胶体，并使该基板的元件接置区外露出该封装胶体。
2.根据权利要求1所述的芯片承载结构的制法，还包括沿该基板边缘进行切割制造过程，从而分离该基板与该承载件。
3.根据权利要求1所述的芯片承载结构的制法，还包括于该基板的元件接置区上选择接置并电性连接半导体芯片与芯片封装结构。
4.根据权利要求1所述的芯片承载结构的制法，其中，该元件接置区设于该基板的中心位置，该覆盖区相对设于该元件接置区周围。
5.根据权利要求1所述的芯片承载结构的制法，其中，该承载件底部粘置有一胶片，以供基板接置其上并容置于该承载件开口中。
6.根据权利要求1所述的芯片承载结构的制法，其中，于封装模压作业时，将该接置有基板的承载件容置于封装模具中，该封装模具中凸设有一凸部，该凸部顶抵于该基板的元件接置区，从而于该基板的覆盖区上形成封装胶体。
7.根据权利要求1所述的芯片承载结构的制法，其中，于封装模压作业时，该基板的元件接置区上预先设置有一贴片，藉以覆盖住该元件接置区，以将该接置有基板的承载件容置于封装模具中，且使该贴片顶抵于该封装模具的容置空间顶部，从而于该基板的覆盖区上形成封装胶体。
8.根据权利要求1所述的芯片承载结构的制法，其中，该基板的元件接置区上可供接置电子元件，并可于该电子元件及封装胶体上接置一散热件。
9.根据权利要求1所述的芯片承载结构的制法，其中，于封装模压作业前，先于该基板的覆盖区上接置并电性连接有电子元件，再于该基板覆盖区上形成包覆该电子元件的封装胶体，并使该基板的元件接置区外露出该封装胶体。
10.根据权利要求1所述的芯片承载结构的制法，其中，该基板覆盖区上的封装胶体形成有一用以容设电子元件的容置空间，该容置空间可为方形、圆形及多边形的其中一者。
11.根据权利要求1所述的芯片承载结构的制法，其中，该封装胶体所覆盖的外围大于该承载件开口尺寸。
12.根据权利要求1所述的芯片承载结构的制法，其中，该封装胶体的高度可选择大于、等于及小于后续接置于该元件接置区上的电子元件的高度。
13.根据权利要求1所述的芯片承载结构的制法，其中，于封装模压作业前，先于该承载件的开口与该基板间的间隙中填充树脂材料，以将该基板固着于该承载件开口中，再容置于封装模具中进行封装模压作业。
14.一种芯片承载结构的制法，包括：
提供一具多个基板的基板模块片，各该基板上设有元件接置区以及环设于该元件接置区周围的覆盖区；以及
进行封装模压作业，以于该基板模块片上对应各基板处形成封装胶体，其中该封装胶体的外围大于该基板的预设尺寸，且该封装胶体覆盖于该基板的覆盖区，并外露出该元件接置区。
15.根据权利要求14所述的芯片承载结构的制法，还包括沿该基板的预设尺寸切割该基板模块片，以分离各该基板。
16.根据权利要求15所述的芯片承载结构的制法，还包括于该元件接置区上选择接置半导体芯片及芯片封装结构。
17.根据权利要求14所述的芯片承载结构的制法，还包括于该元件接置区上选择接置半导体芯片及芯片封装结构。
18.根据权利要求14所述的芯片承载结构的制法，其中，于封装模压作业前，先于各该基板的覆盖区上接置并电性连接有电子元件，再于该基板覆盖区上形成包覆该电子元件的封装胶体，并使该基板的元件接置区外露出该封装胶体。
19.一种半导体封装件，包括：
基板，该基板表面设有元件接置区以及覆盖区；
封装胶体，覆盖该基板的覆盖区，并使该基板的元件接置区外露出该封装胶体；以及
电子元件，接置并电性连接至该基板的元件接置区。
20.根据权利要求19所述的半导体封装件，其中，该电子元件选择为半导体芯片及芯片封装结构。
21.根据权利要求20所述的半导体封装件，其中，该半导体芯片以倒装芯片方式通过多个导电凸块而电性连接至该基板的元件接置区，并以一倒装芯片底部填胶材料包覆该导电凸块。
22.根据权利要求19所述的半导体封装件，还包括有一散热件，形成于该电子元件及封装胶体上。
23.根据权利要求19所述的半导体封装件，还包括有接置并电性连接至该基板的覆盖区上的电子元件，以使形成于该基板覆盖区的封装胶体包覆该电子元件。
24.根据权利要求19所述的半导体封装件，其中，该基板覆盖区上的封装胶体形成有一用以容设电子元件的容置空间，该容置空间可为方形、圆形及多边形的其中一者。
25.根据权利要求19所述的半导体封装件，其中，该封装胶体的高度可选择大于、等于及小于接置于该元件接置区上的电子元件的高度。
26.一种芯片承载结构，包括：
基板，该基板表面设有元件接置区以及覆盖区；以及
封装胶体，覆盖该基板的覆盖区，并使该基板的元件接置区外露出该封装胶体。
27.根据权利要求26所述的芯片承载结构，其中，该元件接置区设于该基板的中心位置，该覆盖区相对设于该元件接置区周围。
28.根据权利要求26所述的芯片承载结构，还包括有电子元件，接置并电性连接至该基板的覆盖区上，以使形成于该基板覆盖区的封装胶体包覆该电子元件。
29.根据权利要求26所述的芯片承载结构，其中，该基板覆盖区上的封装胶体形成有一用以容设电子元件的容置空间，该容置空间可为方形、圆形及多边形的其中一者。
30.根据权利要求26所述的芯片承载结构，其中，该基板的元件接置区上可供接置并电性连接电子元件。
31.根据权利要求30所述的芯片承载结构，其中，该封装胶体的高度可选择大于、等于及小于接置于该元件接置区上的电子元件的高度。
32.根据权利要求30所述的芯片承载结构，其中，该电子元件选择为半导体芯片及芯片封装结构。
CNA2006101017679A 2006-04-25 2006-07-10 半导体封装件及其芯片承载结构与制法 Pending CN101064259A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2006101017679A CN101064259A (zh) 2006-04-25 2006-07-10 半导体封装件及其芯片承载结构与制法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN200610074962 2006-04-25
CN200610074962.7 2006-04-25
CNA2006101017679A CN101064259A (zh) 2006-04-25 2006-07-10 半导体封装件及其芯片承载结构与制法

Publications (1)

Publication Number Publication Date
CN101064259A true CN101064259A (zh) 2007-10-31

Family

ID=38965157

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101017679A Pending CN101064259A (zh) 2006-04-25 2006-07-10 半导体封装件及其芯片承载结构与制法

Country Status (1)

Country Link
CN (1) CN101064259A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579168A (zh) * 2012-07-19 2014-02-12 矽品精密工业股份有限公司 基板结构及具该基板结构的封装件
CN105405812A (zh) * 2014-09-15 2016-03-16 矽品精密工业股份有限公司 半导体封装件及其承载结构暨制法
CN110881243A (zh) * 2019-09-04 2020-03-13 广东华辉煌光电科技有限公司 一种带倒装芯片的线路板结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579168A (zh) * 2012-07-19 2014-02-12 矽品精密工业股份有限公司 基板结构及具该基板结构的封装件
CN103579168B (zh) * 2012-07-19 2016-05-04 矽品精密工业股份有限公司 基板结构及具该基板结构的封装件
CN105405812A (zh) * 2014-09-15 2016-03-16 矽品精密工业股份有限公司 半导体封装件及其承载结构暨制法
CN110881243A (zh) * 2019-09-04 2020-03-13 广东华辉煌光电科技有限公司 一种带倒装芯片的线路板结构

Similar Documents

Publication Publication Date Title
CN101221946B (zh) 半导体封装、及系统级封装模块的制造方法
TWI355034B (en) Wafer level package structure and fabrication meth
CN1512580A (zh) 半导体装置及其制造方法
US7348211B2 (en) Method for fabricating semiconductor packages
US20070273019A1 (en) Semiconductor package, chip carrier structure thereof, and method for fabricating the chip carrier
US20160148861A1 (en) First-packaged and later-etched three-dimensional flip-chip system-in-package structure and processing method therefor
CN1516898A (zh) 半导体装置及其制造方法
CN1835222A (zh) 半导体器件及其制造方法
CN102956511A (zh) 半导体封装结构及其制作方法
CN105762084A (zh) 倒装芯片的封装方法及封装装置
CN1453868A (zh) 多芯片封装体及其制造方法
CN103794587A (zh) 一种高散热芯片嵌入式重布线封装结构及其制作方法
US20050287713A1 (en) Method for fabricating semiconductor packages
CN103887256A (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
TWI770405B (zh) 封裝元件及其製備方法
CN1855450A (zh) 高散热性的半导体封装件及其制法
CN101101881A (zh) 散热型封装结构及其制法
CN101064259A (zh) 半导体封装件及其芯片承载结构与制法
CN1172369C (zh) 具散热片的半导体封装件
CN102194707B (zh) 制造半导体结构的方法
CN114823573B (zh) 一种散热型封装结构及其形成方法
CN101030565A (zh) 高频集成电路封装构造及其制造方法
CN101034690A (zh) 具有散热装置的半导体封装件及其制法
CN1510746A (zh) 电路装置及其制造方法
CN1577815A (zh) 高密度芯片尺寸封装及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication