CN105405812A - 半导体封装件及其承载结构暨制法 - Google Patents

半导体封装件及其承载结构暨制法 Download PDF

Info

Publication number
CN105405812A
CN105405812A CN201410613008.5A CN201410613008A CN105405812A CN 105405812 A CN105405812 A CN 105405812A CN 201410613008 A CN201410613008 A CN 201410613008A CN 105405812 A CN105405812 A CN 105405812A
Authority
CN
China
Prior art keywords
bearing part
framework
bearing
opening
making
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410613008.5A
Other languages
English (en)
Inventor
庄冠纬
邱世冠
林畯棠
黄荣邦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN105405812A publication Critical patent/CN105405812A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

一种半导体封装件及其承载结构暨制法，该制法包括将具有开口的框体设于一承载件上，再置放电子元件于该开口中，且形成包覆层于该开口中以固定该电子元件，之后形成线路层于该电子元件上，且该线路层电性连接该电子元件。本发明的制法藉由将开口形成于框体上的设计，以精确控制该开口的尺寸，所以能提升该电子元件的置放精度，以提升后续封装制程的良率。

Description

半导体封装件及其承载结构暨制法
技术领域
本发明有关一种半导体封装件，尤指一种提升制程良率与增加产量的半导体封装件及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足半导体封装件微型化(miniaturization)的封装需求，发展出晶圆级封装(WaferLevelPackaging，简称WLP)的技术。
如图1A至图1E，其为现有晶圆级半导体封装件1的制法的剖面示意图。
如图1A所示，形成一热化离型胶层(thermalreleasetape)11于一承载件10上。
接着，置放多个半导体元件12于该热化离型胶层11上，该些半导体元件12具有相对的作用侧12a与非作用侧12b，各该作用侧12a上均具有多个电极垫120，且各该作用侧12a粘着于该热化离型胶层11上。
如图1B所示，形成一如封装胶体的包覆层13于该热化离型胶层11上，以包覆该半导体元件12，且使该半导体元件12的非作用侧12b外露于该包覆层13。
如图1C所示，于该包覆层13及该半导体元件12的非作用侧12b上藉由一结合层170贴覆一支撑件17，再移除该热化离型胶层11与该承载件10，使该半导体元件12的作用侧12a外露。
如图1D所示，进行线路重布层(Redistributionlayer，简称RDL)制程，其形成一线路重布结构14于该包覆层13与该半导体元件12的作用侧12a上，令该线路重布结构14电性连接该半导体元件12的电极垫120。
接着，形成一绝缘保护层15于该线路重布结构14上，且该绝缘保护层15外露该线路重布结构14的部分表面，以供结合多个焊球16。
如图1E所示，沿如图1D所示的切割路径S进行切单制程，并移除该支撑件17及其结合层170，以获取多个半导体封装件1。
然而，该包覆层13注入封装用的模具时的胶体流动所产生的侧推力，将影响该半导体元件12定的精度，也就是容易使半导体元件12产生偏移，致使该半导体元件12未置于该热化离形胶层11的预定位置上，所以该线路重布结构14与该半导体元件12的电极垫120间的对位将产生偏移，甚至使该线路重布结构14无法与该电极垫120连接，也就是对该线路重布结构14与该半导体元件12间的电性连接造成极大影响，因而造成良率过低及产品可靠度不佳等问题。
因此，遂发展出一种定位该半导体元件12的方式，如图2A至图2E所示的半导体封装件2的制法。
如图2A所示，使用喷砂(sandblast)方式形成多个开口200于一承载件20上。所述的喷砂方式是将该承载件20上覆盖图案化阻层(图略)，再藉由高压空气将微粉研磨材喷向该移动中的承载件20，使该承载件20外露于该阻层的表面受该微粉研磨材撞击而形成该开口200。
如图2B所示，藉由一粘着层21置放一半导体元件22于各该开口200中，其中，该半导体元件22具有相对的作用侧22a与非作用侧22b，该作用侧22a上均具有多个电极垫220，且该非作用侧22b粘着于该粘着层21上。
如图2C所示，形成一包覆层23于该开口200中与该半导体元件22上，且形成一线路重布结构24于该包覆层23上，使该线路重布结构24电性连接该半导体元件22的电极垫220。接着，形成一绝缘保护层25于该线路重布结构24上，且该绝缘保护层25外露该线路重布结构24的部分表面，以供结合多个焊球26。
因此，藉由该半导体元件22设于该开口200中，使该半导体元件22不会因该包覆层23的胶体流动所产生的侧推力而过度偏移，所以能避免该线路重布结构24与该电极垫220间的对位不准确的问题。
如图2D所示，移除该承载件20于该开口200下方的部分与该粘着层21。
如图2E所示，沿如图2D所示的切割路径S进行切单制程。
然而，前述现有半导体封装件2的制法中，使用喷砂技术制作该开口200会于底部产生导角R，但该导角R的精度无法控制，导致该开口200的尺寸无法精确控制，以致于该半导体元件22的置放位置的精度不佳(如图2B’所示，该半导体元件22会倾斜)而使该线路重布结构24无法有效电性连接该半导体元件22的电极垫220(如图2E’所示)、或半导体封装件2的表面出现缺角K，因而影响后续封装制程的良率。
因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺失，本发明提供一种半导体封装件及其承载结构暨制法，能提升该电子元件的置放精度，以提升后续封装制程的良率。
本发明的半导体封装件，包括：一承载件；具有多个开口的框体，其设于该承载件上，且该框体的材质不同于该承载件的材质；电子元件，其设于各该开口中；包覆层，其形成于各该开口中；以及线路层，其形成于各该电子元件上且电性连接各该电子元件。
前述的半导体封装件中，该框体藉由结合层设于该承载件上。
本发明还提供一种半导体封装件，其包括：一承载件；具有多个开口的框体，其藉由结合层设于该承载件上，且该框体的材质相同于该承载件的材质；电子元件，其设于各该开口中；包覆层，其形成于各该开口中；以及线路层，其形成于各该电子元件上且电性连接各该电子元件。
前述的两种半导体封装件中，该承载件为无机材质或有机材质。
本发明亦提供一种半导体封装件，包括：一承载件，其为介电材；具有多个开口的框体，其设于该承载件上并与该承载件一体成型；电子元件，其设于各该开口中；包覆层，其形成于各该开口中；以及线路层，其形成于各该电子元件上且电性连接各该电子元件。
前述的半导体封装件中，该开口的壁面相对该承载件表面呈倾斜状态。
前述的三种半导体封装件中，该承载件的形状为矩形或圆形。
前述的三种半导体封装件中，该开口与该承载件之间不具有导角。
前述的三种半导体封装件中，还包括线路重布结构，其设于各该电子元件与该线路层上并电性连接该线路层。
本发明又提供一种半导体封装件的制法，其包括：形成具有多个开口的框体于一承载件上；置放电子元件于各该开口中；形成包覆层于各该开口中，以固定各该电子元件；以及形成线路层于各该电子元件上，且该线路层电性连接各该电子元件。
前述的制法中，该承载件为无机材质或有机材质，且该框体的材质为介电材。
前述的制法中，形成该框体的材质为无机材质或有机材质。
前述的制法中，该框体的制程包括：设置该承载件于一模具中；形成该介电材于该模具中，以令该介电材成为该框体；以及移除该模具。
前述的制法中，该框体藉由结合层设于该承载件上。
前述的制法中，该框体的制程包括：形成该介电材于该模具中，以令该介电材成为该框体；以及移除该模具。
本发明另提供一种半导体封装件的制法，包括：提供一承载结构，该承载结构定义有一体成型的承载件与框体，且该框体具有多个开口；置放电子元件于各该开口中；形成包覆层于各该开口中，以固定各该电子元件；以及形成线路层于各该电子元件上，且该线路层电性连接各该电子元件。
前述的制法中，该承载结构的制程包括：提供一其内具有多个凸部的模具；填充介电材于该模具中，以令该介电材成为该承载结构，且该介电材于对应各该凸部的处成为该些开口；以及移除该模具。
前述的制法中，该承载结构的制程包括：提供一其内具有多个凸部的模具；形成介电材于该模具中；压合该模具，以令该介电材成为该承载结构，且该介电材于对应各该凸部之处成为该些开口；以及移除该模具。
前述的制法中，该开口的壁面相对该开口的底面呈倾斜状态。
前述的两种制法中，该承载件的形状为矩形或圆形。
前述的两种制法中，该开口与该承载件之间不具有导角。
前述的两种制法中，还包括形成线路重布结构于各该电子元件与该线路层上，且该线路重布结构电性连接该线路层。
前述的两种制法中，还包括移除该承载件。
本发明提供一种承载结构，包括：一承载件：以及具有多个开口的框体，其设于该承载件上，且该框体的材质不同于该承载件的材质。
前述的承载结构中，该框体藉由结合层设于该承载件上。
本发明提供一种承载结构，其包括：一承载件：以及具有多个开口的框体，其藉由结合层设于该承载件上，且该框体的材质相同于该承载件的材质。
前述的两种承载结构中，该承载件为有机材质或无机材质。
本发明提供一种承载结构，包括：一承载件，其为介电材；以及具有多个开口的框体，其设于该承载件上并与该承载件一体成型。
前述的承载结构中，该开口的壁面相对该承载件表面呈倾斜状态。
前述的三种承载结构中，该承载件的形状为矩形或圆形。
前述的三种承载结构中，该开口与该承载件之间不具有导角。
本发明提供一种承载结构的制法，包括：设置一承载件于一模具中；形成介电材于该模具中，以令该介电材成为具有多个开口的框体，且该框体设于该承载件上；以及移除该模具。
本发明提供一种承载结构的制法，包括：形成介电材于一模具中，以令该介电材成为一具有多个开口的框体；移除该模具；将该框体设于一承载件上。
前述的制法中，该框体藉由结合层设于该承载件上。
前述的两种制法中，该承载件为有机材质或无机材质。
本发明提供一种承载结构的制法，包括：藉由模封制程，以一体成型制作一承载件与具有多个开口的框体，且该框体设于该承载件上。
前述的制法中，该一体成型的制程包括：提供一其内具有多个凸部的模具；填充介电材于该模具中，以令该介电材成为一承载件与设于该承载件上的框体，且该介电材于对应各该凸部之处成为该框体的多个开口；以及移除该模具。
前述的制法中，该一体成型的制程包括：提供一其内具有多个凸部的模具；形成介电材于该模具中；压合该模具，以令该介电材成为承载件与设于该承载件上的框体，且该介电材于对应各该凸部之处成为该框体的多个开口；以及移除该模具。
前述的制法中，该开口的壁面相对该承载件表面呈倾斜状态。
前述的三种制法中，该承载件的形状为矩形或圆形。
前述的三种制法中，该开口与该承载件之间不具有导角。
由上可知，本发明的半导体封装件及其承载结构暨制法，藉由该框体的设计、或同时制作该承载件与该开口，以精确控制该开口的尺寸，所以能提升该电子元件的置放精度、或半导体封装件的表面完整性，以提升后续封装制程的良率。
附图说明
图1A至图1E为现有半导体封装件的制法的剖面示意图；
图2A至图2E现有半导体封装件的另一制法的剖面示意图；其中，图2B’及图2E’为图2B及图2E的实际状态；
图3A至图3F为本发明的半导体封装件的制法的第一实施例的剖面示意图；其中，图3C’、图3E’及图3F’为图3C至图3F的另一方式，图3D’及图3D”为图3D的不同实施例(省略线路层)的上视图；
图4A至图4F为本发明的半导体封装件的制法的第二实施例的剖面示意图；
图5A至图5D为本发明的半导体封装件的制法的第三实施例的剖面示意图；以及
图6A至图6E为本发明的半导体封装件的制法的第四实施例的剖面示意图；其中，图6A’及图6E’为图6A及图6E的另一方式。
符号说明
1,2,3,4,5,6半导体封装件
10,20,30,60承载件
11热化离型胶层
12,22半导体元件
12a,22a,32a作用侧
12b,22b,32b非作用侧
120,220,320电极垫
13,23,33包覆层
14,24,35线路重布结构
15,25,36绝缘保护层
16,26焊球
17,42支撑件
170,300结合层
200,310,410,510,610开口
21粘着层
3a,4a,5a,6a承载结构
31,41,51,61框体
32电子元件
34线路层
340导电盲孔
350介电部
351线路部
360开孔
37导电元件
40基部
8介电材
9模具
9a第一模体
9b第二模体
90凸部
91框模型
K缺角
R导角
S切割路径。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”及“一”等的用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图3A至图3F为本发明的半导体封装件3的制法的第一实施例的剖面示意图。于本实施例中，该半导体封装件3的制法为晶圆级(waferform)或整版面级(panelform)。
如图3A及图3B所示，设置一承载件30于一模具9中，再将介电材填入该模具9中，使该介电材成为框体31，再移除该模具9，藉以形成一具有多个开口310的框体31于该承载件30上，且令该具有多个开口310的框体31与该承载件30作为承载结构3a。
于本实施例中，该承载件30为如半导体板材、陶瓷材的无机材质或如可挠性材的有机材质；具体地，该无机材质例如含硅的板体(如玻璃板)，且该有机材质为如聚酰亚胺(Polyimide，简称PI)、聚对二唑苯(Polybenzoxazole，简称PBO)、苯环丁烯(Benzocyclclobutene，简称BCB)等。
此外，该框体31的介电材为封装胶体、如硅(Si)、氧化硅(SiO2)、氮化硅(SixNy)等。
又，该模具9包含第一模体9a与第二模体9b，该第一模体9a设有一框模型91，且该承载件30设于该第二模体9b上。
如图3C所示，置放多个电子元件32于该些开口310中。
于本实施例中，该电子元件32为主动元件、被动元件或其组合者，且该主动元件为例如半导体晶片，而该被动元件为例如电阻、电容及电感。于此，该电子元件32为主动元件，其具有相对的作用侧32a与非作用侧32b，该作用侧32a具有多个电极垫320。
此外，该电子元件32的非作用侧32b可藉由一结合层(图略)，将该半导体元件32结合至该些开口310中。具体地，该结合层如晶片粘着层(dieattachfilm，简称DAF)，可先形成于该电子元件32的非作用侧32b，再将该电子元件32置放于该开口310中；或者，该结合层也可先形成于该开口310中(如点胶方式)，再将该电子元件32结合至该结合层上。
又，如图3C’所示，该电子元件32也可以其作用侧32a结合至该些开口310中。
如图3D所示，接续图3C的制程，形成一包覆层33于该开口310中与该框体31上，以令该包覆层33包覆该电子元件32而固定该电子元件32。接着，形成一线路层34于该包覆层33上，且该线路层34具有形成于该包覆层33中的导电盲孔340，以电性连接该电子元件32的电极垫320。
于本实施例中，该包覆层33包覆该电子元件32的周围与该作用侧32a。
此外，形成该包覆层33的材质为如氧化硅(SiO2)、氮化硅(SixNy)等的无机材质、或如聚酰亚胺(Polyimide，简称PI)、聚对二唑苯(Polybenzoxazole，简称PBO)、苯环丁烯(Benzocyclclobutene，简称BCB)等的有机材质。
又，该承载件30的形状为矩形(如图3D’所示)或圆形(如图3D”所示)。
如图3E所示，进行线路重布层(Redistributionlayer，简称RDL)制程，即形成一线路重布结构35于该包覆层33与该线路层34上，且该线路重布结构35电性连接该线路层34。
于本实施例中，该线路重布结构35包含相迭的介电部350、线路部351、及如防焊层或介电层的绝缘保护层36，该线路部351电性连接该线路层34，且该绝缘保护层36形成有多个开孔360，令该线路部351的部份表面外露于各该开孔360，以供结合如焊球的导电元件37。
此外，形成该介电部350的材质可如该包覆层33的材质。
如图3F所示，移除该承载件30，且沿如图3E所示的切割路径S进行切单制程，以外露该电子元件32的非作用侧32b，并保留该框体31以供支撑整体结构，以增加该半导体封装件3的整体结构的刚性。
此外，若接续图3C’的制程，于形成该包覆层33后(也可依需求移除或保留该非作用侧32b的包覆层33)，需先移除该承载件30以外露该电子元件32的作用侧32a，如图3E’所示，再形成该线路层34与该线路重布结构35，之后才进行切单制程，如图3F’所示。
本发明的制法中，藉由该框体31与该承载件30分开制作，且藉由该模具9制作该框体31的开口310，所以只需确定该框模型91符合需求，即能精确控制作该开口310的尺寸，使该开口310与该承载件30之间不具有导角，因而即使在该开口310底部产生导角，仍可有效控制该导角的精度。
图4A至图4F为本发明的半导体封装件4的制法的第二实施例的剖面示意图。本实施例与第一实施例的差异仅在于形成框体的制程，其它步骤的制程大致相同，所以不再赘述相同处。
如图4A所示，以模封(molding)方式形成介电材于一模具9中，以令该介电材成为该框体41与承载该框体41的基部40。
于本实施例中，该介电材(该框体41与该基部40)为封装胶体。
此外，所述的模封方式可参考后述的图6A’与图6B的制程。
如图4B所示，移除该模具9，再将该框体41以其开口410的侧设于一支撑件42(如贴片)上。
如图4C所示，以研磨或喷砂方式移除该基部40。
如图4D所示，移除该支撑件42，再将该框体41设于该承载件30上，令该具有多个开口410的框体41与该承载件30作为承载结构4a。
于本实施例中，先将一结合层300设于该承载件30上，再将该框体41结合于该结合层300上。
此外，该结合层300为晶片粘着层(DAF)、涂布胶材(gluecoating)、利用化学气相沉积(ChemicalVaporDeposition，简称CVD)方式、或如晶圆融合(waferfusion)制程的热氧化(thermaloxidation)方式形成氧化硅(SiO2)。
如图4E至图4F所示，其为图3C至图3F的制程(也适用图3C’、图3E’与图3F’的制程)，其中，该电子元件32结合至该些开口410中的结合层300上。
本发明的制法中，藉由该框体41与该承载件30分开制作，且藉由该模具9制作该框体41的开口410，所以只需确定该模具9符合需求，即能精确控制该开口410的尺寸，使该开口410与该承载件30之间不具有导角，因而即使在该开口410底部产生导角，仍可有效控制该导角的精度。
图5A至图5D为本发明的半导体封装件5的制法的第三实施例的剖面示意图。本实施例与第一实施例的差异仅在于形成该框体的制程，其它步骤的制程大致相同，所以不再赘述相同处。
如图5A所示，蚀刻一半导体板材，以形成具有多个开口510的框体51。
如图5B所示，形成一结合层300于该承载件30上，再将该框体51设于该承载件30上的结合层300上，令该具有多个开口510的框体51与该承载件30及该结合层300作为承载结构5a。
如图5C至图5D所示，为图3C至图3F的制程(也适用图3C’、图3E’与图3F’的制程)。
本发明的制法中，藉由该框体51与该承载件30分开制作，所以能先确定该开口510的尺寸符合需求，再将该框体51设于该承载件30上，使该开口510与该承载件30之间不具有导角，所以即使在该开口510底部产生导角，仍可有效控制该导角的精度。
图6A至图6E为本发明的半导体封装件6的制法的第四实施例的剖面示意图。本实施例与第一实施例的差异仅在于形成该承载件与框体的制程，其它步骤的制程大致相同，所以不再赘述相同处。
如图6A所示，提供一其内具有多个凸部90的模具9。于本实施例中，该模具9包含第一模体9a与第二模体9b，该些凸部90设于该第一模体9a上。
如图6B所示，以模封方式将介电材填入该模具9中，以令该介电材成为该承载件60与框体61，使该承载件60与该框体61为一体成型，且该介电材于对应该凸部90之处成为开口610，并令该具有多个开口610的框体61与该承载件60作为承载结构6a。
于另一实施例中，如图6A’所示，也可先形成介电材8于该模具9的第二模体9b上，再压合该第一模体9a与第二模体9b，以如图6B所示，令该介电材8成为该承载件60与框体61，且该介电材于对应该凸部90之处成为开口610。
如图6C所示，移除该模具9，以提供一由该具有多个开口610的框体61与该承载件60所构成的承载结构6a。
于本实施例中，该开口610的壁面相对该承载件60表面(即该开口610的底面)呈倾斜状态。
如图6D至图6E所示，为图3C至图3F的制程(也适用图3C’、图3E’与图3F’的制程)。
本发明的制法中，虽然该承载件60与该框体61同时制作，但藉由该模具9制作该开口610，所以只需确定该凸部90的尺寸符合需求，即能精确控制该开口610的尺寸，使该开口610与该承载件60之间不具有导角，即使在该开口610底部产生导角，仍可有效控制该导角的精度。
另外，于第一至第四实施中，该包覆层33仅形成于该开口310,410,510,610中，所以该线路层34无需导电盲孔连接该电极垫320，如图6E’所示。
本发明提供一种半导体封装件3,4，包括：一承载件30、一具有多个开口310,410的框体31,41、多个电子元件32、一包覆层33以及一线路层34。
所述的承载件30为有机材质或无机材质所制成者。
所述的框体31,41设于该承载件30上，且形成该框体31,41的材质可不同于形成该承载件30的材质，例如，形成该框体31,41的材质为介电材。
于一实施例中，该框体41藉由一结合层300结合至该承载件30。
所述的电子元件32分别容设于各该开口310,410中。
所述的包覆层33形成于各该开口310,410中以包覆各该电子元件32的周围。
所述的线路层34形成于各该电子元件32上且电性连接各该电子元件32。
本发明还提供一种半导体封装件5，包括：一承载件30、一具有多个开口510的框体51、多个电子元件32、一包覆层33以及一线路层34。
所述的承载件30为有机材质或无机材质所制成者。
所述的框体51藉由一结合层300结合于该承载件30，且形成该框体51的材质相同于形成该承载件30的材质。
所述的电子元件32分别容设于各该开口510中。
所述的包覆层33形成于各该开口510中以包覆各该电子元件32的周围。
所述的线路层34形成于各该电子元件32上且电性连接各该电子元件32。
本发明另提供一种半导体封装件6，包括：一由介电材形成的承载件60、一具有多个开口610的框体61、多个电子元件32、一包覆层33以及一线路层34。
所述的框体61设于该承载件60上并与该承载件60一体成型。
所述的电子元件32分别容设于各该开口610中。
所述的包覆层33形成于各该开口610中以包覆各该电子元件32的周围。
所述的线路层34形成于各该电子元件32上且电性连接各该电子元件32。
于一实施例中，所述的半导体封装件3,4,5,6还包括一线路重布结构35，其设于各该电子元件32与该线路层34上并电性连接该线路层34。
本发明提供一种承载结构3a,4a，包括：一承载件30、以及一设于该承载件30上并具有多个开口310,410的框体31,41，且形成该框体31,41的材质不同于形成该承载件30的材质。
于一实施例的承载结构4a中，该框体41藉由结合层300结合于该承载件30。
本发明提供一种承载结构5a，包括：一承载件30、以及一具有多个开口510的框体51，该框体51藉由一结合层300结合于该承载件30，且形成该框体51的材质相同于形成该承载件30的材质。
所述的承载结构3a,4a,5a中，该承载件30为有机材质或无机材质所制成者。
本发明提供一种承载结构6a，包括：一由介电材形成的承载件60、以及一具有多个开口610的框体61，该框体61设于该承载件60上并与该承载件60一体成型。
于一实施例中，该开口610的壁面相对该承载件60表面呈倾斜状态。
所述的承载结构3a,4a,5a,6a中，该承载件30,60的形状为矩形或圆形。
所述的承载结构3a,4a,5a,6a中，该开口310,410,510,610与该承载件30,60之间不具有导角。
综上所述，本发明的半导体封装件及其制法，藉由藉由该框体的设计、或同时制作该承载件与该开口，以精确控制该开口的尺寸，所以能提升该电子元件的置放精度、或半导体封装件的表面完整性，以提升后续封装制程的良率。
上述实施例仅用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (46)

1.一种半导体封装件，其包括：
一承载件；
一具有多个开口的框体，其设于该承载件上，且形成该框体的材质不同于形成该承载件的材质；
多个电子元件，其分别容设于各该开口中；
包覆层，其形成于各该开口中以包覆该电子元件；以及
线路层，其形成于各该电子元件上且电性连接各该电子元件。
2.如权利要求1所述的半导体封装件，其特征为，形成该框体的材质为介电材。
3.如权利要求1所述的半导体封装件，其特征为，该框体藉由结合层结合至该承载件。
4.一种半导体封装件，包括：
一承载件；
一具有多个开口的框体，其藉由结合层结合至该承载件，且形成该框体的材质相同于形成该承载件的材质；
多个电子元件，其分别容设于各该开口中；
包覆层，其形成于各该开口中以包覆各该电子元件；以及
线路层，其形成于各该电子元件上且电性连接各该电子元件。
5.如权利要求1或4所述的半导体封装件，其特征为，该承载件为无机材质或有机材质所制成者。
6.一种半导体封装件，包括：
一由介电材形成的承载件；
一具有多个开口的框体，其结合于该承载件上并与该承载件一体成型；
多个电子元件，其分别容设于各该开口中；
包覆层，其形成于各该开口中以包覆各该电子元件；以及
线路层，其形成于各该电子元件上且电性连接各该电子元件。
7.如权利要求6所述的半导体封装件，其特征为，该开口的壁面相对该承载件表面呈倾斜状态。
8.如权利要求1、4或6所述的半导体封装件，其特征为，该承载件的形状为矩形或圆形。
9.如权利要求1、4或6所述的半导体封装件，其特征为，该开口与该承载件之间不具有导角。
10.如权利要求1、4或6所述的半导体封装件，其特征为，该半导体封装件还包括线路重布结构，其设于各该电子元件与该线路层上并电性连接该线路层。
11.一种半导体封装件的制法，其包括：
形成一具有多个开口的框体于一承载件上；
置放电子元件于各该开口中；
形成包覆层于各该开口中，以包覆并固定各该电子元件；以及
形成线路层于各该电子元件上，并令该线路层电性连接各该电子元件。
12.如权利要求11所述的半导体封装件的制法，其特征为，该承载件为无机材质或有机材质所制成者。
13.如权利要求11所述的半导体封装件的制法，其特征为，形成该框体的材质为介电材。
14.如权利要求13所述的半导体封装件的制法，其特征为，该框体的制程包括：
将该承载件置放于一模具中；
填充该介电材于该模具中，以令该介电材成为该框体；以及
移除该模具。
15.如权利要求13所述的半导体封装件的制法，其特征为，该框体的制程包括：
填充该介电材于一模具中，以令该介电材成为该框体；以及
移除该模具。
16.如权利要求11所述的半导体封装件的制法，其特征为，形成该框体的材质为无机材质或有机材质。
17.如权利要求11所述的半导体封装件的制法，其特征为，该框体藉由结合层结合至该承载件。
18.如权利要求11所述的半导体封装件的制法，其特征为，该制法还包括移除该承载件。
19.如权利要求11所述的半导体封装件的制法，其特征为，该承载件的形状为矩形或圆形。
20.如权利要求11所述的半导体封装件的制法，其特征为，该开口与该承载件之间不具有导角。
21.一种半导体封装件的制法，包括：
提供一承载结构，该承载结构定义有一体成型的承载件与框体，且该框体具有多个开口；
置放多个电子元件于各该开口中；
形成包覆层于各该开口中，以包覆并固定各该电子元件；以及
形成线路层于各该电子元件上，并令该线路层电性连接各该电子元件。
22.如权利要求21所述的半导体封装件的制法，其特征为，该承载结构的制程包括：
提供一其内具有多个凸部的模具；
填充介电材于该模具中，以令该介电材成为承载结构，且该介电材于对应各该凸部之处成为该些开口；以及
移除该模具。
23.如权利要求21所述的半导体封装件的制法，其特征为，该承载结构的制程包括：
提供一其内具有多个凸部的模具；
填充介电材于该模具中；
压合该模具，以令该介电材成为该承载结构，且该介电材于对应各该凸部之处成为该些开口；以及
移除该模具。
24.如权利要求22或23所述的半导体封装件的制法，其特征为，该开口的壁面相对该开口的底面呈倾斜状态。
25.如权利要求21所述的半导体封装件的制法，其特征为，该制法还包括移除该承载结构的承载件。
26.如权利要求21所述的半导体封装件的制法，其特征为，该承载件的形状为矩形或圆形。
27.如权利要求21所述的半导体封装件的制法，其特征为，该开口与该承载件之间不具有导角。
28.如权利要求11或21所述的半导体封装件的制法，其特征为，该制法还包括形成线路重布结构于各该电子元件与该线路层上，且该线路重布结构电性连接该线路层。
29.一种承载结构，包括：
一承载件：以及
具有多个开口的框体，其设于该承载件上，且该框体的材质不同于该承载件的材质。
30.如权利要求29所述的承载结构，其特征为，该框体藉由结合层设于该承载件上。
31.一种承载结构，其包括：
一承载件：以及
具有多个开口的框体，其藉由结合层设于该承载件上，且该框体的材质相同于该承载件的材质。
32.如权利要求29或31所述的承载结构，其特征为，该承载件为无机材质或有机材质。
33.一种承载结构，包括：
一由介电材形成的承载件；以及
具有多个开口的框体，其设于该承载件上并与该承载件一体成型。
34.如权利要求33所述的承载结构，其特征为，该开口的壁面相对该承载件表面呈倾斜面。
35.如权利要求29、31或33所述的承载结构，其特征为，该承载件的形状为矩形或圆形。
36.如权利要求29、31或33所述的承载结构，其特征为，该开口与该承载件之间不具有导角。
37.一种承载结构的制法，包括：
将一承载件置放于一模具中；
填充介电材于该模具中，以令该介电材成为具有多个开口的框体，且该框体结合于该承载件上；以及
移除该模具。
38.一种承载结构的制法，包括：
填充介电材于一模具中，以令该介电材成为一具有多个开口的框体；
移除该模具；
将该框体设于一承载件上。
39.如权利要求38所述的承载结构的制法，其特征为，该框体藉由结合层结合于该承载件上。
40.如权利要求37或38所述的承载结构的制法，其特征为，该承载件为无机材质或有机材质所制成者。
41.一种承载结构的制法，包括：藉由模封制程，以一体成型方式制作一承载件及一结合该承载件的具有多个开口的框体。
42.如权利要求41所述的承载结构的制法，其特征为，该一体成型的制程包括：
提供一其内具有多个凸部的模具；
填充介电材于该模具中，以令该介电材成为一承载件与结合于该承载件上的框体，且该介电材于对应各该凸部之处成为该框体的多个开口；以及
移除该模具。
43.如权利要求41所述的承载结构的制法，其特征为，该一体成型的制程包括：
提供一其内具有多个凸部的模具；
填充介电材于该模具中；
压合该模具，以令该介电材成为承载件及结合该承载件的框体，且该框体于对应各该凸部之处成为该些开口；以及
移除该模具。
44.如权利要求42或43所述的承载结构的制法，其特征为，该开口的壁面相对该承载件表面呈倾斜状态。
45.如权利要求37、38或41所述的承载结构的制法，其特征为，该承载件的形状为矩形或圆形。
46.如权利要求37、38或41所述的承载结构的制法，其特征为，该开口与该承载件之间不会具有导角。
CN201410613008.5A 2014-09-15 2014-11-03 半导体封装件及其承载结构暨制法 Pending CN105405812A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103131713A TWI560827B (en) 2014-09-15 2014-09-15 Semiconductor package and its carrier structure and method of manufacture
TW103131713 2014-09-15

Publications (1)

Publication Number Publication Date
CN105405812A true CN105405812A (zh) 2016-03-16

Family

ID=55455456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410613008.5A Pending CN105405812A (zh) 2014-09-15 2014-11-03 半导体封装件及其承载结构暨制法

Country Status (3)

Country Link
US (1) US20160079110A1 (zh)
CN (1) CN105405812A (zh)
TW (1) TWI560827B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109256360A (zh) * 2017-07-14 2019-01-22 矽品精密工业股份有限公司 封装结构及其制法
CN109390292A (zh) * 2017-08-11 2019-02-26 矽品精密工业股份有限公司 电子封装件及其制法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI621224B (zh) * 2017-07-14 2018-04-11 欣興電子股份有限公司 封裝結構及其製造方法
US9935009B2 (en) * 2016-03-30 2018-04-03 International Business Machines Corporation IR assisted fan-out wafer level packaging using silicon handler
US11189576B2 (en) 2016-08-24 2021-11-30 Advanced Semiconductor Engineering, Inc. Semiconductor device package and a method of manufacturing the same
KR20210104364A (ko) * 2020-02-17 2021-08-25 삼성전자주식회사 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050212129A1 (en) * 2004-03-25 2005-09-29 Siliconware Precision Industries Co., Ltd. Semiconductor package with build-up structure and method for fabricating the same
CN101021685A (zh) * 2006-02-16 2007-08-22 虹创科技股份有限公司 基板结构及薄膜图案层的制造方法
CN101064259A (zh) * 2006-04-25 2007-10-31 矽品精密工业股份有限公司 半导体封装件及其芯片承载结构与制法
US20120038043A1 (en) * 2008-12-08 2012-02-16 Stmicroelectronics Pte Ltd. Manufacturing fan-out wafer level packaging

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100792021B1 (ko) * 2000-03-30 2008-01-04 가부시키가이샤 에바라 세이사꾸쇼 반응성 탐식자 칩 및 그 제조방법
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
ITTO20030269A1 (it) * 2003-04-08 2004-10-09 St Microelectronics Srl Procedimento per la fabbricazione di un dispositivo
US7727859B2 (en) * 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
TWI364801B (en) * 2007-12-20 2012-05-21 Chipmos Technologies Inc Dice rearrangement package structure using layout process to form a compliant configuration
TWI384606B (zh) * 2008-05-30 2013-02-01 Unimicron Technology Corp 嵌埋半導體元件之封裝結構及其製法
US8847376B2 (en) * 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US9252076B2 (en) * 2013-08-07 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9190318B2 (en) * 2013-10-22 2015-11-17 Globalfoundries Inc. Method of forming an integrated crackstop
US9252047B2 (en) * 2014-01-23 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd Interconnect arrangement with stress-reducing structure and method of fabricating the same
US9704830B1 (en) * 2016-01-13 2017-07-11 International Business Machines Corporation Semiconductor structure and method of making

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050212129A1 (en) * 2004-03-25 2005-09-29 Siliconware Precision Industries Co., Ltd. Semiconductor package with build-up structure and method for fabricating the same
CN101021685A (zh) * 2006-02-16 2007-08-22 虹创科技股份有限公司 基板结构及薄膜图案层的制造方法
CN101064259A (zh) * 2006-04-25 2007-10-31 矽品精密工业股份有限公司 半导体封装件及其芯片承载结构与制法
US20120038043A1 (en) * 2008-12-08 2012-02-16 Stmicroelectronics Pte Ltd. Manufacturing fan-out wafer level packaging

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109256360A (zh) * 2017-07-14 2019-01-22 矽品精密工业股份有限公司 封装结构及其制法
CN109390292A (zh) * 2017-08-11 2019-02-26 矽品精密工业股份有限公司 电子封装件及其制法

Also Published As

Publication number Publication date
TW201611216A (zh) 2016-03-16
US20160079110A1 (en) 2016-03-17
TWI560827B (en) 2016-12-01

Similar Documents

Publication Publication Date Title
CN105405812A (zh) 半导体封装件及其承载结构暨制法
TWI515840B (zh) 容忍微電子元件誤置於其中之微電子組件
TWI536519B (zh) 半導體封裝結構以及其製造方法
US20240072021A1 (en) Package structure and manufacturing method thereof
JP5576885B2 (ja) 補強層を伴う半導体チップ
CN106997855A (zh) 集成电路封装件及其形成方法
US11075182B2 (en) Semiconductor package and method of forming the same
TWI551199B (zh) 具電性連接結構之基板及其製法
TWI584410B (zh) 晶片封裝結構及其製造方法
CN106206509A (zh) 电子封装件及其制法与基板结构
TWI550783B (zh) 電子封裝件之製法及電子封裝結構
CN109817588A (zh) 具有隔离结构的封装
CN105633055B (zh) 半导体封装结构的制法
TW201507098A (zh) 半導體裝置及其製造方法
CN103545277B (zh) 半导体封装件及其制法
KR101605610B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
TWI552304B (zh) 堆疊式封裝件及其製法
CN109037179B (zh) 电子封装件及其制法
TWI397157B (zh) 具微機電元件之封裝結構及其製法
CN102126697B (zh) 具有微机电元件的封装结构及其制造方法
US9748106B2 (en) Method for fabricating semiconductor package
CN110071074A (zh) 电子封装件及其制法
CN107731759A (zh) 半导体封装
JP2014130877A (ja) 半導体装置及びその製造方法
JP2019140149A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160316