JP2014130877A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2014130877A
JP2014130877A JP2012287068A JP2012287068A JP2014130877A JP 2014130877 A JP2014130877 A JP 2014130877A JP 2012287068 A JP2012287068 A JP 2012287068A JP 2012287068 A JP2012287068 A JP 2012287068A JP 2014130877 A JP2014130877 A JP 2014130877A
Authority
JP
Japan
Prior art keywords
chip
layer side
layer
semiconductor device
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012287068A
Other languages
English (en)
Inventor
Kenichi Shirasaka
健一 白坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2012287068A priority Critical patent/JP2014130877A/ja
Publication of JP2014130877A publication Critical patent/JP2014130877A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】厚いドライフィルムを使用することなく、広い範囲で外部接続端子部を配置することができる小型の半導体装置及びその製造方法を提供する。
【解決手段】複数のＩＣチップ２，３が積層状態に設けられるとともに、下層側ＩＣチップ２のパッド部１１に電気的接続状態の配線部１２が上層側ＩＣチップ３の上面に引き出され、上層側ＩＣチップ３の側方に、上層側ＩＣチップ３の下面からはみ出す下層側ＩＣチップ２の上面と上層側ＩＣチップ３の上面との間の段差部１４を埋める平坦化樹脂層１５が設けられ、平坦化樹脂層１５及び上層側ＩＣチップ３の上面に、再配線層１６を介して配線部１２に電気的接続状態とされた外部接続端子部５を設けた。
【選択図】 図１

Description

本発明は、チップサイズパッケージとして小型化が可能な半導体装置及びその製造方法に関する。
電子機器の小型化に伴い、ＩＣチップとほぼ同じサイズの半導体装置であるチップサイズパッケージが多用されている。また、高密度実装のために、複数のＩＣチップを積層状態に内蔵することが検討されている。
このような複数のＩＣチップを内蔵した半導体装置として、例えば特許文献１及び特許文献２に記載の発明がある。
特許文献１には、複数のＩＣチップのうち、平面積が最大のＩＣチップを支持基板として、その他のＩＣチップの少なくとも一つをダイボンディングし、これらＩＣチップを封止樹脂により覆うとともに、各ＩＣチップ上面のパッド部から封止樹脂の上面に延びる柱状のポストを立設し、これらポストの上端に外部接続端子部を形成した半導体装置が開示されている。
特許文献２には、下層側ＩＣチップの上面のパッド部と上層側ＩＣチップの上面のパッド部との間をワイヤボンディングにより接続し、これらＩＣチップ及びワイヤボンディング部を封止樹脂により覆った状態とし、上層側ＩＣチップに外部接続用端子部を形成した半導体装置が開示されており、下層側ＩＣチップは上層側ＩＣチップ上面のパッド部を介して外部接続用端子部に接続されている。
特開２００１−２５７３１０号公報 特開２００１−３２００１３号公報
特許文献１記載の半導体装置であると、下層のＩＣチップのための外部接続端子部を設ける場合、その外部接続端子部とＩＣチップの電極パッドとの間を、上層のＩＣチップの厚さ分以上の長さを有する柱状のポストにより接続する必要がある。この場合、この長いポストを加工するため、全体を厚いドライフィルムにより覆う必要があり、上層のＩＣチップが厚いと、上下のＩＣチップ間に生じる段差部が大きくなり、ドライフィルムとの間の気密保持が難しくなる。また、長いポスト形成のための長時間のめっき工程も必要になるなど、作業性が悪い。
一方、特許文献２記載の半導体装置の場合は、長いポストは不要であるが、外部接続端子部が上層のＩＣチップの投影面積内にしか形成できないため、フリップチップ接続できる外部基板の端子配置に制約が生じる。
本発明は、このような事情に鑑みてなされたもので、厚いドライフィルムを使用することなく、広い範囲で外部接続端子部を配置することができる小型の半導体装置及びその製造方法を提供することを目的とする。
本発明の半導体装置は、複数のＩＣチップが積層状態に設けられるとともに、下層側ＩＣチップのパッド部に電気的接続状態の配線部が上層側ＩＣチップの上面に引き出され、前記上層側ＩＣチップの側方に、該上層側ＩＣチップの下面からはみ出す前記下層側ＩＣチップの上面と前記上層側ＩＣチップの上面との間の段差部を埋める平坦化樹脂層が設けられ、該平坦化樹脂層及び前記上層側ＩＣチップの上面に、再配線層を介して前記配線部に電気的接続状態とされた外部接続端子部を設けたことを特徴とする。
本発明の半導体装置においても、下層側ＩＣチップのパッド部に接続状態の配線部は、上層側ＩＣチップの上面まで引き出されるが、下層側ＩＣチップの上面と上層側ＩＣチップの上面との間の段差部を平坦化樹脂層により埋めて、これらＩＣチップの上方に平坦面を形成しており、その平坦面の上に再配線層を介して外部接続端子部を配置している。したがって、外部接続端子部と下層側ＩＣチップとを連絡する長いポストを形成する必要はない。また、平坦化樹脂層は、その段差を埋める目的のものであるから、塗布時に流動性を有するものを用いることができ、スピンコート法等により段差を隙間なく埋めることができる。
本発明の半導体装置において、前記上層側ＩＣチップの側方にはみ出す前記下層側ＩＣチップの上面と上層側ＩＣチップの上面との間を連結状態とする傾斜面が形成され、前記配線部は、前記傾斜面上に形成されているとよい。
上層側ＩＣチップと下層側ＩＣチップとの間の段差部を傾斜面とすることにより、通常のスパッタリング法等により配線部を形成することが容易になる。この傾斜面を形成するには、ＩＣチップを積層した後に、段差部に溶融樹脂等を垂れ流すように塗布するなどの方法によって形成することができる。この傾斜面は、配線部が形成される部位にのみ形成されていれば足りる。
本発明の半導体装置において、前記傾斜面は、前記上層側ＩＣチップの側面により形成されているとよい。
上層側ＩＣチップの側面のうち、配線部が形成される部分を予め傾斜面に加工しておくことにより、樹脂等を塗布することなく、そのＩＣチップの傾斜面に沿って配線部を形成することができる。
また、本発明の半導体装置の製造方法は、複数のＩＣチップを積層して、下層側ＩＣチップの上面のパッド部に電気的接続状態とした配線部を上層側ＩＣチップの上面まで引き出すとともに、該上層側ＩＣチップの下面からはみ出す前記下層側ＩＣチップの上面と前記上層側ＩＣチップの上面との間の段差部に溶融樹脂を充填して、該段差部に前記上層側ＩＣチップの少なくとも上面にまで至る平坦化樹脂層を形成した後、該平坦化樹脂層の上に、再配線層を介して前記配線部に電気的接続状態とした外部接続端子部を形成することを特徴とする。
本発明によれば、厚いドライフィルムを使用することなく、広い範囲で外部接続端子部を配置することができ、作業性が良いとともに、フリップチップ接続の端子配置の自由度が増し、汎用性に優れる半導体装置を得ることができる。
本発明の半導体装置の第１実施形態を示す縦断面図である。 第１実施形態の半導体装置の製造工程の途中の積層作業を模式化した平面図である。 下層側ＩＣチップをウエハに形成した状態を示す縦断面図である。 図３のウエハに上層側ＩＣチップを積層した状態を示す縦断面図である。 図４に示すように積層した後に平坦化樹脂層を形成した状態を示す縦断面図である。 平坦化樹脂層の上に再配線層を形成した状態を示す縦断面図である。 再配線層の上に外部接続端子部を形成した状態を示す縦断面図である。 本発明の半導体装置の第２実施形態を示す図１同様の縦断面図である。 本発明の半導体装置の第３実施形態を示す図１同様の縦断面図である。
以下、本発明の実施形態を図面を参照しながら説明する。
図１〜図７は本発明の第１実施形態の半導体装置を示している。
この半導体装置１は、二つのＩＣチップ２，３が積層状態とされ、これらを覆う樹脂層４の表面のほぼ全面に、複数の外部接続端子部５が分散して配置されている。
二つのＩＣチップ２，３のうち、平面積が大きいＩＣチップが下層側ＩＣチップ２、平面積が小さいＩＣチップが上層側ＩＣチップ３とされ、接着剤６を介して接合されており、下層側ＩＣチップ２の平面サイズが半導体装置１の平面サイズとされている。また、本発明ではＩＣチップ２，３の種類は特に限定されるものではないが、図示例では、下層側ＩＣチップ２は磁気センサであり、上層側ＩＣチップ３は加速度センサとされ、加速度センサは、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）素子（図示略）を有する本体部７の上に、そのＭＥＭＳ素子を覆うキャップ８を備えている。
また、下層側ＩＣチップ２は、上層側ＩＣチップ３よりも平面積が大きいため、上層側ＩＣチップ３に対して一部が上層側ＩＣチップ３の下面から側方にはみ出しており、また、上層側ＩＣチップ３も本体部７がキャップ８の下面から側方にはみ出している。そして、上層側ＩＣチップ３の下面よりはみ出した部分の下層側ＩＣチップ２の上面にパッド部１１が設けられており、このパッド部１１に配線部１２が電気的接続状態とされ、その配線部１２が上層側ＩＣチップ３の本体部７の上面を経由してキャップ８の上面にまで引き延ばされ、このキャップ８の上面に形成されたパッド部１３に接続されている。この配線部１２の形成方法は、特に限定されるものではないが、ボンディングワイヤ、スパッタリング法による膜とメッキ膜との組み合わせなど、半導体パッケージ製造のための公知の技術により行うことができる。図１は模式的に示しており、例えばスパッタリング法による膜とめっき膜との組み合わせにより配線部１２が構成されている。
また、下層側ＩＣチップ２の一部が上層側ＩＣチップ３の下面から側方にはみ出し、かつ、上層側ＩＣチップ３も本体部７がキャップ８の下面から側方にはみ出しているため、上層側ＩＣチップ３の下面からはみ出している部分の下層側ＩＣチップ２の上面から上層側ＩＣチップ３のキャップ８の上面までの間に２段の段差部１４が形成されており、この段差部１４及びキャップ８の上面を一体に覆う平坦化樹脂層１５が形成されている。この平坦化樹脂層１５は、ポリイミド（ＰＩ）樹脂、ポリベンゾオキサゾール（ＰＢＯ）樹脂など、パッシベーション膜として利用されているものを広く用いることができ、溶融時に高い流動性を有する樹脂が好ましい。
この平坦化樹脂層１５により、両ＩＣチップ２，３間に形成される段差部１４が埋められ、これらＩＣチップ２，３の上方に平坦面１５ａが形成される。
そして、この平坦面１５ａの上に再配線層１６が設けられ、この再配線層１６にポスト１７を介して外部接続端子部５が接続されている。図１の断面例では、再配線層１６は、絶縁膜２１，２２と複数の再配置配線部２３，２４とを有しており、下層側ＩＣチップ２のパッド部１１に接続された配線部１２が上層側ＩＣチップ３のキャップ８上面に配置されたパッド部（図１の左側のパッド部）１３に接続され、さらに再配線層１６内の再配置配線部２３を介してポスト（図１では中央のポスト）１７に接続され、該ポスト１７から外部接続端子部５に接続されている。
また、上層側ＩＣチップ３の処理回路は、この実施形態では、下層側ＩＣチップ２の処理回路と兼用とされており、その出力も下層側ＩＣチップ２から配線部を介してキャップ８の上面にまで引き出される。図１等では、この上層側ＩＣチップ３からの配線部は省略しているが、下層側ＩＣチップ２の配線部１２と同様に形成され、例えばキャップ８の上面に配置されたパッド部（図１の右側のパッド部）２５に接続されるものとする。そして、そのパッド部２５が再配線層１６内の再配置配線部２４を介してポスト（図１では最も右側のポスト）１７に接続されている。
なお、外部接続端子部５を露出させた状態で、ポスト１７等を覆うエポキシ樹脂等の封止樹脂層２６が設けられている。前述した樹脂層４は、主として平坦化樹脂層１５、再配線層１６の絶縁膜２１，２２、封止樹脂層２６によって構成される。
次に、このように構成した半導体装置１の製造方法について説明する。
この半導体装置１は、下層側ＩＣチップ２と上層側ＩＣチップ３とがそれぞれウエハ３１，３２上に別々に形成される。この状態では、各ＩＣチップ２，３は、その上面にパッド部１１，１３，２５が露出している。そして、図２に示すように、下層側ＩＣチップ２を形成するウエハ３１はそのままにして、上層側ＩＣチップ３を形成するウエハ３２をダイシングにより分割し、個片化した各上層側ＩＣチップ３をウエハ状態の下層側ＩＣチップ２の上に一つずつ積層して接着剤６により接着する。
図３から図７は、図３に示すウエハ状態の下層側ＩＣチップ２に、上層側ＩＣチップ３を積層して半導体装置１を形成する工程を順に示している。
図４に示すように下層側ＩＣチップ２に上層側ＩＣチップ３を積層した（図４以降では接着剤６は省略している）後、図５に示すように、下層側ＩＣチップ２のパッド部１１（パッド部１１は図１参照）から上層側ＩＣチップ３のパッド部１３（同じく図１参照）まで延びる配線部１２をスパッタリング法及びめっき法により形成する。この配線部１２を形成した後、下層側ＩＣチップ２と上層側ＩＣチップ３との間の段差部１４を埋めるように平坦化樹脂層１５を形成する。この平坦化樹脂層１５は、段差部１４を埋めることができるものであればよく、溶融時の流動性が高いものが選定され、前述したポリイミド（ＰＩ）樹脂、ポリベンゾオキサゾール（ＰＢＯ）樹脂などを用いることができる。そして、ＩＣチップ２，３を積層状態としたウエハ３１上に溶融樹脂を塗布してウエハ３１を回転させるスピンコート法等によって段差部１４を隙間なく埋めることができる。この平坦化樹脂層１５を形成することにより、両ＩＣチップ２，３の上方が平坦面１５ａに形成される。
なお、上層側ＩＣチップ３のキャップ８に形成されるパッド部１３，２５は、その上面の樹脂を除去して開口するなどにより、平坦化樹脂層１５の平坦面１５ａに露出させた状態とする。
次に、図６に示すように、平坦化樹脂層１５の平坦面１５ａに露出しているパッド部１３，２５の上に絶縁膜２１，２２と再配置配線部２３，２４とからなる再配線層１６を形成して、各パッド部１３，２５に再配置配線部２３，２４を接続するとともに、再配置配線部２３，２４の間を絶縁膜２１，２２により封止した状態とする。このとき、必要に応じて、下層側ＩＣチップ２に接続されている配線部１２の上端部を再配線層１６の一部として形成してもよい。
この再配線層１６の形成工程においては、平坦化樹脂層１５により平坦面１５ａが形成されているので、平坦化樹脂層１５のほぼ全面を有効に活用して再配置配線部２３，２４を配置することができる。
そして、図７に示すように、再配線層１６の再配置配線部２３，２４の上に定法によりレジストによるパターン形成、銅めっき等を施してポスト１７を形成した後、エポキシ樹脂等の封止樹脂層２６を形成し、ポスト１７の先端にボール状の外部接続端子部５を形成する。
最後に、下層側ＩＣチップ２が形成されているウエハ３１を、その上層部分とともにダイシングにより分割することにより、個片化した半導体装置１が完成する。
この半導体装置１は、平面サイズの異なるＩＣチップ２，３を積層することにより形成される段差部１４を平坦化樹脂層１５により埋めて、チップサイズの全面に平坦面１５ａを形成しているので、その後に形成される再配線層１６及び外部接続端子部５の配置の自由度が増し、チップサイズの全体を最大限利用して外部接続端子部５を配置することができる。
なお、図２から図７に示した製造方法では、下層側ＩＣチップ２を個片化することなくウエハ状態に整列したまま、上層側ＩＣチップ３の積層、平坦化樹脂層１５や再配線層１６の形成、外部接続端子部５の形成等を行っており、作業性がよい。
図８は本発明の第２実施形態の半導体装置を示している。この図８においては、図１の第１実施形態と共通部分には同一符号を付して、その説明を簡略化する（図９においても同様とする）。
この第２実施形態の半導体装置３５は、下層側ＩＣチップ２において上層側ＩＣチップ３の側方にはみだしている部分及び上層側ＩＣチップ３の本体部７においてキャップ８からはみ出している部分の上に、これらの上層に配置されるＩＣチップ３やキャップ８との間の段差部１４における垂直面（本体部７やキャップ８の側面）を覆って、これを傾斜面とするように縦断面が直角三角形となる調整用樹脂部３６，３７が設けられており、これら調整用樹脂部３６，３７の傾斜面３６ａ，３７ａ上を経由して配線部１２が形成されている。
この調整用樹脂部３６，３７は、本体部７やキャップ８の側面の全面を覆う必要はなく、配線部１２が形成される部位にのみ形成すればよい。
配線部１２の大部分はスパッタリング法によって形成されるが、スパッタリング法は、ターゲットから金属粒子が直線的に放射されるため、その放射方向に直角な面には成膜し易いが、放射方向と平行な面上には成膜しにくい。この第２実施形態では、垂直面（本体部７やキャップ８の側面）を覆う調整用樹脂部３６，３７により、スパッタリング法による成膜面を傾斜面として、成膜を容易にすることができる。この場合、所望の厚さで成膜するために、スパッタリング中にウエハを傾けながら回転するようにしてもよい。
なお、第１実施形態の本体部７やキャップ８の側面のように垂直面に成膜する場合も、スパッタリング中にウエハを傾けながら回転するなどの成膜方法としてもよい。
図９は本発明の第３実施形態の半導体装置を示している。この半導体装置４１は、第２実施形態のように調整用樹脂部３６，３７によって傾斜面を形成するのではなく、上層側ＩＣチップ３における本体部４２及びキャップ４３の各側面を傾斜面４２ａ，４３ａに形成している。これら本体部４２及びキャップ４３はシリコン基板から形成され、通常のダイシングでは第１実施形態のように垂直面に形成されるが、傾斜面４２ａ，４３ａは、いわゆるＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）加工の一種の深堀りエッチング加工等により形成することができる。
この第３実施形態では、上層側ＩＣチップ３の本体部４２及びキャップ４３の側面自体が傾斜面４２ａ，４３ａに形成されているので、両ＩＣチップ２，３を積層した後に第２実施形態のような調整用樹脂部３６，３７を形成することなく、そのままスパッタリング法によって配線部１２を形成することができ、作業性がよい。
この第３実施形態の場合も、本体部４２及びキャップ４３の傾斜面４２ａ，４３ａは配線部１２が形成される部位にのみ形成すればよい。
以上、本発明の各実施形態について説明したが、本発明はこれらの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、いずれの実施形態もポストを有する形態として説明したが、ポストがなく、再配線層に形成したパッド部にＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）等を介して直接的にボール状の外部接続端子部を形成してもよい。
また、平坦化樹脂層は樹脂により形成されるため、表面に若干の凹凸を有する場合があるが、その凹凸を除去して平坦面とするために、平坦化樹脂層を形成した後に表面を研磨するようにしてもよい。
さらに、配線部が形成される部位では、本体部やキャップの上面と側面との間のコーナー部をＲ面で面取りしておいてもよく、Ｒ面に沿って配線部を均一に形成することができる。
また、下層側ＩＣチップを磁気センサ、上層側ＩＣチップをキャップ付き加速度センサとしたが、逆に、下層側ＩＣチップをキャップ付き加速度センサ、上層側ＩＣチップを磁気センサとしてもよく、また、その場合に、上層側ＩＣチップのシリコン基板の下面を凹状に繰り抜き、その上層側ＩＣチップを加速度センサのキャップとして構成してもよい。
両ＩＣチップの組み合わせは、実施形態に限定されるものではなく、各種センサ、アクチュエータ等を組み合わせることができる。
また、その製造方法として、下層側ＩＣチップをウエハ状態としたまま、上層側ＩＣチップを個片化して、下層側ＩＣチップに一つずつ搭載した。この方法は、上層側ＩＣチップの検査を実施しながら作業できて不良品排除に効率的であるが、これに限定されるものではなく、下層側ＩＣチップ及び上層側ＩＣチップの両方ともウエハ状態で接合してもよい。この場合、上層側のウエハには、下層側ＩＣチップのパッド部の位置に開口を設けておく必要がある。また、実施形態のＩＣチップの場合には、磁気センサ用ウエハ、加速度センサの本体部用ウエハ、キャップ用ウエハをそれぞれ接合する方法とすることも可能である。
１…半導体装置、２…下層側ＩＣチップ、３…上層側ＩＣチップ、４…樹脂層、５…外部接続端子部、６…接着剤、７…本体部、８…キャップ、１１…パッド部、１２…配線部、１３…パッド部、１４…段差部、１５…平坦化樹脂層、１５ａ…平坦面、１６…再配線層、１７…ポスト、２１，２２…絶縁膜、２３，２４…再配置配線部、２５…パッド部、２６…封止樹脂層、３１，３２…ウエハ、３５…半導体装置、３６，３７…調整用樹脂部、３６ａ，３７ａ…傾斜面、４１…半導体装置、４２…本体部、４３…キャップ、４２ａ，４３ａ…傾斜面

Claims (4)

  1. 複数のＩＣチップが積層状態に設けられるとともに、下層側ＩＣチップのパッド部に電気的接続状態の配線部が上層側ＩＣチップの上面に引き出され、前記上層側ＩＣチップの側方に、該上層側ＩＣチップの下面からはみ出す前記下層側ＩＣチップの上面と前記上層側ＩＣチップの上面との間の段差部を埋める平坦化樹脂層が設けられ、該平坦化樹脂層及び前記上層側ＩＣチップの上面に、再配線層を介して前記配線部に電気的接続状態とされた外部接続端子部を設けたことを特徴とする半導体装置。
  2. 前記上層側ＩＣチップの下面からはみ出す前記下層側ＩＣチップの上面と上層側ＩＣチップの上面との間を連結状態とする傾斜面が形成され、前記配線部は、前記傾斜面上に形成されていることを特徴とする請求項１記載の半導体装置。
  3. 前記傾斜面は、前記上層側ＩＣチップの側面により形成されていることを特徴とする請求項２記載の半導体装置。
  4. 複数のＩＣチップを積層して、下層側ＩＣチップの上面のパッド部に電気的接続状態とした配線部を上層側ＩＣチップの上面まで引き出すとともに、該上層側ＩＣチップの下面からはみ出す前記下層側ＩＣチップの上面と前記上層側ＩＣチップの上面との間の段差部に溶融樹脂を充填して、該段差部に前記上層側ＩＣチップの少なくとも上面にまで至る平坦化樹脂層を形成した後、該平坦化樹脂層の上に、再配線層を介して前記上層側ＩＣチップのパッド部又は前記配線部に電気的接続状態とした複数の外部接続端子部を形成することを特徴とする半導体装置の製造方法。
JP2012287068A 2012-12-28 2012-12-28 半導体装置及びその製造方法 Pending JP2014130877A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012287068A JP2014130877A (ja) 2012-12-28 2012-12-28 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012287068A JP2014130877A (ja) 2012-12-28 2012-12-28 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2014130877A true JP2014130877A (ja) 2014-07-10

Family

ID=51409044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012287068A Pending JP2014130877A (ja) 2012-12-28 2012-12-28 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2014130877A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10186500B2 (en) 2015-12-10 2019-01-22 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189413A (ja) * 1999-12-27 2001-07-10 Seiko Epson Corp マルチチップ、マルチチップパッケージ、半導体装置および電子機器
JP2002083923A (ja) * 2000-09-06 2002-03-22 Hitachi Ltd 半導体集積回路装置及びそれを実装した半導体モジュール
JP2003086762A (ja) * 2001-07-04 2003-03-20 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007134495A (ja) * 2005-11-10 2007-05-31 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
JP2008177589A (ja) * 2000-03-15 2008-07-31 Thin Film Orudoko Asa スタックにおける電気的相互垂直接続
US20100193930A1 (en) * 2009-02-02 2010-08-05 Samsung Electronics Co., Ltd. Multi-chip semiconductor devices having conductive vias and methods of forming the same
JP2011171416A (ja) * 2010-02-17 2011-09-01 Seiko Epson Corp 電子装置
JP2012099648A (ja) * 2010-11-02 2012-05-24 Fujitsu Semiconductor Ltd 半導体装置とその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189413A (ja) * 1999-12-27 2001-07-10 Seiko Epson Corp マルチチップ、マルチチップパッケージ、半導体装置および電子機器
JP2008177589A (ja) * 2000-03-15 2008-07-31 Thin Film Orudoko Asa スタックにおける電気的相互垂直接続
JP2002083923A (ja) * 2000-09-06 2002-03-22 Hitachi Ltd 半導体集積回路装置及びそれを実装した半導体モジュール
JP2003086762A (ja) * 2001-07-04 2003-03-20 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007134495A (ja) * 2005-11-10 2007-05-31 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
US20100193930A1 (en) * 2009-02-02 2010-08-05 Samsung Electronics Co., Ltd. Multi-chip semiconductor devices having conductive vias and methods of forming the same
JP2011171416A (ja) * 2010-02-17 2011-09-01 Seiko Epson Corp 電子装置
JP2012099648A (ja) * 2010-11-02 2012-05-24 Fujitsu Semiconductor Ltd 半導体装置とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10186500B2 (en) 2015-12-10 2019-01-22 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
US10734367B2 (en) 2015-12-10 2020-08-04 Sansumg Electronics Co., Ltd. Semiconductor package and method of fabricating the same

Similar Documents

Publication Publication Date Title
TWI643307B (zh) 電子封裝件及其製法
TWI590410B (zh) 晶片封裝體及其形成方法
CN107026092B (zh) 制造指纹扫描器的方法以及半导体装置
TWI408795B (zh) Semiconductor device and manufacturing method thereof
US9396998B2 (en) Semiconductor device having fan-in and fan-out redistribution layers
CN104685622B (zh) Bva中介结构
TWI531044B (zh) 半導體封裝及其製造方法
TWI662667B (zh) 封裝結構及其製造方法
CN108122861A (zh) 具有虚设管芯的扇出型封装结构
US20150187742A1 (en) Semiconductor package, fabrication method therefor, and package-on package
TW201630150A (zh) 晶圓級堆疊晶片封裝及製造其之方法
US20090115042A1 (en) Semiconductor device having three-dimensional stacked structure and method of fabricating the same
KR101346420B1 (ko) 반도체 패키지 및 그 제조 방법
TW201913925A (zh) 使用導線接合之混合式添加結構之可堆疊記憶體晶粒
KR20140070618A (ko) 멀티 다이 패키지 구조들
US9449949B2 (en) Method for manufacturing semiconductor device and semiconductor device
CN112864109A (zh) 半导体封装件
JP2016062995A (ja) 半導体装置および半導体装置の製造方法
US10651150B2 (en) Multichip module including surface mounting part embedded therein
JP5358089B2 (ja) 半導体装置
TW201349414A (zh) 具微機電元件之封裝結構及其製法
TW201916308A (zh) 半導體封裝結構、半導體封裝結構之形成方法以及半導體組裝結構之形成方法
TW201814864A (zh) 封裝結構及其製作方法
KR20140115597A (ko) 반도체패키지, 반도체패키지유닛 및 반도체패키지 제조방법
KR101605610B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170307