CN110071074A - 电子封装件及其制法 - Google Patents
电子封装件及其制法 Download PDFInfo
- Publication number
- CN110071074A CN110071074A CN201810378225.9A CN201810378225A CN110071074A CN 110071074 A CN110071074 A CN 110071074A CN 201810378225 A CN201810378225 A CN 201810378225A CN 110071074 A CN110071074 A CN 110071074A
- Authority
- CN
- China
- Prior art keywords
- packing piece
- electronic component
- electronic
- layer
- bearing structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012856 packing Methods 0.000 title claims abstract description 50
- 238000002360 preparation method Methods 0.000 title claims abstract description 27
- 239000003351 stiffener Substances 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims description 22
- 238000005538 encapsulation Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 11
- 238000005520 cutting process Methods 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 8
- 239000012774 insulation material Substances 0.000 claims description 6
- 230000001105 regulatory effect Effects 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 230000001276 controlling effect Effects 0.000 claims 1
- 230000003014 reinforcing effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 78
- 239000004065 semiconductor Substances 0.000 description 25
- 235000012431 wafers Nutrition 0.000 description 15
- 239000000084 colloidal system Substances 0.000 description 9
- 239000004642 Polyimide Substances 0.000 description 8
- 238000010276 construction Methods 0.000 description 8
- 229920001721 polyimide Polymers 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 6
- JHJNPOSPVGRIAN-SFHVURJKSA-N n-[3-[(1s)-1-[[6-(3,4-dimethoxyphenyl)pyrazin-2-yl]amino]ethyl]phenyl]-5-methylpyridine-3-carboxamide Chemical compound C1=C(OC)C(OC)=CC=C1C1=CN=CC(N[C@@H](C)C=2C=C(NC(=O)C=3C=C(C)C=NC=3)C=CC=2)=N1 JHJNPOSPVGRIAN-SFHVURJKSA-N 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 239000007795 chemical reaction product Substances 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- XLTRGZZLGXNXGD-UHFFFAOYSA-N benzene;1h-pyrazole Chemical compound C=1C=NNC=1.C1=CC=CC=C1 XLTRGZZLGXNXGD-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000012792 core layer Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920002577 polybenzoxazole Polymers 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
Abstract
一种电子封装件及其制法，先于两侧设有第一电子元件与第二电子元件的承载结构上形成包覆该第一电子元件的封装层，再将具有调控层的强化件以其调控层包覆该第二电子元件，以藉由调整该强化件的形状及该调控层的用量，而调整该电子封装件的最终结构的翘曲程度。
Description
技术领域
本发明有关一种半导体封装技术，尤指一种多晶片的电子封装件及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足电子封装件微型化(miniaturization)的封装需求，发展出晶片级封装(Chip ScalePackage，简称CSP)的技术。
图1A至图1E为悉知晶片级封装的半导体封装件1的制法的剖面示意图。
如图1A所示，形成一热化离形胶层(thermal release tape)100于一承载件10上。
接着，置放多个半导体晶片11于该热化离形胶层100上，该些半导体晶片11具有相对的作用面11a与非作用面11b，各该作用面11a上均具有多个电极垫110，且各该作用面11a粘着于该热化离形胶层100上。
如图1B所示，形成一封装胶体14于该热化离形胶层100上，以包覆该半导体晶片11。
如图1C所示，烘烤该封装胶体14以硬化该热化离形胶层100而移除该热化离形胶层100与该承载件10，以外露出该半导体晶片11的作用面11a。
如图1D所示，形成一线路结构16于该封装胶体14与该半导体晶片11的作用面11a上，令该线路结构16电性连接该电极垫110。接着，形成一绝缘保护层18于该线路结构16上，且该绝缘保护层18外露该线路结构16的部分表面，以供结合如焊球的导电元件17。
如图1E所示，沿如图1D所示的切割路径L进行切单制程，以获取多个CSP封装结构的半导体封装件1，俾供电性连接于电路板(Mother Board)上。
然而，悉知半导体封装件1仅有单侧设置该半导体晶片11，使该半导体封装件1的功能及效能受限，而为了符合终端产品的多功能及高功效的需求，故于切单制程时，将多个半导体晶片11形成于同一平面上(如图1E所示)，因而使整体封装结构的平面面积过大，故难以缩小终端产品的体积。
此外，如图1F所示，业界虽开发出另一种半导体封装件1’，其线路结构16的上、下侧均配置有电子元件(半导体晶片11或被动元件12)，以强化终端产品的功能及效能，但因该线路结构16的上、下侧所接置的电子元件的数量不同，且该些电子元件的尺寸大小也不相同，故该线路结构16的上、下侧的封装胶体14,15的厚度t1,t2及体积也不相同，因而造成该半导体封装件1’呈现不对称状态而发生翘曲(warpage)的情况，进而无法有效设置于终端产品(如行动电话)的电路板(如软板基板)上。
另一方面，制作该半导体封装件1’时，因采用整组模具同时形成该封装胶体14,15，故无法调控该封装胶体14,15的厚度t1,t2，因而难以改变该半导体封装件1’的翘曲程度。
因此，如何克服悉知技术中的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述悉知技术的缺失，本发明提供一种电子封装件及其制法，藉由调整该强化件的形状及该调控层的用量，而调整该电子封装件的最终结构的翘曲程度。
本发明的电子封装件，包括：承载结构，其具有相对的第一侧与第二侧；第一电子元件，其设于该承载结构的第一侧上；封装层，其包覆该第一电子元件；第二电子元件，其设于该承载结构的第二侧上；调控层，其包覆该第二电子元件；以及强化件，其设于该调控层上。
本发明亦提供一种电子封装件的制法，包括：提供一封装组构及一包含有调控层的强化件，其中，该封装组构包含有具相对的第一侧与第二侧的承载结构、设于该第一侧上的第一电子元件、包覆该第一电子元件的封装层及设于该第二侧上的第二电子元件；以及将该强化件设于该承载结构的第二侧上，并使该调控层包覆该第二电子元件。
前述的制法中，还包括将该强化件设于该承载结构的第二侧上的前，形成应力部于该承载结构的第二侧上。于一实施例中，该应力部对应位于切单制程的切割路径上
前述的电子封装件及其制法中，该第一电子元件的部分表面外露出该封装层。
前述的电子封装件及其制法中，该强化件为使用热膨胀系数小于20的材质。
前述的电子封装件及其制法中，该调控层为绝缘材。
前述的电子封装件及其制法中，该封装层的厚度等于该强化件的厚度与该调控层的厚度的总和。
前述的电子封装件及其制法中，还包括形成多个导电元件于该封装层上，且该导电元件延伸至该承载结构的第一侧以电性连接该承载结构。
由上可知，本发明的电子封装件及其制法，主要藉由先制作该封装组构，再将该强化件及调控层设于该承载结构的第二侧上，因而能预先模拟得知该封装组构的预估翘曲量，以调整该强化件的形状及该调控层的用量，故相较于悉知技术的整组模具同时形成上下侧的封装胶体，本发明的强化件与制作该封装层的模具互为独立治具，因而能控制该强化件的厚度与体积及该调控层的厚度与体积，进而能调整该电子封装件的最终结构的翘曲程度。
附图说明
图1A至图1E为悉知半导体封装件的制法的剖面示意图；
图1F为另一种悉知半导体封装件的剖面示意图；以及
图2A至图2E为本发明的电子封装件的制法的剖面示意图；其中，图2D’为图2D的另一实施例。
符号说明
1,1’ 半导体封装件
10 承载件
100 热化离形胶层
11 半导体晶片
11a,21a,22a 作用面
11b,21b,22b 非作用面
110 电极垫
12 被动元件
14,15 封装胶体
16 线路结构
17,27 导电元件
18 绝缘保护层
2 电子封装件
2a 封装组构
20 承载结构
20a 第一侧
20b 第二侧
200 线路层
201 绝缘层
21 第一电子元件
210,220 导电凸块
22 第二电子元件
23 强化件
24 应力部
25 封装层
25b 外表面
26 调控层
d,h1,h2,t,t1,t2 厚度
L,S 切割路径。
具体实施方式
以下藉由特定的具体实施例说明本发明的实施方式，熟悉此技艺的人士可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技艺的人士的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如「上」、「第一」、「第二」及「一」等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
请参阅图2A至图2E，其为本发明的电子封装件2的制法的剖面示意图。
如图2A所示，提供一封装组构2a与一强化件23，其中，该封装组构2a包含一承载结构20、至少一第一电子元件21、至少一第二电子元件22及一封装层25，且该强化件23上形成有调控层26。
所述的承载结构20具有相对的第一侧20a与第二侧20b。于本实施例中，该承载结构20为例如具有核心层与线路部的封装基板(substrate)或具有线路部的无核心层(coreless)式封装基板，其线路部具有至少一绝缘层201与设于该绝缘层201上的线路层200，该线路层200例如扇出(fan out)型重布线路层(redistribution layer，简称RDL)，并可依需求形成防焊层(图略)于该第一侧20a与第二侧20b上。例如，形成该线路层200的材质为铜，且形成该绝缘层201的材质为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)等的介电材。应可理解地，该承载结构也可为其它可供承载如晶片等电子元件的承载单元，例如导线架(leadframe)或硅中介板(silicon interposer)，并不限于上述。
所述的第一电子元件21结合于该承载结构20的第一侧20a上。于本实施例中，该第一电子元件21为主动元件、被动元件或其二者组合，且该主动元件为例如半导体晶片，而该被动元件为例如电阻、电容及电感。例如，若该第一电子元件21为半导体晶片，其具有相对的作用面21a与非作用面21b，该第一电子元件21以其作用面21a藉由多个导电凸块210以覆晶方式设于该线路层200上并电性连接该线路层200；或者，该第一电子元件21可以该非作用面21b设于该第一侧20a上并使该作用面21a藉由多个焊线(图略)以打线方式电性连接该线路层200。然而，有关该第一电子元件21电性连接该承载结构20的方式不限于上述。
所述的第二电子元件22结合于该承载结构20的第二侧20b上。于本实施例中，该第二电子元件22为主动元件、被动元件或其二者组合等，其中，该主动元件为例如半导体晶片，且该被动元件为例如电阻、电容及电感。例如，若该第二电子元件22为半导体晶片，其具有相对的作用面22a与非作用面22b，该第二电子元件22以其作用面22a藉由多个如焊锡材料的导电凸块220以覆晶方式设于该线路层200上并电性连接该线路层200；或者，该第二电子元件22可藉由多个焊线(图略)以打线方式电性连接该线路层200；抑或，该第二电子元件22可直接接触该线路层200。然而，有关该第二电子元件22电性连接该承载结构20的方式不限于上述。
另一方面，该第一电子元件21的作用面21a与该第二电子元件22的作用面22a以面对面方式设置。
所述的封装层25形成于该承载结构20的第一侧20a上，以包覆该些第一电子元件21。于本实施例中，该封装层25为绝缘材，如聚酰亚胺(polyimide，简称PI)、干膜(dryfilm)、如环氧树脂(expoxy)的封装胶体或封装材(molding compound)，其可用压合(lamination)或模压(molding)的方式形成于该承载结构20的第一侧20a上。
所述的强化件23为使用热膨胀系数(Coefficient of thermal expansion，简称CTE)较低的材质，例如，CTE小于20的材质，较佳为CTE小于10的材质，如玻璃、晶圆、硅板等。
所述的调控层26为绝缘材，其种类为聚亚酰胺(PI)、干膜、环氧树脂、封装材或半干材。于本实施例中，该调控层26的材质与该封装层25的材质可相同或不相同。
如图2B所示，该强化件23以压合(lamination)方式将该调控层26结合至该承载结构20的第二侧20b上，使该调控层26包覆该第二电子元件22。
于本实施例中，该强化件23未电性连接该承载结构20、第一电子元件21及第二电子元件22。
如图2C所示，进行整平制程，以移除部分该封装层25的材质及该第一电子元件21的部分材质，使该第一电子元件21的非作用面21b与该封装层25的外表面25b共平面(齐平)。
于本实施例中，该整平制程以切除方式一次整平；也可先以蚀刻方式或研磨方式移除该封装层25的部分材质，再以研磨方式移除该第一电子元件21的非作用面21b的部分材质，使该第一电子元件21的非作用面21b齐平该封装层25的外表面25b。
如图2D所示，形成多个导电元件27于该封装层25上并延伸至该承载结构20的第一侧20a以电性连接该线路层200，俾供后续制程用以接置其它电子装置(如封装件、电路板或晶片等)，且该导电元件27电性连接该承载结构20的线路层200。
于本实施例中，形成该导电元件27的材质例如为铜材、焊锡材或其它可导电材。
此外，制作该导电元件27为先形成穿孔(图略)于该封装层25的外表面25b上以外露该线路层200，再形成该些导电元件27于该穿孔中以接触该线路层200。
如图2E所示，沿如图2D所示的切割路径S进行切单制程。
于本实施例中，可选择性先于图2A所示的封装组构2a的承载结构20的第二侧20b上形成至少一对应该切割路径S的应力部24(如凹状或其它构形)，以释放第一次模压(即于该承载结构20的第一侧20a上形成该封装层25)所造成整体结构翘曲的应力，以利于后续制程中提高可靠度。另一方面，该应力部24呈凹状时可作为半切状切割道，以利于该切单制程所用的切除工具(如雷射或刀具)进行对位。应可理解地，也可如图2D’所示，于图2A所示的封装组构2a中，未形成该应力部24于该承载结构20的第二侧20b上。
因此，本发明的制法为先制作该封装组构2a(或该封装层25)，再于该承载结构20的第二侧20b上进行压合制程，因而能预先模拟(已知该封装层25的厚度h1及体积)得知该封装组构2a的预估翘曲量(考量整平制程后的封装层25的厚度h2及体积)，以调整该强化件23的形状及该调控层26的用量，故相较于悉知技术的整组模具同时形成上下侧的封装胶体，本发明的强化件23与制作该封装层25的模具互为独立治具，因而能控制该强化件23的厚度d与体积(或形状)及该调控层的厚度t与体积(如该封装层25的厚度h2等于该强化件23的厚度d与该调控层的厚度t的总和)，进而能调整该电子封装件2的最终结构的翘曲程度，例如，易于将12寸晶圆(12”wafer)的翘曲程度控制在允许范围内(如+/-3.5㎜)。
此外，当该承载结构20的第一侧20a与第二侧20b所接置的第一电子元件21与第二电子元件22的数量不同，且该些第一电子元件21与第二电子元件22的尺寸大小也不相同时，藉由调整该强化件23的形状及该调控层26的用量，以避免该电子封装件2呈现不对称状态而发生翘曲的情况，故该电子封装件2能有效设置于终端产品(如行动电话)的电路板(如软板基板)上。
本发明还提供一种电子封装件2，其包括：一承载结构20、至少一第一电子元件21、一封装层25、至少一第二电子元件22、一调控层26以及一强化件23。
所述的承载结构20具有相对的第一侧20a与第二侧20b及线路层200。
所述的第一电子元件21结合于该承载结构20的第一侧20a上并电性连接该线路层200。
所述的封装层25形成于该承载结构20的第一侧20a上，以包覆该第一电子元件21。
所述的第二电子元件22设于该承载结构20的第二侧20b上并电性连接该线路层200。
所述的调控层26为绝缘材，其形成于该承载结构20的第二侧20b上，以包覆该第二电子元件22。
所述的强化件23形成于该调控层25上，且该强化件为使用热膨胀系数小于20的材质。
于一实施例中，该第一电子元件21的部分表面(非作用面21b)外露出该封装层25的外表面25b。
于一实施例中，该封装层25的厚度h2等于该强化件23的厚度d与该调控层的厚度t的总和(h2＝d+t)。
于一实施例中，所述的电子封装件2还包括多个导电元件27，其形成于该封装层25上并延伸至该承载结构20的第一侧20a以电性连接该线路层200。
综上所述，本发明的电子封装件及其制法，藉由该强化件及调控层的设计，并藉由调整该强化件的厚度与体积及该调控层的厚度与体积，进而控制该电子封装件的最终结构的翘曲程度。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟习此项技艺的人士均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。
Claims (14)
1.一种电子封装件，其特征为，该电子封装件包括：
承载结构，其具有相对的第一侧与第二侧；
第一电子元件，其设于该承载结构的第一侧上；
封装层，其包覆该第一电子元件；
第二电子元件，其设于该承载结构的第二侧上；
调控层，其包覆该第二电子元件；以及
强化件，其设于该调控层上。
2.根据权利要求1所述的电子封装件，其特征为，该第一电子元件的部分表面外露出该封装层。
3.根据权利要求1所述的电子封装件，其特征为，该强化件为使用热膨胀系数小于20的材质。
4.根据权利要求1所述的电子封装件，其特征为，该调控层为绝缘材。
5.根据权利要求1所述的电子封装件，其特征为，该封装层的厚度等于该强化件的厚度与该调控层的厚度的总和。
6.根据权利要求1所述的电子封装件，其特征为，该电子封装件还包括多个导电元件，其形成于该封装层上并延伸至该承载结构的第一侧以电性连接该承载结构。
7.一种电子封装件的制法，其特征为，该制法包括：
提供一封装组构及一包含有调控层的强化件，其中，该封装组构包含有具相对的第一侧与第二侧的承载结构、设于该第一侧上的第一电子元件、包覆该第一电子元件的封装层及设于该第二侧上的第二电子元件；以及
将该强化件设于该承载结构的第二侧上，并使该调控层包覆该第二电子元件。
8.根据权利要求7所述的电子封装件的制法，其特征为，该第一电子元件的部分表面外露出该封装层。
9.根据权利要求7所述的电子封装件的制法，其特征为，该强化件为使用热膨胀系数小于20的材质所制成。
10.根据权利要求7所述的电子封装件的制法，其特征为，该调控层为绝缘材。
11.根据权利要求7所述的电子封装件的制法，其特征为，该封装层的厚度等于该强化件的厚度与该调控层的厚度的总和。
12.根据权利要求7所述的电子封装件的制法，其特征为，该制法还包括形成多个导电元件于该封装层上，且该导电元件延伸至该承载结构的第一侧以电性连接该承载结构。
13.根据权利要求7所述的电子封装件的制法，还包括将该强化件设于该承载结构的第二侧上之前，形成应力部于该承载结构的第二侧上。
14.根据权利要求7所述的电子封装件的制法，其特征为，该应力部对应位于切单制程的切割路径上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107102196A TWI736736B (zh) | 2018-01-22 | 2018-01-22 | 電子封裝件及其製法 |
| TW107102196 | 2018-01-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110071074A true CN110071074A (zh) | 2019-07-30 |
| CN110071074B CN110071074B (zh) | 2021-05-04 |
Family
ID=67365733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810378225.9A Active CN110071074B (zh) | 2018-01-22 | 2018-04-25 | 电子封装件及其制法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN110071074B (zh) |
| TW (1) | TWI736736B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021150541A (ja) * | 2020-03-19 | 2021-09-27 | キオクシア株式会社 | 半導体パッケージ |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120025362A1 (en) * | 2010-07-30 | 2012-02-02 | Qualcomm Incorporated | Reinforced Wafer-Level Molding to Reduce Warpage |
| CN104218003A (zh) * | 2013-04-12 | 2014-12-17 | 马克西姆综合产品公司 | 具有缓冲材料和加强层的半导体器件 |
| CN104471707A (zh) * | 2012-07-26 | 2015-03-25 | 株式会社村田制作所 | 模块 |
| TW201546975A (zh) * | 2014-06-11 | 2015-12-16 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法 |
| CN205122578U (zh) * | 2015-11-20 | 2016-03-30 | 江阴长电先进封装有限公司 | 一种无焊球的芯片嵌入式封装结构 |
| TW201707155A (zh) * | 2015-08-03 | 2017-02-16 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
| TWI610402B (zh) * | 2016-08-24 | 2018-01-01 | 矽品精密工業股份有限公司 | 電子封裝結構及其製法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6300029B2 (ja) * | 2014-01-27 | 2018-03-28 | ソニー株式会社 | 撮像素子、製造装置、製造方法 |
| WO2016092695A1 (ja) * | 2014-12-12 | 2016-06-16 | 株式会社メイコー | モールド回路モジュール及びその製造方法 |
| KR101787832B1 (ko) * | 2015-10-22 | 2017-10-19 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지 |
| US10050013B2 (en) * | 2015-12-29 | 2018-08-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaged semiconductor devices and packaging methods |
-
2018
- 2018-01-22 TW TW107102196A patent/TWI736736B/zh active
- 2018-04-25 CN CN201810378225.9A patent/CN110071074B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120025362A1 (en) * | 2010-07-30 | 2012-02-02 | Qualcomm Incorporated | Reinforced Wafer-Level Molding to Reduce Warpage |
| CN104471707A (zh) * | 2012-07-26 | 2015-03-25 | 株式会社村田制作所 | 模块 |
| CN104218003A (zh) * | 2013-04-12 | 2014-12-17 | 马克西姆综合产品公司 | 具有缓冲材料和加强层的半导体器件 |
| TW201546975A (zh) * | 2014-06-11 | 2015-12-16 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法 |
| TW201707155A (zh) * | 2015-08-03 | 2017-02-16 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
| CN205122578U (zh) * | 2015-11-20 | 2016-03-30 | 江阴长电先进封装有限公司 | 一种无焊球的芯片嵌入式封装结构 |
| TWI610402B (zh) * | 2016-08-24 | 2018-01-01 | 矽品精密工業股份有限公司 | 電子封裝結構及其製法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110071074B (zh) | 2021-05-04 |
| TW201933563A (zh) | 2019-08-16 |
| TWI736736B (zh) | 2021-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105374693B (zh) | 半导体封装件及其形成方法 | |
| TWI643307B (zh) | 電子封裝件及其製法 | |
| CN106328632B (zh) | 电子封装件及其制法 | |
| CN109904122A (zh) | 电子封装件及其制法 | |
| CN103794569B (zh) | 封装结构及其制法 | |
| US11217534B2 (en) | Galvanic corrosion protection for semiconductor packages | |
| CN106469712B (zh) | 电子封装结构及其制法 | |
| CN110233112A (zh) | 电子封装件及其制法 | |
| TW201405765A (zh) | 堆疊式扇出半導體晶片 | |
| CN106206509B (zh) | 电子封装件及其制法与基板结构 | |
| CN105990270A (zh) | 电子封装件及其制法 | |
| US20200258802A1 (en) | Method for manufacturing electronic package | |
| CN106206463B (zh) | 电子封装件的制法及电子封装结构 | |
| TW201901914A (zh) | 電子封裝件及其製法 | |
| US10734322B2 (en) | Through-holes of a semiconductor chip | |
| CN107403785A (zh) | 电子封装件及其制法 | |
| CN104124212B (zh) | 半导体封装件及其制法 | |
| CN108987355A (zh) | 电子封装件及其制法 | |
| CN110071074A (zh) | 电子封装件及其制法 | |
| CN107799490A (zh) | 电子封装件及其制法 | |
| TW201521164A (zh) | 封裝堆疊結構及其製法 | |
| CN106206477A (zh) | 电子封装结构及电子封装件的制法 | |
| CN109390292A (zh) | 电子封装件及其制法 | |
| CN109411418A (zh) | 电子封装件及其制法 | |
| CN107808869A (zh) | 电子封装件及其制法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |