CN106469712B - 电子封装结构及其制法 - Google Patents

电子封装结构及其制法 Download PDF

Info

Publication number
CN106469712B
CN106469712B CN201510568178.0A CN201510568178A CN106469712B CN 106469712 B CN106469712 B CN 106469712B CN 201510568178 A CN201510568178 A CN 201510568178A CN 106469712 B CN106469712 B CN 106469712B
Authority
CN
China
Prior art keywords
intermediate plate
package structure
electron package
encapsulated layer
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510568178.0A
Other languages
English (en)
Other versions
CN106469712A (zh
Inventor
梁芳瑜
张宏宪
赖顗喆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN106469712A publication Critical patent/CN106469712A/zh
Application granted granted Critical
Publication of CN106469712B publication Critical patent/CN106469712B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本申请公开了一种电子封装结构及其制法，该制法，包括：提供一具有多个导电穿孔的中介板，且该中介板中形成有位于这些导电穿孔周围的开孔，接着，设置电子元件于该中介板上，再结合盖板于该电子元件上，并形成用以包覆该电子元件的封装层，而该封装层还形成于该开孔中，以令该开孔中的封装层接触空气，故于进行后续的高温制造方法时，该封装层中的溶剂于挥发后，可经过这些开孔排出该封装层外，而不会于该封装层中形成气泡，以避免发生气爆。

Description

电子封装结构及其制法
技术领域
本发明涉及一种封装制造方法，特别是涉及一种提升制造方法可靠度的电子封装结构及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前应用于芯片封装领域的技术，例如芯片尺寸构装(Chip Scale Package，简称CSP)、芯片直接贴附封装(Direct Chip Attached，简称DCA)或多芯片模组封装(Multi－Chip Module，简称MCM)等覆晶型态的封装模组、或将芯片立体堆迭化整合为三维积体电路(3D IC)芯片堆迭技术等。
图1A至图1B为现有半导体封装件1的制法的示意图。
如图1A所示，提供一盖板12及一具有多个导电硅穿孔(Through-silicon via，简称TSV)与线路重布层(Redistribution layer，简称RDL)的硅中介板(Through Siliconinterposer，简称TSI)10，且通过CoW(Chip on Wafer)制造方法，将多个半导体芯片11通过多个导电凸块110设于该硅中介板10上。
如图1B所示，将该盖板12与该硅中介板10相压合，再进行模封(molding)制造方法，即形成用以包覆这些半导体芯片11的封装层13于该盖板12与该硅中介板10之间。详细地，由于这些半导体芯片11的厚度太薄，故于形成该封装层13之前，会在这些半导体芯片11上方设置该盖板12，以供固定支撑使用。
目前的模封技术，可有效减少封装层13的胶材于流动时所产生的气室(void)问题。
此外，当完成模封制造方法之后，常会进行其它温度高于200℃的高温制造方法，例如，于该硅中介板10下方植球，再回焊结合其它电子装置。
但是，该封装层13的材料除了包含环氧树脂，还包含各式溶剂(solvent)(如硬化剂、填充剂、催化剂及脱模剂)，且于温度200℃以上的环境下，上述各种溶剂会逐渐裂解成气体，此时，因该盖板12与该硅中介板10遮挡该封装层13的上、下两侧，而无法排除该气体，故该气体将存在于该封装层13中而形成气泡a，以致于当进行另一高温制造方法时，如采用表面粘着技术(SMT)的产品终端制造方法，该气泡a会受热膨胀而发生气爆，导致产品不良。
因此，如何克服上述现有技术的种种问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺点，本发明提供一种电子封装结构及其制法，以避免发生气爆。
本发明的电子封装结构，包括：一具有多个导电穿孔的中介板，还具有相对的第一表面与第二表面及邻接该第一与第二表面的侧面，且这些导电穿孔连通该第一与第二表面，而该侧面具有缺口；电子元件，其设于该中介板的第一表面上；以及封装层，其形成于该中介板的第一表面上并包覆该电子元件，且该封装层覆盖该缺口。
前述的电子封装结构中，该缺口位于该中介板的第一表面与侧面的交界处。
前述的电子封装结构中，形成该封装层的材质为封装胶体或介电材。
本发明还提供一种电子封装结构的制法，包括：提供一具有多个导电穿孔的中介板，且该中介板中形成有位于这些导电穿孔周围的至少一开孔；设置电子元件于该中介板上；以及结合盖板于该电子元件上，并形成封装层于该盖板与该中介板之间，以令该封装层包覆该电子元件，且该封装层还形成于该开孔中。
前述的制法中，形成该开孔的方法包括机械成孔、激光或蚀刻。
前述的制法中，于形成该封装层后，沿该开孔进行切单制造方法。
前述的制法中，形成该封装层的方法为模封或压合。
前述的电子封装结构及其制法中，该中介板具有电性连接该电子元件或这些导电穿孔的线路重布层。
前述的电子封装结构及其制法中，于形成该封装层后，移除该盖板，使该电子元件外露于该封装层的表面。
前述的电子封装结构及其制法中，于形成该封装层后，形成多个导电元件于该中介板上，并使这些导电元件电性连接该中介板
另外，前述的电子封装结构及其制法中，于形成该封装层后，结合一封装基板于该中介板上，并使该封装基板电性连接该中介板。
由上可知，本发明的电子封装结构及其制法，主要通过先于该中介板上形成开孔，使位于该开孔中的封装层外露于该中介板而接触空气，故相比于现有技术，当本发明的电子封装结构进行后续的高温制造方法时，该封装层中的溶剂于挥发后，将经过这些开孔(或缺口)排出该封装层外，而不会存留于该中介板与该盖板之间，以避免于该封装层中形成气泡，进而能避免发生气爆。
附图说明
图1A至图1B为现有半导体封装件的制法的立体与剖面示意图；以及
图2A至图2F为本发明的电子封装结构的制法的剖面示意图；其中，图2B’为图2B的上视图，图2E’及图2E”为图2E的其它实施例。
附图标记说明
1 半导体封装件
10 硅中介板
11 半导体芯片
110,211 导电凸块
12,22 盖板
13,23 封装层
2,2’,2”,3 电子封装结构
20 中介板
20a 第一表面
20b,20b’ 第二表面
20c 侧面
200 导电穿孔
201,201’ 线路重布层
202 开孔
202’ 缺口
21 电子元件
21a 作用面
21b 非作用面
210 电极垫
23a 上表面
24 导电元件
25 封装基板
a 气泡
S 切割路径。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2F为本发明的电子封装结构2,2’,2”,3的制法的剖面示意图。
如图2A所示，提供一具有多个导电穿孔200的中介板20，且该中介板20具有相对的第一表面20a与第二表面20b，以令这些导电穿孔200连通该第一表面20a，又该中介板20的第一表面20a上形成有位于这些导电穿孔200周围的多个开孔202。
在本实施例中，该中介板20的第一表面20a上具有电性连接这些导电穿孔200的线路重布层201。
此外，形成该开孔202的方法包括机械成孔(如钻、锯、铣等方式)、激光或蚀刻。
如图2B及图2B’所示，设置多个电子元件21于该中介板20的第一表面20a上。
在本实施例中，该电子元件21为主动元件、被动元件或其二者组合等，且该主动元件为例如半导体芯片，而该被动元件为例如电阻、电容及电感。
此外，该电子元件21以覆晶方式设于该线路重布层201上。具体地，该电子元件21具有相对的作用面21a与非作用面21b，且该作用面21a具有多个电极垫210，该电极垫210以多个导电凸块211结合于该线路重布层201上。
又，该电子元件21并未遮盖这些开孔202，如图2B’所示。
如图2C所示，结合一盖板22于该电子元件21的非作用面21b上，且形成一封装层23于该盖板22与该中介板20的第一表面20a之间，以令该封装层23包覆该电子元件21与这些导电凸块211，且该封装层23还形成于这些开孔202中。
在本实施例中，形成该封装层23的方法为模封(molding)或压合，故形成该封装层23的材质为封装胶体或介电材。具体地，当采用模封制造方法时，先将该盖板22结合于该电子元件21上，再形成如环氧树脂(epoxy)的封装胶体于该盖板22与该中介板20的第一表面20a之间。
此外，当采用压合制造方法时，先将如ABF(Ajinomoto Build-Up Film)或预浸材的介电材点胶式地附着于该电子元件21上，再以该盖板22压合该介电材；或者，先将介电材涂布于该盖板22上，再以该介电材朝向该电子元件21而压合该盖板22与该中介板20。
此外，该电子元件21的非作用面21b齐平该封装层23的上表面23a。
如图2D所示，移除该中介板20的第二表面20b的部分材质，使这些导电穿孔200与这些开孔202连通该中介板20的第二表面20b’。
在本实施例中，利用整平制造方法(如研磨)，使这些导电穿孔200的端面与这些开孔202的端面齐平该中介板20的第二表面20b’，以令位于该开孔202中的封装层23外露于该中介板20的第二表面20b’。
如图2E所示，沿这些开孔202(如图2D所示的切割路径S)进行切单制造方法，以令这些开孔202形成位于该中介板20的侧面20c的缺口202’，且于该中介板20的第二表面20b’上形成多个导电元件24。
在本实施例中，将移除该盖板22，使该电子元件21的非作用面21b外露于该封装层23的上表面23a，但于其它实施例中，如图2E’所示，也可保留该盖板22。
此外，这些导电元件24电性连接这些导电穿孔200，且这些导电元件24为焊料球、金属凸块或其它适合的导电构造，并无特别限制。
又，该缺口202’连通该中介板20的第一表面20a与第二表面20b’。
另外，该封装层23也可形成于该中介板20的侧面20c上。
在另一实施例中，如图2E”所示，可于该中介板20的第二表面20b’上形成有电性连接这些导电穿孔200的另一线路重布层201’，以令这些导电元件24形成于该另一线路重布层201’。
如图2F所示，该中介板20通过这些导电元件24结合于一封装基板25上。
在本实施例中，该封装基板25具有用以电性连接这些导电元件24的多个线路层(图略)。
本发明的制法，通过先于该中介板20上形成至少一开孔202，待移除该中介板20的第二表面20b的部分材质后，使这些开孔202连通该中介板20的第二表面20b’，则位于该开孔202中的封装层23便会外露于该中介板20的第二表面20b’而接触空气，故相比于现有技术，当本发明的电子封装结构2,2’,2”,3进行后续的高温制造方法时，该封装层23中的溶剂于挥发后，便可经过这些开孔202(或缺口202’)排出该封装层23外，而不会存留于该中介板20与该盖板22之间，进而不会形成气泡。
因此，本发明的制法具有排放高分子材料裂解气体的功效，借以避免因形成气泡而发生气爆的问题，故能提升终端产品的可靠度。
本发明还提供一种电子封装结构2,2’,2”,3，包括：一具有多个导电穿孔200的中介板20、一设于该中介板20上的电子元件21以及一包覆该电子元件21的封装层23。
所述的中介板20具有相对的第一表面20a与第二表面20b’及邻接该第一与第二表面20a,20b’的多个侧面20c，且这些导电穿孔200连通该第一与第二表面20a,20b，而各该侧面20c具有一缺口202’。
所述的电子元件21设于该中介板20的第一表面20a上。
所述的封装层23形成于该中介板20的第一表面20a上并包覆该电子元件21，且该封装层23覆盖该缺口202’。
在一实施例中，该中介板20具有一电性连接该电子元件21的线路重布层201。
在一实施例中，该中介板20具有至少一电性连接这些导电穿孔202的线路重布层201,201’。
在一实施例中，该缺口202’位于该中介板20的第一表面20a与侧面20c的交界处。
在一实施例中，形成该封装层23的材质为封装胶体或介电材。
在一实施例中，该电子元件21的非作用面21b外露于该封装层23的上表面23a。
在一实施例中，所述的电子封装结构2’还包括一盖板22，其结合于该电子元件21上，使该封装层23位于该中介板20的第一表面20a与该盖板22之间。
在一实施例中，所述的电子封装结构2,2’,2”,3还包括多个导电元件24，其形成于该中介板20的第二表面20b上并电性连接该中介板20。
在一实施例中，所述的电子封装结构3还包括一封装基板25，其结合于该中介板20的第二表面20b上并电性连接该中介板20。
综上所述，本发明的电子封装结构及其制法，主要通过该中介板形成有开孔(或缺口)，使位于该开孔中(或缺口上)的封装层外露于该中介板而接触空气，故当该电子封装结构进行后续的高温制造方法时，该封装层中的溶剂于挥发后，便可经过这些开孔(或缺口)排出该封装层外，而不会存留于该中介板与该盖板之间，进而不会形成气泡。因此，本发明的电子封装结构及其制法具有排放高分子材料裂解气体的功效，因而能避免发生气爆，故能提升终端产品的可靠度。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权力要求书所列。

Claims (19)

1.一种电子封装结构，其特征为，该电子封装结构包括：
一具有多个导电穿孔的中介板，该中介板还具有相对的第一表面与第二表面及邻接该第一与第二表面的侧面，其中，这些导电穿孔连通该第一与第二表面，且该侧面形成有连通该第一与第二表面的缺口；
电子元件，其设于该中介板的第一表面上；以及
封装层，其形成于该中介板的第一表面上并包覆该电子元件，且该封装层覆盖该缺口。
2.如权利要求1所述的电子封装结构，其特征为，该中介板具有电性连接该电子元件的线路重布层。
3.如权利要求1所述的电子封装结构，其特征为，该中介板具有电性连接这些导电穿孔的线路重布层。
4.如权利要求1所述的电子封装结构，其特征为，该缺口位于该中介板的第一表面与侧面的交界处。
5.如权利要求1所述的电子封装结构，其特征为，形成该封装层的材质为封装胶体或介电材。
6.如权利要求1所述的电子封装结构，其特征为，该电子元件外露于该封装层的表面。
7.如权利要求1所述的电子封装结构，其特征为，该电子封装结构还包括盖板，其结合于该电子元件上，使该封装层位于该中介板的第一表面与该盖板之间。
8.如权利要求1所述的电子封装结构，其特征为，该电子封装结构还包括多个导电元件，其形成于该中介板的第二表面上并电性连接该中介板。
9.如权利要求1所述的电子封装结构，其特征为，该电子封装结构还包括封装基板，其结合于该中介板的第二表面上并电性连接该中介板。
10.一种电子封装结构的制法，其特征为，该制法包括：
提供一具有多个导电穿孔的中介板，且该中介板中形成有位于这些导电穿孔周围的至少一开孔；
设置电子元件于该中介板上；
结合盖板于该电子元件上，并形成封装层于该盖板与该中介板之间，以令该封装层包覆该电子元件，且该封装层还形成于该开孔中；以及
移除该中介板的第二表面的部分材质，使该导电穿孔与该开孔连通该中介板的第一与第二表面。
11.如权利要求10所述的电子封装结构的制法，其特征为，该中介板具有电性连接该电子元件的线路重布层。
12.如权利要求10所述的电子封装结构的制法，其特征为，该中介板具有电性连接这些导电穿孔的线路重布层。
13.如权利要求10所述的电子封装结构的制法，其特征为，形成该开孔的方法包括机械成孔、激光或蚀刻。
14.如权利要求10所述的电子封装结构的制法，其特征为，形成该封装层的方法为模封或压合。
15.如权利要求10所述的电子封装结构的制法，其特征为，该制法还包括于形成该封装层后，移除该盖板。
16.如权利要求15所述的电子封装结构的制法，其特征为，该电子元件外露于该封装层的表面。
17.如权利要求10所述的电子封装结构的制法，其特征为，该制法还包括于形成该封装层后，沿该开孔进行切单制造方法。
18.如权利要求10所述的电子封装结构的制法，其特征为，该制法还包括于形成该封装层后，形成多个导电元件于该中介板上，并使这些导电元件电性连接该中介板。
19.如权利要求10所述的电子封装结构的制法，其特征为，还包括于形成该封装层后，结合一封装基板于该中介板上，并使该封装基板电性连接该中介板。
CN201510568178.0A 2015-08-20 2015-09-09 电子封装结构及其制法 Active CN106469712B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104127127A TWI614848B (zh) 2015-08-20 2015-08-20 電子封裝結構及其製法
TW104127127 2015-08-20

Publications (2)

Publication Number Publication Date
CN106469712A CN106469712A (zh) 2017-03-01
CN106469712B true CN106469712B (zh) 2019-04-12

Family

ID=58157797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510568178.0A Active CN106469712B (zh) 2015-08-20 2015-09-09 电子封装结构及其制法

Country Status (3)

Country Link
US (1) US20170053859A1 (zh)
CN (1) CN106469712B (zh)
TW (1) TWI614848B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10548228B2 (en) * 2016-03-03 2020-01-28 International Business Machines Corporation Thermal interface adhesion for transfer molded electronic components
TWI649839B (zh) * 2017-03-15 2019-02-01 矽品精密工業股份有限公司 電子封裝件及其基板構造
TWI620287B (zh) * 2017-03-21 2018-04-01 矽品精密工業股份有限公司 封裝結構及其製法
TWI626722B (zh) * 2017-05-05 2018-06-11 矽品精密工業股份有限公司 電子封裝件及其製法
CN107993937B (zh) * 2017-12-01 2020-03-31 华进半导体封装先导技术研发中心有限公司 一种临时键合工艺的辅助结构及利用该结构的晶圆加工方法
KR20210023021A (ko) 2019-08-21 2021-03-04 삼성전자주식회사 반도체 패키지
CN110676240A (zh) * 2019-10-16 2020-01-10 上海先方半导体有限公司 一种2.5d封装结构及其制造方法
CN112117195B (zh) * 2019-12-16 2023-06-02 中芯集成电路（宁波）有限公司 封装方法
WO2024052967A1 (ja) * 2022-09-05 2024-03-14 株式会社レゾナック 半導体装置の製造方法、構造体及び半導体装置
WO2024052968A1 (ja) 2022-09-05 2024-03-14 株式会社レゾナック 半導体装置の製造方法、及び構造体

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1551337A (zh) * 2003-05-07 2004-12-01 三洋电机株式会社 半导体装置及其制造方法
CN101188221A (zh) * 2006-11-20 2008-05-28 松下电器产业株式会社 布线基板和采用该布线基板的半导体器件
CN101964311A (zh) * 2009-07-08 2011-02-02 台湾积体电路制造股份有限公司 形成集成电路结构的方法与集成电路结构
CN103681528A (zh) * 2012-09-10 2014-03-26 矽品精密工业股份有限公司 半导体封装件及其制法与中介板结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI418269B (zh) * 2010-12-14 2013-12-01 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
US8643148B2 (en) * 2011-11-30 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-Wafer structures and methods for forming the same
TWI534965B (zh) * 2012-09-17 2016-05-21 矽品精密工業股份有限公司 半導體封裝件及其製法
TWI487921B (zh) * 2012-11-05 2015-06-11 矽品精密工業股份有限公司 半導體封裝件之測試方法
TW201448126A (zh) * 2013-06-07 2014-12-16 Advanced Semiconductor Eng 半導體封裝件及其製造方法
TWI635585B (zh) * 2013-07-10 2018-09-11 矽品精密工業股份有限公司 半導體封裝件及其製法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1551337A (zh) * 2003-05-07 2004-12-01 三洋电机株式会社 半导体装置及其制造方法
CN101188221A (zh) * 2006-11-20 2008-05-28 松下电器产业株式会社 布线基板和采用该布线基板的半导体器件
CN101964311A (zh) * 2009-07-08 2011-02-02 台湾积体电路制造股份有限公司 形成集成电路结构的方法与集成电路结构
CN103681528A (zh) * 2012-09-10 2014-03-26 矽品精密工业股份有限公司 半导体封装件及其制法与中介板结构

Also Published As

Publication number Publication date
CN106469712A (zh) 2017-03-01
TWI614848B (zh) 2018-02-11
US20170053859A1 (en) 2017-02-23
TW201709434A (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
CN106469712B (zh) 电子封装结构及其制法
US10580738B2 (en) Direct bonded heterogeneous integration packaging structures
US20180277519A1 (en) Packages with Stacked Dies and Methods of Forming the Same
US9412678B2 (en) Structure and method for 3D IC package
US10199320B2 (en) Method of fabricating electronic package
CN106328632B (zh) 电子封装件及其制法
TWI529886B (zh) 封裝體、裝置的封裝方法以及封裝層疊裝置
US8878360B2 (en) Stacked fan-out semiconductor chip
US9911725B2 (en) Packaging mechanisms for dies with different sizes of connectors
CN104377170B (zh) 半导体封装件及其制法
TWI544599B (zh) 封裝結構之製法
TW201543586A (zh) 封裝結構及其製法
CN109904122A (zh) 电子封装件及其制法
TWI584410B (zh) 晶片封裝結構及其製造方法
JP2013021058A (ja) 半導体装置の製造方法
CN106469690B (zh) 电子封装件及其制法
CN108074905A (zh) 电子装置及其制法与基板结构
TWI549203B (zh) 防止中介導體橋接之半導體封裝件立體堆疊方法
TWI685944B (zh) 三維直通矽晶貫孔結構
CN109411418A (zh) 电子封装件及其制法
KR101803605B1 (ko) 패키지화된 반도체 디바이스 및 그 패키징 방법
TW201216439A (en) Chip stacked structure
TWM521807U (zh) 封裝結構及其中介板
TWI491014B (zh) 半導體堆疊單元與半導體封裝件之製法
CN106783635A (zh) 基板结构及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant