CN107808869A - 电子封装件及其制法 - Google Patents

电子封装件及其制法 Download PDF

Info

Publication number
CN107808869A
CN107808869A CN201610885315.8A CN201610885315A CN107808869A CN 107808869 A CN107808869 A CN 107808869A CN 201610885315 A CN201610885315 A CN 201610885315A CN 107808869 A CN107808869 A CN 107808869A
Authority
CN
China
Prior art keywords
electronic
packing piece
line construction
preparation
electronic packing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610885315.8A
Other languages
English (en)
Inventor
程吕义
吕长伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN107808869A publication Critical patent/CN107808869A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种电子封装件及其制法，包括：无核心层式线路结构、结合至该无核心层式线路结构上的中介板、设于该中介板上的电子元件、以及包覆该中介板与该电子元件的封装层，以通过该无核心层式线路结构取代现有封装基板，而利于产品的轻薄短小化。

Description

电子封装件及其制法
技术领域
本发明有关一种半导体封装制程，尤指一种电子封装件及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势，其中应用于芯片封装领域的技术包含有：芯片尺寸构装(ChipScale Package，简称CSP)、芯片直接贴附封装(Direct Chip Attached，简称DCA)、多芯片模组封装(Multi－Chip Module，简称MCM)、或将芯片立体堆叠化整合为三维积体电路(3D IC)芯片堆叠技术等。
图1为现有3D IC芯片堆叠的半导体封装件1的剖面示意图，其包含有一硅中介板(Through Silicon interposer，简称TSI)10，该硅中介板10具有相对的置晶侧10a与转接侧10b、及连通该置晶侧10a与转接侧10b的多个导电硅穿孔(Through-silicon via，简称TSV)100，且该转接侧10b上具有线路重布层(Redistribution layer，简称RDL)101，以将间距较小的半导体芯片19的电极垫190通过多个焊锡凸块102电性结合至该置晶侧10a上，再以底胶192包覆该些焊锡凸块102，且形成封装胶体18于该硅中介板10上，以覆盖该半导体芯片19，另于该线路重布层101上通过多个如凸块的导电元件103电性结合间距较大的封装基板17的焊垫170，并以底胶172包覆该些导电元件103。
然而，现有半导体封装件1中，该封装基板17具有含玻纤材料的核心层17a(其厚度约500至800μm，甚至更厚。)，致使该封装基板17厚度D相当厚，约1000至1500μm(即1mm至1.5mm)，因而不利于产品的轻薄短小化。
因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺失，本发明提供一种电子封装件及其制法，以通过该无核心层式线路结构取代现有封装基板，而利于产品的轻薄短小化。
本发明的电子封装件，包括：无核心层式线路结构，其具有相对的第一表面与第二表面；中介板，其结合至该无核心层式线路结构的第一表面上；电子元件，其设于该中介板上；以及封装层，其形成于该无核心层式线路结构的第一表面上，以包覆该中介板与该电子元件。
本发明还提供一种电子封装件的制法，包括：提供一无核心层式线路结构与至少一电子组件，其中，该无核心层式线路结构具有相对的第一表面与第二表面，且该电子组件包含中介板、及设于该中介板上的电子元件；将该电子组件以该中介板结合至该无核心层式线路结构的第一表面上；以及形成封装层于该无核心层式线路结构的第一表面上，以包覆该电子组件。
前述的电子封装件及其制法中，该无核心层式线路结构包含有介电层及形成于该介电层上的线路层，例如，该线路层的数量为二层至四层。
前述的电子封装件及其制法中，该无核心层式线路结构的厚度至多为50微米(μm)。
前述的电子封装件及其制法中，该中介板具有相对的置晶侧与转接侧、及连通该置晶侧与转接侧的导电穿孔，且该电子元件设于该置晶侧上，并以该转接侧结合至该无核心层式线路结构上。
前述的电子封装件及其制法中，该电子元件为主动元件、被动元件或其二者组合。
前述的电子封装件及其制法中，还包括设置电子配件于该无核心层式线路结构上。例如，该电子配件为主动元件、被动元件或其二者组合。
前述的电子封装件及其制法中，还包括形成多个导电元件于该无核心层式线路结构的第二表面上。
前述的电子封装件及其制法中，还包括形成金属元件于该封装层上。
由上可知，本发明的电子封装件及其制法，通过该无核心层式线路结构取代现有封装基板，故该无核心层式线路结构的厚度可控制在50μm以内，因而利于产品的轻薄短小化。
附图说明
图1为现有半导体封装件的剖面示意图；以及
图2A至图2F为本发明的电子封装件的制法的剖面示意图。
符号说明：
1 半导体封装件 10 硅中介板
10a,22a 置晶侧 10b,22b 转接侧
100 导电硅穿孔 101,221 线路重布层
102 焊锡凸块 103,28 导电元件
17 封装基板 17a 核心层
170 焊垫 172,192,231 底胶
18 封装胶体 19 半导体芯片
190 电极垫 2 电子封装件
2a 电子组件 20 承载件
200 结合层 21 无核心层式线路结构
21a 第一表面 21b 第二表面
210 介电层 211 线路层
212,280 凸块底下金属层 22 中介板
220 导电穿孔 23 电子元件
230,25 导电凸块 24 包覆层
26 电子配件 27 封装层
29 金属元件 290 黏着层
D,H 厚度。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
图2A至图2F为本发明的电子封装件2的制法的剖面示意图。
如图2A所示，形成一无核心层式(coreless)线路结构21于一承载件20上。
于本实施例中，该承载件20为半导体板体，例如虚设硅晶圆(dummy Si wafer)、玻璃或高分子板材，其上可具有如黏胶(较佳为有机黏着材)、热化二氧化硅层(thermalSiO2layer)或离型膜的结合层200，以供结合该无核心层式线路结构21。
此外，该无核心层式线路结构21可利用线路重布层(Redistribution layer，简称RDL)制程形成，且该无核心层式线路结构21具有相对的第一表面21a与第二表面21b，并以该第二表面21b结合于该结合层200上。具体地，该无核心层式线路结构21具有至少一介电层210及形成于该介电层210上的线路层211，且形成该线路层211的材质为铜，而形成该介电层210的材质为如聚对二唑苯(Polybenzoxazole，简称PBO)、聚酰亚胺(Polyimide，简称PI)、预浸材(Prepreg，简称PP)或感光介质(photo imageable dielectric，简称PID)等。
又，该无核心层式线路结构21的第一表面21a作为元件侧，而该无核心层式线路结构21的第二表面21b作为植球侧。因此，于该承载件20上方的无核心层式线路结构21的布设由下往上依序为宽线宽(10um)的线路层211，再形成中线宽(如5um)的线路层211，接着形成细线宽(如0.7um)的线路层211，较佳者，该线路层211的总数量为二层以上(较佳为三至四层)，且该无核心层式线路结构21的总厚度H至多50微米(μm)。然而，于制作时，先形成细线宽的线路层211，再形成中线宽的线路层211，接着形成宽线宽的线路层211，此乃由于细线路层211及其上的介电层210平整度较平，如此往上作宽线路时，可符合上层线路层平整度要求。
因此，本发明的无核心层式线路结构21可采用一般非晶圆制程方式形成，即采用成本较低的高分子介电层210，以涂布方式形成于线路之间进行绝缘，故可于封装厂进行无核心层式线路结构21的制作，而无需于晶圆厂或基板厂制作该无核心层式线路结构21。
如图2B所示，设置至少一电子组件2a与至少一电子配件26于该无核心层式线路结构21的第一表面21a上。
于本实施例中，该电子组件2a包含一中介板(TSI)22、至少一设于该中介板22上的电子元件23、及包覆该电子元件23的包覆层24。
所述的中介板22具有相对的置晶侧22a与转接侧22b、及连通该置晶侧22a与转接侧22b的导电穿孔220，且可选择性形成至少一线路重布层(RDL)221于该置晶侧22a(图略)或该转接侧22b(如图2B所示)上，并于该转接侧22b的线路重布层221上形成多个如焊料的导电凸块25以结合至该无核心层式线路结构21的第一表面21a的线路层211上。例如，可选择性于该最外层的线路层211上形成凸块底下金属层(Under Bump Metallurgy，简称UBM)212，以结合该些导电凸块25。
所述的电子元件23为主动元件、被动元件或其二者组合，且该主动元件例如为半导体芯片，而该被动元件例如为电阻、电容及电感。具体地，该些电子元件23通过多个导电凸块230以覆晶方式结合该置晶侧22a上，使该电子元件23电性连接该导电穿孔220，并以底胶231包覆该些导电凸块230。
所述的包覆层24形成于该置晶侧22a上，且形成该包覆层24的材质为聚酰亚胺(polyimide，简称PI)、干膜(dry film)、环氧树脂(expoxy)、封装材或介电材。
另外，该电子配件26为主动元件、被动元件或其二者组合，且该主动元件例如为半导体芯片，而该被动元件例如为电阻、电容及电感。例如，该电子配件26电性连接该无核心层式线路结构21的线路层211(如图2B所示)，且其电性方式并无特别限制。
如图2C所示，形成一封装层27于该无核心层式线路结构21的第一表面21a上，以包覆该电子组件2a与该电子配件26。
于本实施例中，形成该封装层27的材质为聚酰亚胺(polyimide，简称PI)、干膜(dry film)、环氧树脂(expoxy)、封装材或介电材，且该封装层27与该包覆层24的材质可为相同或不相同。
如图2D所示，移除该承载件20及结合层200，以外露该无核心层式线路结构21的第二表面21b。
于本实施例中，当该承载件20为硅晶圆材质时，先研磨移除该承载件20的大部分材质，再利用蚀刻方式清除剩余该承载件20的材质与该结合层200。当该承载件20为玻璃材质时，以加热方式或照光方式(如UV光)，使该结合层200失去黏性，以移除该承载件20与该结合层200；或可利用雷射穿透如玻璃的该承载件20，以烧除该结合层200，而分离该承载件20与该无核心层式线路结构21；或者，若该结合层200为离型膜，则直接剥离即可。
如图2E所示，形成多个导电元件28于该无核心层式线路结构21的第二表面21b的线路层211上，以供接置于一如电路板的电子装置上。之后，进行切单制程。
于本实施例中，该导电元件28含有焊锡材料或金属凸块，如焊球、铜凸块或金针等，且可选择性于该线路层211上形成凸块底下金属层(Under Bump Metallurgy，简称UBM)280，以结合该些导电元件28。
此外，如图2F所示，可选择性形成一金属元件29(如散热片或铜片)于该封装层27的顶面上，以供散热或电磁干扰(Electromagnetic interference，简称EMI)屏蔽(shielding)之用。例如。该金属元件29为片体，其通过黏着层290结合于该封装层27的顶面上。应可理解地，亦可直接以电镀或涂布等方式形成金属材于该封装层27的顶面上，以作为该金属元件29。另外，于形成该金属元件29前，可选择移除部分该封装层27及部分该包覆层24，以外露该电子元件23，从而供该金属元件29接置于该封装层27及该电子元件23上。
本发明的制法中，以该无核心层式线路结构21取代现有封装基板，且同一层的线路层211与介电层210的厚度约10μm(例如该线路层211与该介电层210分别约为5μm)，并且布设二至四层即可满足将产品接点(I/O)布设完整的需求，故该无核心层式线路结构21的厚度H会控制在50μm以内，因而利于产品的轻薄短小化。
此外，该无核心层式线路结构21可于封装厂进行制作，而无需于晶圆厂或基板厂制作，因而能省去晶圆厂或基板厂制作的制作费用，故能降低封装成本。
本发明还提供一种电子封装件2，包括：一无核心层式线路结构21、一中介板22、一电子元件23、一包覆层24以及一封装层27。
所述的无核心层式线路结构21具有相对的第一表面21a与第二表面21b。
所述的中介板22结合至该无核心层式线路结构21的第一表面21a上并电性连接该无核心层式线路结构21。
所述的电子元件23设于该中介板22上并电性连接该中介板22。
所述的包覆层24设于该中介板22上并直接包覆该电子元件23。
所述的封装层27形成于该无核心层式线路结构21的第一表面21a上，以直接包覆该包覆层24、中介板22并间接包覆该电子元件23。
于一实施例中，该无核心层式线路结构21具有至少一介电层210及形成于该介电层210上的线路层211，例如，该线路层211的数量为三层或四层。
于一实施例中，该无核心层式线路结构21的厚度H至多50微米(μm)。
于一实施例中，该中介板22具有相对的置晶侧22a与转接侧22b、及连通该置晶侧22a与转接侧22b的导电穿孔220，且该电子元件23设于该置晶侧22a上，并以该转接侧22b结合至该无核心层式线路结构21上。
于一实施例中，该电子元件23为主动元件、被动元件或其二者组合。
于一实施例中，该电子封装件2还包括电子配件26，设于该无核心层式线路结构21上，例如，该电子配件26为主动元件、被动元件或其二者组合。
于一实施例中，该电子封装件2还包括多个导电元件28，其形成于该无核心层式线路结构21的第二表面21b上。
于一实施例中，该电子封装件2还包括金属元件29，其形成于该封装层27上。
综上所述，本发明的电子封装件及其制法，通过该无核心层式线路结构的设计，以利于产品的轻薄短小化。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (20)

1.一种电子封装件，其特征为，该电子封装件包括：
无核心层式线路结构，其具有相对的第一表面与第二表面；
中介板，其结合至该无核心层式线路结构的第一表面上；
电子元件，其设于该中介板上；以及
封装层，其形成于该无核心层式线路结构的第一表面上，以包覆该中介板与该电子元件。
2.如权利要求1所述的电子封装件，其特征为，该无核心层式线路结构包含有介电层及形成于该介电层上的线路层。
3.如权利要求2所述的电子封装件，其特征为，该线路层的数量为二层至四层。
4.如权利要求1所述的电子封装件，其特征为，该无核心层式线路结构的厚度至多为50微米(μm)。
5.如权利要求1所述的电子封装件，其特征为，该中介板具有相对的置晶侧与转接侧、及连通该置晶侧与转接侧的导电穿孔，且该电子元件设于该置晶侧上，并以该转接侧结合至该无核心层式线路结构上。
6.如权利要求1所述的电子封装件，其特征为，该电子元件为主动元件、被动元件或其二者组合。
7.如权利要求1所述的电子封装件，其特征为，该电子封装件包括设于该无核心层式线路结构上的电子配件。
8.如权利要求7所述的电子封装件，其特征为，该电子配件为主动元件、被动元件或其二者组合。
9.如权利要求1所述的电子封装件，其特征为，该电子封装件还包括形成于该无核心层式线路结构的第二表面上的多个导电元件。
10.如权利要求1所述的电子封装件，其特征为，该电子封装件还包括形成于该封装层上的金属元件。
11.一种电子封装件的制法，其特征为，该制法包括：
提供一无核心层式线路结构与至少一电子组件，其中，该无核心层式线路结构具有相对的第一表面与第二表面，且该电子组件包含中介板、及设于该中介板上的电子元件；
将该电子组件以该中介板结合至该无核心层式线路结构的第一表面上；以及
形成封装层于该无核心层式线路结构的第一表面上，以包覆该电子组件。
12.如权利要求11所述的电子封装件的制法，其特征为，该无核心层式线路结构包含有介电层及形成于该介电层上的线路层。
13.如权利要求12所述的电子封装件的制法，其特征为，该线路层的数量为二至四层。
14.如权利要求11所述的电子封装件的制法，其特征为，该无核心层式线路结构的厚度至多为50微米(μm)。
15.如权利要求11所述的电子封装件的制法，其特征为，该中介板具有相对的置晶侧与转接侧、及连通该置晶侧与转接侧的导电穿孔，且该电子元件设于该置晶侧上，并以该转接侧结合至该无核心层式线路结构上。
16.如权利要求11所述的电子封装件的制法，其特征为，该电子元件为主动元件、被动元件或其二者组合。
17.如权利要求11所述的电子封装件的制法，其特征为，该制法还包括设置电子配件于该无核心层式线路结构上。
18.如权利要求17所述的电子封装件的制法，其特征为，该电子配件为主动元件、被动元件或其二者组合。
19.如权利要求11所述的电子封装件的制法，其特征为，该制法还包括形成多个导电元件于该无核心层式线路结构的第二表面上。
20.如权利要求11所述的电子封装件的制法，其特征为，该制法还包括形成金属元件于该封装层上。
CN201610885315.8A 2016-09-09 2016-10-11 电子封装件及其制法 Pending CN107808869A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105129294 2016-09-09
TW105129294A TWI647805B (zh) 2016-09-09 2016-09-09 電子封裝件及其製法

Publications (1)

Publication Number Publication Date
CN107808869A true CN107808869A (zh) 2018-03-16

Family

ID=61576403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610885315.8A Pending CN107808869A (zh) 2016-09-09 2016-10-11 电子封装件及其制法

Country Status (2)

Country Link
CN (1) CN107808869A (zh)
TW (1) TWI647805B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI774226B (zh) * 2020-02-19 2022-08-11 台灣積體電路製造股份有限公司 積體晶片及其設計與製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11309254B2 (en) * 2020-02-18 2022-04-19 Nanya Technology Corporation Semiconductor device having through silicon vias and method of manufacturing the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651325A (zh) * 2012-04-27 2012-08-29 江阴长电先进封装有限公司 一种二维排布方式的无芯转接板封装方法
US20130182402A1 (en) * 2012-01-18 2013-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. PoP Structures Including Through-Assembly Via Modules
CN103545286A (zh) * 2013-08-28 2014-01-29 威盛电子股份有限公司 线路基板、半导体封装结构及线路基板制作工艺
CN103594444A (zh) * 2012-08-14 2014-02-19 钰桥半导体股份有限公司 在中介层及无芯基板之间具有双重连接通道的半导体组件
CN103681588A (zh) * 2012-09-26 2014-03-26 财团法人工业技术研究院 封装基板及其制法
CN103681374A (zh) * 2012-09-10 2014-03-26 矽品精密工业股份有限公司 封装件的制法
CN104392978A (zh) * 2014-11-04 2015-03-04 上海兆芯集成电路有限公司 线路基板和半导体封装结构
US9437583B1 (en) * 2015-06-09 2016-09-06 Inotera Memories, Inc. Package-on-package assembly and method for manufacturing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI492680B (zh) * 2011-08-05 2015-07-11 Unimicron Technology Corp 嵌埋有中介層之封裝基板及其製法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130182402A1 (en) * 2012-01-18 2013-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. PoP Structures Including Through-Assembly Via Modules
CN102651325A (zh) * 2012-04-27 2012-08-29 江阴长电先进封装有限公司 一种二维排布方式的无芯转接板封装方法
CN103594444A (zh) * 2012-08-14 2014-02-19 钰桥半导体股份有限公司 在中介层及无芯基板之间具有双重连接通道的半导体组件
CN103681374A (zh) * 2012-09-10 2014-03-26 矽品精密工业股份有限公司 封装件的制法
CN103681588A (zh) * 2012-09-26 2014-03-26 财团法人工业技术研究院 封装基板及其制法
CN103545286A (zh) * 2013-08-28 2014-01-29 威盛电子股份有限公司 线路基板、半导体封装结构及线路基板制作工艺
CN104392978A (zh) * 2014-11-04 2015-03-04 上海兆芯集成电路有限公司 线路基板和半导体封装结构
US9437583B1 (en) * 2015-06-09 2016-09-06 Inotera Memories, Inc. Package-on-package assembly and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI774226B (zh) * 2020-02-19 2022-08-11 台灣積體電路製造股份有限公司 積體晶片及其設計與製造方法
US11881477B2 (en) 2020-02-19 2024-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy poly layout for high density devices

Also Published As

Publication number Publication date
TWI647805B (zh) 2019-01-11
TW201813036A (zh) 2018-04-01

Similar Documents

Publication Publication Date Title
CN106328632B (zh) 电子封装件及其制法
US20190295952A1 (en) Direct bonded heterogeneous integration packaging structures
TWI556400B (zh) 堆疊式扇出半導體晶片
TWI631676B (zh) 電子封裝件及其製法
US11217546B2 (en) Embedded voltage regulator structure and method forming same
US10083919B2 (en) Packaging for high speed chip to chip communication
US12002737B2 (en) Electronic package and method of fabricating the same
TWI544599B (zh) 封裝結構之製法
CN106206509B (zh) 电子封装件及其制法与基板结构
CN106469712B (zh) 电子封装结构及其制法
TWI733569B (zh) 電子封裝件及其製法
TW201640590A (zh) 電子封裝件及其製法
CN105990270A (zh) 电子封装件及其制法
CN108630646A (zh) 电子封装件及其基板构造
TWI550814B (zh) 承載體、封裝基板、電子封裝件及其製法
CN110364491A (zh) 电子封装件及其制法
KR20200074847A (ko) 임베디드 전압 조정기 구조물 및 그 형성 방법
CN106469690B (zh) 电子封装件及其制法
CN107403785A (zh) 电子封装件及其制法
TWI566349B (zh) 封裝結構及其製法
CN107123631A (zh) 电子封装件及其半导体基板与制法
CN107808869A (zh) 电子封装件及其制法
CN108305866A (zh) 电子封装件的制法
TWI802726B (zh) 電子封裝件及其承載基板與製法
CN109411418A (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180316