CN1512580A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1512580A
CN1512580A CNA031570135A CN03157013A CN1512580A CN 1512580 A CN1512580 A CN 1512580A CN A031570135 A CNA031570135 A CN A031570135A CN 03157013 A CN03157013 A CN 03157013A CN 1512580 A CN1512580 A CN 1512580A
Authority
CN
China
Prior art keywords
semiconductor chip
circumference
adhesive linkage
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031570135A
Other languages
English (en)
Other versions
CN100421251C (zh
Inventor
新井良之
昭
油井隆
人
竹冈嘉昭
武
伊藤史人
矢口安武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nova Semiconductor Ltd
Sony Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1512580A publication Critical patent/CN1512580A/zh
Application granted granted Critical
Publication of CN100421251C publication Critical patent/CN100421251C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

一种半导体装置，包括：具有电极凸垫(10a)的基板(10)；介有第1粘接层(11)地载置在基板(10)上的第1半导体芯片(12)；介有第2粘接层(13)地载置在第1半导体芯片(12)上并且上面具有电极凸垫(14a)的第2半导体芯片(14)；将电极凸垫(10a)和电极凸垫(14a)连接起来的导线(15)；将第1半导体芯片(12)、第2半导体芯片(14)及导线(15)封闭固定的模压树脂(16)。而且，第1粘接层(11)的周缘部，从第1半导体芯片(12)向外溢出，第2半导体芯片(14)的周缘部比第1半导体芯片(12)的周缘部更向外突出。可实现半导体装置的小型化提高可靠性。

Description

半导体装置及其制造方法
技术领域
本发明涉及将多个半导体芯片重叠设置而成的半导体装置及其制造方法。
背景技术
作为将多个半导体芯片重叠设置而成的半导体装置，广为人知的有例如在被称作“插入物(interpose)”或“垫托物(substrate)”的基板上，重叠设置多个半导体芯片，再用模压树脂将它封闭固定的结构。这种重叠设置而成的半导体装置又被称作“叠层封装”。将半导体装置作成这种芯片层叠型结构的目的，是为了提高半导体芯片的安装密度。
图5(a)、(b)示出以前的芯片层叠型半导体装置。图5(a)是剖视图，图5(b)是平面图。
在图5(a)、(b)中，介有第1粘接层102，将具有凸点103a(bump)的第1半导体芯片103的凸点103a朝下载置在上面具有电极凸垫(pad)101a、下面具有突起(land)101b的基板101上。在第1半导体芯片103上，介有第2粘接层104地载置着上面具有电极凸垫105a的第2半导体芯片105。第2半导体芯片105的电极凸垫105a和基板101的电极凸垫101a通过导线107连接起来。第1半导体芯片103、第2半导体芯片105及导线107被模压树脂108封闭固定，从而形成半导体装置。
第1粘接层102，由薄膜状粘接剂或液态粘接剂构成，充填在基板101和第1半导体芯片103之间除凸点103a之外的所有区域，从而将第1半导体芯片牢固地固定在基板103的芯片载置区域。这样，应力就被分散到基板101中的整个芯片载置区域，所以提高了半导体装置的可靠性。
[专利文献1]
特开平11-204720号公报(第7页、第3图)
然而，在以前的芯片层叠型半导体装置中，如图5(a)、(b)所示，第1粘接层102的周缘部，从第1半导体芯片103的周缘部向外侧溢出，所以造成由该溢出部分(fillet)102a引起的难以使半导体装置小型化的第1个问题。也就是说，连接第2半导体芯片105的电极凸垫105a和基板101的电极凸垫101a的导线107，必须配置在第1粘接层102的溢出部分102a的更外侧，即必须将基板101的电极凸垫101a配置在比第1粘接层102的溢出部分102a的外侧，所以只好增大基板101的面积，从而难以使半导体装置小型化。
另外，在以前的芯片层叠型半导体装置中，由第1粘接层102的溢出部分102a引起的第2个问题是：降低了半导体装置的可靠性。也就是说，如前所述，导线107必须配置在第1粘接层102的溢出部分102a的外侧，所以其长度增大了，这样，在将模压树脂108注入到模压模具的工序中，就会出现导线107被流动的模压树脂108挤压变形(该现象称作“导线摆动”或“导线移动”)。所以容易产生导线107被弄断，或相邻的导线107被彼此短接的问题。而且，导线107的长度增大后，还会妨碍模压树脂的流动性，致使出现未充填模压树脂108的部位，或者在模压树脂108内产生空隙，从而有损半导体装置的可靠性。在导线107的密度高的半导体装置中，这个问题尤为显著。
发明内容
本发明旨在一举解决上述的两个问题，在实现芯片层叠型半导体装置小型化的同时，还提高其可靠性。
为了达到上述目的，本发明涉及的半导体装置包括：具有电极凸垫的基板；介有第1粘接层地载置在基板上的第1半导体芯片；介有第2粘接层地载置在第1半导体芯片上，上面具有电极凸垫的第2半导体芯片；连接基板的电极凸垫和第2半导体芯片的电极凸垫的导线；将第1半导体芯片、第2半导体芯片和导线封闭固定的模压树脂。其特征在于：第1粘接层的周缘部，从第1半导体芯片向外侧溢出；第2半导体芯片的周缘部，比第1半导体芯片的周缘部更向侧外突出。
采用本发明的半导体装置后，由于第2半导体芯片的周缘部比第1半导体芯片的周缘部向外突出，所以解决了以前存在的第1个问题(由于第1粘接层中从第1半导体芯片向外溢出的部分占据了一定的面积，因而就必须增大基板的面积)，从而能实现半导体装置的小型化。而且，还解决了以前存在的第2个问题(由于要将导线配置在第1粘接层中的溢出部分的外侧，所以必须增加导线长度)，因此在将模压树脂注入到模压模具的工序中能够抑制出现的导线摆动的影响，同时还能防止导线彼此短接，所以可以提高半导体装置的可靠性。
在本发明涉及的半导体装置中，最好使第2半导体芯片的周缘部比第1粘接层的周缘部更向外侧突出。
这样，由于第1粘接层的周缘部没有从第2半导体芯片的周缘部突出来，所以可以使半导体装置进一步小型化，同时还能进一步提高半导体装置的可靠性。
在本发明涉及的半导体装置中，最好将第2半导体芯片的中心与第1半导体芯片的中心偏移设置。
这样，可以根据第1粘接层的周缘部从第1半导体芯片向外侧溢出的量，适当调整第2半导体芯片的周缘部从第1半导体芯片的周缘部突出来的量。
在本发明涉及的半导体装置中，最好在将第2半导体芯片的中心与第1半导体芯片的中心偏移设置时，对第1半导体芯片的中心而言，将第2半导体芯片的中心朝第1粘接层的周缘部中从第1半导体芯片向外侧溢出最多的边缘部的方向偏移。
这样，对于第1半导体芯片的中心而言，第2半导体芯片的中心朝着第1粘接层的周缘部中从第1半导体芯片向外溢出最多的边缘部分的方向偏移，所以第1粘接层中溢出最多的部分被配制在第2半导体芯片的下面，因而能实现半导体装置的小型化，同时还能提高其可靠性。
在本发明涉及的半导体装置中，对于第1半导体芯片的中心而言，最好将第2半导体芯片的中心，朝着第1粘接层的周缘部中从基板算起的表面高度最大的边缘部分的方向偏移。
这样，由于第1粘接层的溢出量最多的部分配制在第2半导体芯片之下，所以能实现半导体装置的小型化，同时还能提高其可靠性。
在本发明涉及的半导体装置中，最好将第2半导体芯片的中心与基板的中心大体一致。
这样，就能使半导体装置内部的应力平衡近乎对称于基板的中心，还能在第2半导体芯片的缘部的四个边，使导线的长度及其环状接近均等，从而可以增加连接导线作业的稳定性，提高成品率，缩短作业时间。
本方面涉及的半导体装置的制造方法，包括：在具有电极凸垫的基板上，配置第1半导体芯片的第1工序；在基板和第1半导体芯片之间注入粘接剂，从而形成由粘接剂构成、且周缘部从第1半导体芯片向外溢出的第1粘接层的第2工序；将上面具有电极凸垫的第2半导体芯片介有第2粘接层地载置在第1半导体芯片上的第3工序；通过导线将基板的电极凸垫和第2半导体芯片电极凸垫连接起来的第4工序；通过模压树脂将第1半导体芯片、第2半导体芯片及导线封闭固定的第5工序；其特征在于：第3工序包括使第2半导体芯片的周缘部从第1半导体芯片的周缘部向外侧突出的工序。
采用本发明涉及的半导体装置的制造方法后，由于使第2半导体芯片的周缘部比第1半导体芯片的周缘部向外突出，所以可以杜绝出现以前存在的那种问题，即由于第1粘接层中从第1半导体芯片向外侧溢出的部分占据了一些面积，所以必须增大基板的面积。而且，由于杜绝了以前存在的另一个问题，即由于将导线配置在第1粘接层的溢出部分的外侧，所以必须加大导线的长度，因而在用模压树脂封闭固定的工序中，可以减少导线摆动的影响，防止导线彼此短接，从而可以提高半导体装置的可靠性。
在本发明涉及的半导体装置的制造方法中，第3工序最好包括使第2半导体芯片的周缘部比第1粘接层的周缘部向外突出的工序。
这样，由于第1粘接层的周缘部，没有从第2半导体芯片的周缘部突出来，所以可以使半导体装置更加小型化，而且还能进一步提高半导体装置的可靠性。
在本发明涉及的半导体装置的制造方法中，第1工序最好包括设置第1半导体芯片的工序，使其中心对基板的中心而言，朝着与所述第2工序中注入所述粘接剂的边缘部相反一侧的边缘部的方向偏移。
这样，粘接剂从第1半导体芯片向外侧溢出最多的部分，被配置在第2半导体芯片之下，所以能使半导体装置小型化，而且还能提高其可靠性。
在本发明涉及的半导体装置的制造方法中，第3工序最好包括将第2工序半导体芯片的中心，与第1半导体芯片的中心偏移设置的工序。
这样，就可以根据第1粘接层的周缘部从第1半导体芯片向外侧溢出的量，适当调整第2半导体芯片的周缘部从第1半导体芯片的周缘部突出的量。
在本发明涉及的半导体装置的制造方法中，进行第2半导体芯片的中心与第1半导体芯片的中心偏移设置时，第3工序最好包括载置第2半导体芯片的工序，以使其中心与第1半导体芯片的中心朝着在第2工序中注入粘接剂的边缘部的方向偏移。
这样，粘接剂从第1半导体芯片向外侧溢出最多的部分，是注入粘接剂的边缘部分，所以，粘接剂从第1半导体芯片向外侧溢出最多的部分，被配置在第2半导体芯片之下，因而可以实现半导体装置的小型化，并且能提高其可靠性。
在本发明涉及的半导体装置的制造方法中，第3工序最好包括载置第2半导体芯片，使其中心与基板的中心大体一致的工序。
这样，可以使半导体装置内部的应力平衡接近对称于基板的中心，还能使导线的长度及其环状，在第2半导体芯片的边缘部的4边近乎均等，从而能增加连接导线作业的稳定性，提高成品率，缩短其作业时间。
附图说明
图1(a)是本发明的第1实施方式涉及的芯片层叠式半导体装置的剖视图。(b)是本发明的第1实施方式涉及的芯片层叠式半导体装置的平面图。
图2(a)是本发明的第2实施方式涉及的芯片层叠式半导体装置的剖视图。(b)是本发明的第2实施方式涉及的芯片层叠式半导体装置的平面图。
图3(a)～(e)是表示本发明的第3实施方式涉及的芯片层叠式半导体装置的制造方法的工序顺序的剖视图。
图4是本发明的第4实施方式涉及的芯片层叠式半导体装置的剖视图。
图5(a)是以前的芯片层叠式半导体装置的剖视图。(b)是以前的芯片层叠式半导体装置的平面图。
图中：
10基板              11a电极凸垫     11b突起(land)
11第1粘接层         11a溢出部
12第1半导体芯片     12a凸点         13第2粘接层
14第2半导体芯片     14a电极凸垫     15导线
16模压树脂          17给料嘴        18第3粘接层
19第3半导体芯片     20导线
A第1半导体芯片的中心轴
B第2半导体芯片的中心轴
C基板的中心轴
具体实施方式
(第1实施方式)
下面，参阅图1(a)、(b)，对本发明的第1实施方式涉及的半导体装置作一阐述。
图1(a)、(b)，示出本发明第1实施方式涉及的芯片叠层型半导体装置。其中，图1(a)是剖视图，图1(b)是平面图。
如图1(a)、(b)所示，在本半导体装置中，通过第1粘接层11，将具有凸点12a的矩形第1半导体芯片12的凸点12朝下，载置在上面的芯片载置区域的外侧具有电极凸垫10a而下面具有突起(land)10b的矩形基板10之上。介有第2粘接层13，将上面的周缘部具有的电极凸垫14a的矩形第2半导体芯片14载置到第1半导体芯片12上，再通过导线15将第2半导体芯片14的电极凸垫14a和基板10的电极凸垫10a互相电连接。最后用模压树脂16将第1半导体芯片12、第2半导体芯片14及导线15封闭固定，从而形成半导体装置。
基板10薄板状绝缘体，其内部具有将电极凸垫10a和突起(land)10b电连接起来的导体，它起着将载置着第1实施方式涉及的半导体装置的主基板(图中未示出)与第1半导体芯片12及第2半导体芯片14的电连接中继作用。基板10的绝缘体，使用氧化铝等的陶瓷、环氧树脂、BT树脂、聚酰亚胺等；内部的导体，使用铜及钨等。突起(land)10b通常配置成晶格状，用于往主基板上安装。另外，在图1(a)中，示出了使用突起(land)10b的LGA(Land Grid Array)式的半导体装置，但也可以是使用金属球的BGA(Ball Grid Array)式的半导体装置。
第1粘接层11，在将基板10和第1半导体芯片12牢固地固定的同时，还起着确保基板10和凸点12a的倒装片连接的可靠性的作用。作为构成第1粘接层11的粘接剂，可以主要使用将环氧树脂等作为主剂的热固化性树脂。粘接剂在受热固化之前的状态，可以使用液态的或薄膜状的，可以根据要求的特性或工艺进行选择。作为使用液态粘接剂的工艺，可以举出将液态粘接剂往载置在基板10上的第1半导体芯片12的外侧滴落下去的方法。这样，液态的粘接剂就通过毛细现象充填于基板10和第1半导体芯片12之间，再在固化炉内固化后，就形成粘接层11。而作为使用薄膜状的粘接剂的工艺，可以举出预先将薄膜状粘接剂贴付在基板10上，再将第1半导体芯片12热压接到该粘接剂上的方法。虽然第1粘接层11是绝缘性的，但作为第1粘接层11，可以通过在使用内部散布着导电性填充物的各向异性的导电薄膜的同时，使用电镀凸点作为凸点12a，将基板10与凸点12a电连接，另外，当第1粘接层11由绝缘性的薄膜构成时，也可以使用柱形(stud)凸点或印刷凸点等作为凸点12a捅破薄膜层，从而将基板10和凸点12a电连接起来。这时，使用薄膜状粘接剂的工艺，和上述的方法相同，但使用液态粘接剂时则和上述的方法相异。其方法是将液态粘接剂涂敷在基板10上，然后将第1半导体芯片12载置在该粘接剂上，最后将液态粘接剂热固化。另外，无论有没有导电性填充物，液态粘接剂有时称为下填充(under fill)。
第2粘接层13具有固定第1半导体芯片12和第2半导体芯片14的作用。作为构成第2粘接层13的粘接剂，和第1粘接层11一样，主要使用环氧树脂等为主剂的热固化树脂。而且，作为粘接剂在受热固化之前的状态，既可以是液态的，也可以是薄膜状的。可以根据要求的特性或工艺进行选择。图1(a)所示的第2粘接层13，使用的是薄膜状粘接剂。作为使用薄膜状粘接剂的代表的工艺，是在第2半导体芯片14为晶片状态时，就将粘接剂贴在第2半导体芯片14的背面，当第2半导体芯片14被切割成单个状态之际，薄膜状粘接剂也被切割成同一尺寸。再将该粘接剂与第1半导体芯片热压接在一起。作为使用薄膜状粘接剂的其它工艺，还有使用切割器，将卷成滚筒状的薄膜粘接剂切割成适当的大小，再将该粘接剂与第1半导体芯片12热压接在一起，最后再将第2半导体芯片14热压接在该粘接剂上。另外，作为使用液态粘接剂的工艺，在常温下将粘接剂5滴落在第1半导体芯片12上，然后将第2半导体芯片14载置在该粘接剂上，最后投入固化炉，使液态粘接剂热固化。
作为第1半导体芯片12及第2半导体芯片14，通常采用Si晶片，但可以使用SiGe、GaAs或GaP等化合物半导体构成的晶片。另外，第1半导体芯片12和第2半导体芯片14，既可以是同种材料，也可以是异种材料。
凸点12a由Ag、Au、Cu或焊锡等构成，作为凸点12a的形成方法，有印刷法，掩膜蒸镀法，柱形凸点法，电镀法或复制法等。而且，作为凸点12a和基板10的连接方法，有熔化焊锡凸点后连接的方法，往凸点12上附加导电糊剂后连接的方法，将第1粘接层11固化收缩后压接凸点12a的方法，或利用超声波连接的方法等。可以根据凸点12a的材质适当选择。
导线15通常由Au或Al等构成，具有电连接第2半导体芯片14的电极凸垫14a和基板10的电极凸垫10a的作用。作为使用导线15的连接方法，主要有超声波并用热压接合法。
模压树脂16通常由环氧树脂构成。作为固化前的环氧树脂的性状，可以根据成形方法的不同，使用固态树脂或液态树脂。作为模压树脂16的工艺，使用固态树脂时有传递(transfer)法；使用液态树脂时有浇注封装法及印刷法。传递法是先将小块状的树脂在模压模具中熔化后，再将该树脂加压注入模压模具中置放着被封闭固定的物体的空间，最后在固化炉内固化，从而形成模压树脂16。浇注封装法则是将树脂涂敷在被封闭固定的物体上，然后在固化炉内固化，从而形成模压树脂16。而印刷法是将筛网掩膜紧贴在被封止体上，通过印刷橡皮滚，在筛网掩膜的开口部复制模压树脂，撤掉筛网掩膜后，在固化炉内固化，就形成模压树脂16。在这里，如果将印刷法的一部分工艺，在真空腔内进行，就能有效地防止空隙。另外，一般往模压树脂16中，掺入60重量％～80重量％左右的硅填充物。
如图1(a)所示，在本发明的第1实施方式涉及的芯片层叠型半导体装置中，第1粘接层11的周缘部从第1半导体芯片12的周缘部向外溢出。而第2半导体芯片14的周缘部，比该溢出部分11a更向外侧突出。就是说，第1粘接层11的周缘部没有从第2半导体芯片14的周缘部向外侧突出，因此，不再象以前那样，由于第1粘接层11的溢出部分占据了一些面积，所以必须加大基板10的面积，从而能实现芯片层叠半导体装置的小型化。
而且，由于第1粘接层11的周缘部没有从第2半导体芯片14的周缘部向外侧突出，所以不再象以前那样，必须加大导线的长度，以便将导线15配置在比第1粘接层11的溢出部分11a的外侧。因此，能够在将固化前充当模压树脂的树脂注入到模压树脂模具中的工序中，抑制导线摆动的影响，还能防止导线彼此短接，从而能够提高半导体装置的可靠性。
下面，通过具体例子予以说明。例如，使用薄膜状树脂充当粘接剂构成第1粘接层时，第1粘接层11的溢出部分11a的长度，是从第1半导体芯片11的周缘部到溢出部分11a的周缘部的长度，最大为1mm左右。所以如果第2半导体芯片14的周缘部，纵横均比第1半导体芯片12的周缘部向外突出2mm时，第1粘接层11的溢出部分11a，就不会从第2半导体芯片14的周缘部突出来。
在此，考虑与图1(a)所示的情况不同的、将第1半导体芯片12和第2半导体芯片14上下层反过来安装的情况。也就是说，考虑将第2半导体芯片14介有第1粘接层11地载置到基板上，将第1半导体芯片12介有第2粘接层13地载置到第2半导体芯片14上；并且通过导线15将第1半导体芯片12和基板10介有电极凸垫地连接起来(图中未示出)的情况。前已叙及，第2半导体芯片14的长度，比第1半导体芯片12的长度长2mm左右，第1粘接层11的溢出部分11a的长度最大为1mm左右。这时，基板10必须再增加与溢出部的最大长度(1mm×2)相对应的面积。与此不同，在图1(a)所示的半导体装置中，如前所述，不需要增加基板10的面积。所以，与将第1半导体芯片12和第2半导体芯片14上下倒置安装的时候相比，在图1(a)所示的半导体装置中，不需要将基板10向纵横方向各增大2mm左右，从而可以实现半导体装置的小型化。而且，由于必须将导线15从比第2半导体芯片14小2mm的第1半导体芯片12配置到比第1粘接层11的溢出部11a更外侧，所以与图1(a)所示的芯片层叠式半导体的情况相比，需要各增加2mm的长度。从而与将第1半导体芯片12和第2半导体芯片14上下倒置后载置的情况相比，图1(a)所示的半导体装置，可以缩短导线15的长度，所以可以提高半导体装置的可靠性。
以上，对图1(a)所示的第2半导体芯片14的周缘部比第1粘接层11的溢出部11a的周缘部更向外突出的情况进行了阐述。由于这时能将基板10的面积减少到最小程度，而且能使导线15的长度最短，所以可以作为实施方式的首选示例。但本实施方式的目的并不限定于此。例如，只要第2半导体芯片14的周缘部比第1半导体芯片12的周缘部向外突出(即使只稍微突出一点)，就能实现芯片层叠式半导体装置的小型化，并且提高其可靠性。也就是说，第1粘接层11的溢出部11a的周缘部从第2半导体芯片14的周缘部向外溢出，就能减小基板10的面积(第1粘接层11的溢出部11a中配置在第2半导体芯片14的周边下侧的部分所占的面积)，所以能实现芯片层叠式半导体装置的小型化，提高其可靠性。
另外，如图1(b)所示，在实施方式中，对第1半导体芯片12及第2半导体芯片14的平面形状为正方形的情况做了阐述。但第1半导体芯片12及第2半导体芯片14的平面形状即使是长方形时，只要第2半导体芯片14的周缘部比第1半导体芯片12的周缘部向外侧突出，第1粘接层11的溢出部分11a就至少有一部分被配置在第2半导体芯片14的下侧，所以也可以实现半导体装置的小型化，并且能提高其可靠性。而且，第2半导体芯片14的周缘部的4个边不需要都比第1半导体芯片12的周缘部的4个边向外侧突出，只要使第1粘接层11的溢出部分中从第1半导体芯片12向外侧突出最多的部分稍有一点能配置在第2半导体芯片14的下侧，从而使第2半导体芯片14的周缘部比第1半导体芯片12的周缘部向外侧突出，就能实现半导体装置的小型化，提高其可靠性。
(第2实施方式)
下面，参阅图2(a)、(b)，对本发明的第2实施方式涉及的半导体装置作一阐述。
图2(a)、(b)是为了阐述本发明的第2实施方式涉及的半导体装置而绘制的图形。图2(a)是剖视图，图2(b)平面图。
另外，在图2(a)、(b)中，示出了第2半导体芯片14的中心轴A，第1半导体芯片12的中心轴B，基板10的中心轴C。
如图2(a)、(b)所示，在本半导体装置中，将具有凸点12a的第1半导体芯片介有第1粘接层11地载置在上面具有电极凸垫10a、下面具有突起(land)10b的矩形基板10上(载置时凸点12朝下)。介有第2粘接层13，将上面的周缘部具有电极凸垫14a的矩形第2半导体芯片14载置到第1半导体芯片12上。通过导线15电连接第2半导体芯片14的电极凸垫14a和基板10的电极凸垫10a。第1半导体芯片12、第2半导体芯片14以及导线15通过模压树脂封闭固定，从而形成半导体装置。
在本实施方式中，如图2(a)、(b)所示，介有第2粘接层13地将第2半导体芯片14载置在第1半导体芯片12上，并且使第2半导体芯片14的中心轴A和基板10的中心轴C成为同一个轴。另外，介有第1粘接层11地将第1半导体芯片12偏移载置在基板10上，使第1半导体芯片12的中心轴B与第2半导体芯片14的中心轴A及基板10的中心轴C不成为同一个轴。而且，载置第1半导体芯片12之际的偏移方向，是与第1粘接层11的溢出部11a的边缘部中从第1半导体芯片12朝外侧溢出最多的边缘部的方向相反的方向。换言之，对第1半导体芯片12的中心轴B来说，将第2半导体芯片14的中心轴A，向第1粘接层11的溢出部11a的边缘中从第1半导体芯片12外侧溢出最多的边缘部分的方向偏移。
这样，第1粘接层11的溢出部11a的边缘部，从第1半导体芯片12向外侧溢出，其溢出量即使在第1粘接层11的边缘部中是不均等的，只要象图2(a)、(b)所示，使第1半导体芯片12的中心轴B与第2半导体芯片14的中心轴A及基板10的中心轴C偏移后载置第1半导体芯片12，就能使第2半导体芯片的周缘部比第1粘接层11的周缘部更向外侧突出。所以不会象以前那样，由于第1粘接层11的溢出部11a占据了一些面积，所以必须增加基板的面积。而且也不会象以前那样，由于要将导线15配置在比第1粘接层11中的溢出部11a的外侧，所以必须增加导线15的长度，因此，可以抑制将模压树脂16注入模压模具的工序中发生的导线摆动的影响，并且可以防止导线彼此短接，从而可以提高半导体装置的可靠性。此外，介于第1半导体芯片12和基板10之间的第1粘接层11中，从第1半导体芯片12向外溢出的量，在第1半导体芯片12的边缘部的4个边各不相等的理由，我们将在后文中谈及。
下面，对上述那种将第2半导体芯片14的中心轴A和基板10的中心轴C做成同轴的优点加以阐述。
第1个优点是：在芯片层叠式半导体装置中，将模压树脂16内最大的结构物——第2半导体芯片14的中心轴A，与基板10的中心轴C重叠后，可以使半导体装置内部的应力平衡近乎对称于中心轴A及C。这样，例如就能在进行反流焊接安装等时，减少因半导体装置内部应力分布不均匀等而造成的应力集中，防止半导体装置的质量下降。
第2个优点是：在第2半导体芯片14的边缘部的各个边中，能使导线15的长度及其环状，近乎均等。这样，与各导线15的长度不均等相比，可以增加引线接合工序中的作业的稳定性，提高合格率，缩短工序时间。此外，对于上述第2个优点，通过在基板10上设计可以使导线15的长度均等的布线图形，即使中心轴A及C不一致也可以获得上述效果。
以上对中心轴A及C为同轴时的情况进行了阐述。但毫无疑义，将中心轴A及C置于大体一致的位置上后，也能获得同样的效果。
而且，还可以将第1半导体芯片12的中心轴B及基板10的中心轴做成同轴，将第2半导体芯片14的中心轴A与第1半导体芯片12的中心轴B及基板10的中心轴C偏移后配置第2半导体芯片14，或使这些中心轴A、B及C都偏移成为不同轴后，在基板10上配置第1半导体芯片12及第2半导体芯片14。就是说，无论是其中任何一种情况，只要第2半导体芯片14的周缘部中有比第1半导体芯片12的周缘部突出的部分，就能节省位于该突出部分的下侧的第1粘接层11的溢出部11a的面积，从而实现半导体装置的小型化。另外，在这种情况下，通过分析第1半导体芯片12、第2半导体芯片14、基板10和第1粘接层11的溢出部11a的形状及面积，以及导线15的长度等，就可以对使第2半导体芯片14的中心轴A及第1半导体芯片12的中心轴B对于基板10的中心轴C的偏移方向和偏移量做出最优化的设计，从而使半导体装置最小型化即可。
(第3实施方式)
下面，参阅图3(a)～(e)，对本发明的第3实施方式涉及的半导体装置的制造方法做一阐述。
图3(a)～(e)是表示本发明的第3实施方式涉及的半导体装置的制造方法的工艺顺序的剖视图。
图3(a)示出第1工序。在称作“倒装片接合工序”的本工序中，在具有电极凸垫(图中未示出)的基板10上配置第1半导体芯片12。在这里，首先要定位，以便可使设置在第1半导体芯片12上的凸点12a与基板10的电极凸垫(图中未示出)连接，然后载置第1半导体芯片12，载置时要将其凸点12a朝下。也可以采用给凸点12附加导电糊剂的方式，与基板10的电极凸垫连接。还可以象在第2实施方式所述的那样，通过使第1半导体芯片12的中心轴B，从基板10的中心轴C向与注入粘接剂侧相反的方向偏移后，再将第1半导体芯片12载置在基板10上，从而可以加大注入粘接剂时所形成的积存粘接剂的部分(以下称作“积存部”)的空间。
接着是，图3(b)所示的第2工序。在被称作“下填充工序”的本工序中，通过在基板10和第1半导体芯片12之间注入粘接剂，从而形成由粘接剂构成、而且周缘部从第1半导体芯片12向外溢出的第1粘接层11。就是说，往第1半导体芯片12和基板10之间注入液态粘接剂时，使给料嘴17位于第1半导体芯片12的外缘后吐出粘接剂。而且根据需要，使给料嘴17沿着注入粘接剂的边往复运动吐出粘接剂，形成注入所需量的粘接剂的积存部分。粘接剂依靠粘接剂本身具有的表面张力从积存部充填到第1半导体芯片12和基板10之间。粘接剂的充填完毕后，将注入的粘接剂固化，从而形成第1粘接层。
在这里，对第1粘接层11的溢出部11a予以具体说明。以从第1半导体芯片12的边缘部位的一个边注入粘接剂为例，由于在该边的周边形成了积存部，所以在该部分形成的溢出部11a的溢出长度及高度，与从其它3个边溢出的粘接剂的长度和高度相比，溢出长度较长，溢出高度较高。另一方面，在其它3边中，虽然自然形成倒角，但远没有形成积存部的那个边的溢出部11a的长度和高度大。具体地说，形成积存部的那个边的溢出部11a的溢出长度最大为2mm左右，其它3个边的溢出部11a的溢出长度最大为0.5mm左右。这样，第1粘接层11的溢出部11a的周缘部中的1个边，比其它3边从第1半导体芯片12向外侧溢出的长度和高度大得多。
另外，第1粘接层11的溢出部11a的形状，可以通过使用的粘接剂材质、注入量、注入时间或固化温度等条件的优化而进行控制。这时，可以通过对溢出部11a的形状控制，使之不会突出于在后述的工序中载置的第2半导体芯片14的周缘部，从而能实现半导体装置的小型化。
再接着是图3(C)所示的第3工序。在被称作“叠层小片接合(stackdie bonding)工序”的本工序中，介有第2粘接层13地将上面的周缘部具有电极凸垫的第2半导体芯片14载置在第1半导体芯片12上。这时，要使粘接剂的溢出部11a的周缘部中，从第1半导体芯片12向外侧溢出最多的部分，不突出于第2半导体芯片14的周缘部。从而能实现半导体装置的小型化。在这里，如果将形成积存部的部位从第1半导体芯片11溢出的最大长度视作2mm，第2半导体芯片14的形状是在纵横方向上均比第1半导体芯片12各大1mm时，对于第1半导体芯片12来说，将载置第2导体芯片14的位置，从第1半导体芯片12的中心轴B向形成积存部的方向各错开1mm。这样，第2半导体芯片14的周缘部就比第1半导体芯片12的周缘部突出2mm，所以，溢出部11a中的溢出量最大的部分就不会突出于第2半导体芯片14的周缘部。
所以，不会象以前那样，由于第1粘接层11的溢出部11a占据了一些面积，所以必须增加基板10的面积。从而可以实现半导体装置的小型化。而且，由于第1粘接层11的周缘部没有从第2半导体芯片14的周缘部向外侧突出，所以不会象以前那样，必须增加导线15的长度。这样，就能抑制在后述的将模压树脂16注入模压模具的工序中发生的导线摆动的影响，同时还能防止导线的彼此短接，从而能提高半导体装置的可靠性。
另外，图3(C)所示的在第1半导体芯片12和第2半导体芯片14之间构成第2粘接层13的粘接剂，是预先贴在第2半导体芯片14的背面时的情况，但该粘接剂的种类、使用粘接剂的工艺等，也可以采用上述第1实施方式中阐述的过的内容。
然后是，图3(d)所示的第4工序。被称作“引线接合工序”的本工序，通过导线15将基板10的电极凸垫和第2半导体芯片14的电极凸垫连接起来。在这里，如第1实施方式及第2实施方式已叙及的那样，如果将导线15的长度，设计成在第2半导体芯片14的各个边都为均等的结构，就能使布线的设备条件全都一样，从而能使布线作业稳定，提高合格率，缩短工序时间。
最后，是图3(e)所示的第5工序，在称作“封闭固定工序”的本工序中，形成封闭固定第1半导体芯片12、第2半导体芯片14及导线15的模压树脂16。而且，将模压树脂16完全固化后，就制成了半导体装置。
以上，对将液态树脂用作构成第1粘接层11的粘接剂的情况进行了阐述。这是因为使用液态粘接剂时，在第1半导体芯片12的边缘部的某个特定的边中，粘接剂的溢出量可以显著变大的缘故。但是，第1粘接层11即使是薄膜状的粘接剂时，在特定边中的溢出量也有可能会变大。这主要是在第1半导体芯片12的凸点12a的位置和数量，在第1半导体芯片12的4个边中不均等的时候。即使在这种时候，也如上所述，通过将载置在第1半导体芯片12上的第2半导体芯片14的中心轴A，从第1半导体芯片12的中心轴B错开适当的位置，就能实现半导体装置的小型化，提高其可靠性。
而且，在图3(a)～(e)中，对在作为粘接剂(构成第1粘接层11)注入口的第1半导体芯片12的缘部的一边，第1粘接层11的溢出量最多的情况进行了阐述。但其周缘部中两个边中的溢出量多时也一样。因为这时，通过将第2半导体芯片14载置到第1半导体芯片12上，使那两个边的溢出量相同时，第1粘接层11从任何一个边上溢出的溢出部11a，都不会比第2半导体芯片14的周缘部向外突出，而当溢出量在其中的某个边中增大时，第1粘接层11从那个边溢出的溢出部11a，不会比第2半导体芯片14的周缘部向外突出，从而能够实现半导体装置的小型化，提高其可靠性。
而且，在图3(a)～(e)中，对第1半导体芯片12及第2半导体芯片14的平面形状是正方形的情况进行了阐述。但平面形状是长方形时，只要将第2半导体芯片14载置在第1半导体芯片12上，使第2半导体芯片14的周缘部，不比第1半导体芯片12的周缘部突出，就能实现半导体装置的小型化，提高其可靠性。而且，第2半导体芯片14的周缘部的4个边均不需要比第1半导体芯片12的周缘部突出，就是说，介有将第2半导体芯片14载置到第1半导体芯片12上，使第1半导体芯片12的周缘部的4个边中第1粘接层11的溢出部11a的周缘部，不比与溢出最多的那边对应的第2半导体芯片14的边缘部分的那个边突出，就能实现半导体芯片的小型化，提高其可靠性。
(第4实施方式)
下面，参阅图4，对本发明的第4实施方式做一阐述。
图4示出本发明的第4实施方式涉及的叠层式半导体装置。
如图4所示，在半导体装置中，介有第1粘接层11，将具有凸点12a的矩形的第1半导体芯片12的凸点12a朝下，载置在上面具有电极凸垫、下面具有突起(land)10b的矩形基板10上。介有第2粘接层13，将上面的周缘部具有电极凸垫14a的矩形的半导体芯片14，载置在第1半导体芯片12上。再用导线15将第2半导体芯片14的电极凸垫14a和基板10的电极凸垫连接起来。介有第3粘接层18，将上面的周边部位具有电极凸点的矩形的第3半导体芯片19，载置在第2半导体芯片14上。再用导线20将第3半导体芯片19的电极凸垫和基板10的电极凸垫连接起来。最后采用模压树脂16将第1半导体芯片12、第2半导体芯片14、第3半导体芯片19、导线15及导线20封闭固定后，就形成半导体芯片层叠3层的半导体装置。
这样，即使是层叠成3层的半导体装置，考虑到第1粘接层11的溢出部11a的溢出长度及高度，通过将第2半导体芯片14配置在第1半导体芯片12上，使第2半导体芯片14的周缘部比第1半导体芯片12的周缘部突出，从而和上述第1～第3实施方式一样，能够实现芯片叠层式半导体装置的小型化，提高其可靠性。
还有，即使用导线将第3半导体芯片19和第2半导体芯片14连接起来，或者将第3半导体芯片19的电路形成面与第2半导体芯片14的电路形成面相对载置，通过凸点对它们进行倒装片接合，也同样能够实现芯片叠层式半导体装置的小型化，提高其可靠性。
而且，即使是图4所示的层叠成3层的半导体装置，也最好将第2半导体芯片14及第3半导体芯片19分别配置在第1半导体芯片12及第2半导体芯片14上，以便使第2半导体芯片14及第3半导体芯片19的中心轴与基板10的中心轴重叠。这样，就能获得与上述第1及第2实施方式一样的效果。
综上所述，采用本发明涉及的半导体装置后，不会再像以前的半导体装置那样，由于第2半导体芯片周缘部比第1半导体芯片周缘部向外侧突出，致使第1粘接层从第1半导体芯片向外侧溢出的部分占了一些面积，所以必须增大基板的面积，因此可以实现半导体装置的小型化。而且，还可以不再像以前那样，由于要将导线配置在第1粘接层的溢出部分的外侧，因而不得不加大导线的长度，所以可以抑制将模压树脂注入模压模具的工序中发生的导线摆动的影响，而且还能防止导线互相短接。所以能提高半导体装置的可靠性。

Claims (12)

1、一种半导体装置，其特征在于：包括：具有电极凸垫的基板；
介有第1粘接层地装在所述基板上的第1半导体芯片；
介有第2粘接层地装在所述第1半导体芯片上，上面具有电极凸垫的第2半导体芯片；
连接所述基板的电极凸垫与所述第2半导体芯片的电极凸垫的导线；以及
封闭固定所述第1半导体芯片、所述第2半导体芯片及所述导线的模压树脂，
所述第1粘接层的周缘部从第1半导体芯片向外侧溢出；所述第2半导体芯片的周缘部比所述第1半导体芯片的周缘部更向外侧突出。
2、如权利要求1所述的半导体装置，其特征在于：所述第2半导体芯片的周缘部，比所述第1粘接层的周缘部更向外侧突出。
3、如权利要求1或2所述的半导体装置，其特征在于：所述第2半导体芯片的中心，相对于所述第1半导体芯片的中心有偏移。
4、如权利要求3所述的半导体装置，其特征在于：相对于所述第1半导体芯片的中心而言，所述第2半导体芯片的中心，朝着所述第1粘接层的周缘部中从所述第1半导体向外侧溢出最多的缘部的方向偏移。
5、如权利要求3所述的半导体装置，其特征在于：相对于所述第1半导体芯片的中心而言，所述第2半导体芯片的中心，朝着所述第1粘接层的周缘部中从所述基板算起的表面高度最大的缘部的方向偏移。
6、如权利要求3所述的半导体装置，其特征在于：所述第2半导体芯片的中心，与所述基板的中心大体一致。
7、一种半导体装置的制造方法，其特征在于：包括：在具有电极凸垫的基板上，配置第1半导体芯片的第1工序；
通过在所述基板与所述第1半导体芯片之间注入粘接剂，从而形成由所述粘接剂构成、而且周缘部从所述第1半导体芯片向外侧溢出的第1粘接层的第2工序；
将上面的周缘部具有电极凸垫的第2半导体芯片，介有第2粘接层地装到第1半导体芯片上的第3工序；
通过导线将所述基板的电极凸垫与所述第2半导体芯片的电极凸垫连接起来的第4工序；以及
通过模压树脂，将所述第1半导体芯片、所述第2半导体芯片及所述导线封闭固定的第5工序，
所述第3工序包括：使所述第2半导体芯片的周缘部比所述第1半导体芯片的周缘部更向外侧突出的工序。
8、如权利要求7所述的半导体装置的制造方法，其特征在于：所述第3工序包括：使所述第2半导体芯片的周缘部比所述第1粘接层的周缘部更向外侧突出的工序。
9、如权利要求7或8所述的半导体装置的制造方法，其特征在于：所述第1工序包括：配置所述第1半导体芯片，使其中心相对于所述基板的中心，朝着与在所述第2工序中注入所述粘接剂的缘部相反一侧的缘部的方向偏移的工序。
10、如权利要求7～9中任一项所述的半导体装置的制造方法，其特征在于：所述第3工序包括：载置所述第2半导体芯片，并使其中心与所述第1半导体芯片的中心偏移的工序。
11、如权利要求10所述的半导体装置的制造方法，其特征在于：所述第3工序包括：载置所述第2半导体芯片，并使其中心相对于所述第1半导体芯片的中心而言，朝在所述第2工序中注入所述粘接剂的缘部的方向偏移的工序。
12、如权利要求7～11中任一项所述的半导体装置的制造方法，其特征在于：所述第3工序包括：载置所述第2半导体芯片，并使其中心与所述基板的中心大体一致的工序。
CNB031570135A 2002-12-27 2003-09-09 半导体装置及其制造方法 Expired - Lifetime CN100421251C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002381135A JP3689694B2 (ja) 2002-12-27 2002-12-27 半導体装置及びその製造方法
JP2002381135 2002-12-27
JP2002-381135 2002-12-27

Publications (2)

Publication Number Publication Date
CN1512580A true CN1512580A (zh) 2004-07-14
CN100421251C CN100421251C (zh) 2008-09-24

Family

ID=32652758

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031570135A Expired - Lifetime CN100421251C (zh) 2002-12-27 2003-09-09 半导体装置及其制造方法

Country Status (3)

Country Link
US (2) US6992396B2 (zh)
JP (1) JP3689694B2 (zh)
CN (1) CN100421251C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101501841B (zh) * 2006-08-11 2011-07-06 威世通用半导体公司 半导体器件以及用于制造半导体器件的方法
CN101375299B (zh) * 2006-02-02 2012-08-08 松下电器产业株式会社 存储卡及存储卡的制造方法
CN112968109A (zh) * 2020-11-27 2021-06-15 重庆康佳光电技术研究院有限公司 一种驱动背板及其制作方法
CN113270375A (zh) * 2020-02-17 2021-08-17 铠侠股份有限公司 半导体装置及其制造方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401020B1 (ko) 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
US6853064B2 (en) * 2003-05-12 2005-02-08 Micron Technology, Inc. Semiconductor component having stacked, encapsulated dice
JP3718205B2 (ja) * 2003-07-04 2005-11-24 松下電器産業株式会社 チップ積層型半導体装置およびその製造方法
US6930378B1 (en) 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
JP3949665B2 (ja) * 2004-02-24 2007-07-25 株式会社東芝 半導体装置の製造方法
US7253511B2 (en) 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
US20060034029A1 (en) * 2004-08-13 2006-02-16 Cyntec Company Current detector with improved resistance adjustable range and heat dissipation
US7332801B2 (en) * 2004-09-30 2008-02-19 Intel Corporation Electronic device
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
WO2007049087A1 (en) * 2005-10-24 2007-05-03 Infineon Technologies Ag Semiconductor chip with amorphous crack-stop layer
US8012867B2 (en) * 2006-01-31 2011-09-06 Stats Chippac Ltd Wafer level chip scale package system
US7675180B1 (en) 2006-02-17 2010-03-09 Amkor Technology, Inc. Stacked electronic component package having film-on-wire spacer
US7633144B1 (en) 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
JP5502268B2 (ja) * 2006-09-14 2014-05-28 信越化学工業株式会社 システムインパッケージ型半導体装置用の樹脂組成物セット
JP2008166438A (ja) * 2006-12-27 2008-07-17 Spansion Llc 半導体装置およびその製造方法
US8198735B2 (en) 2006-12-31 2012-06-12 Stats Chippac Ltd. Integrated circuit package with molded cavity
JP2008098679A (ja) * 2008-01-07 2008-04-24 Renesas Technology Corp 半導体装置
US8258015B2 (en) * 2008-02-22 2012-09-04 Stats Chippac Ltd. Integrated circuit package system with penetrable film adhesive
US8304869B2 (en) * 2008-08-01 2012-11-06 Stats Chippac Ltd. Fan-in interposer on lead frame for an integrated circuit package on package system
CN101655514B (zh) * 2008-08-19 2014-12-10 福鲁克公司 对测试仪器进行调零的装置和方法
US8987056B2 (en) * 2008-11-19 2015-03-24 Stats Chippac Ltd. Integrated circuit package system with support carrier and method of manufacture thereof
US20110062599A1 (en) * 2009-09-17 2011-03-17 Joon Dong Kim Integrated circuit packaging system with package stacking and method of manufacture thereof
US20120224332A1 (en) * 2011-03-02 2012-09-06 Yun Jaeun Integrated circuit packaging system with bump bonded dies and method of manufacture thereof
US9679863B2 (en) * 2011-09-23 2017-06-13 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interconnect substrate for FO-WLCSP
JP2014036179A (ja) * 2012-08-10 2014-02-24 Ps4 Luxco S A R L 半導体装置
JP2021044435A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3644662B2 (ja) * 1997-10-29 2005-05-11 株式会社ルネサステクノロジ 半導体モジュール
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JP3481444B2 (ja) 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
JP4228457B2 (ja) 1999-03-15 2009-02-25 ソニー株式会社 電子モジュール及び電子機器
JP3565319B2 (ja) * 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
KR100533673B1 (ko) 1999-09-03 2005-12-05 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
JP2002026238A (ja) 2000-07-11 2002-01-25 Rohm Co Ltd チップオンチップ型電子部品
JP2002033441A (ja) * 2000-07-14 2002-01-31 Mitsubishi Electric Corp 半導体装置
JP3913481B2 (ja) * 2001-01-24 2007-05-09 シャープ株式会社 半導体装置および半導体装置の製造方法
CN1167123C (zh) * 2000-11-17 2004-09-15 矽品精密工业股份有限公司 封装胶体具有肩部的半导体封装件及用以封装该半导体封装件的模具
JP3839323B2 (ja) 2001-04-06 2006-11-01 株式会社ルネサステクノロジ 半導体装置の製造方法
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
JP3718205B2 (ja) * 2003-07-04 2005-11-24 松下電器産業株式会社 チップ積層型半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101375299B (zh) * 2006-02-02 2012-08-08 松下电器产业株式会社 存储卡及存储卡的制造方法
CN101501841B (zh) * 2006-08-11 2011-07-06 威世通用半导体公司 半导体器件以及用于制造半导体器件的方法
CN113270375A (zh) * 2020-02-17 2021-08-17 铠侠股份有限公司 半导体装置及其制造方法
CN113270375B (zh) * 2020-02-17 2024-02-09 铠侠股份有限公司 半导体装置及其制造方法
CN112968109A (zh) * 2020-11-27 2021-06-15 重庆康佳光电技术研究院有限公司 一种驱动背板及其制作方法

Also Published As

Publication number Publication date
US20060091563A1 (en) 2006-05-04
JP2004214360A (ja) 2004-07-29
CN100421251C (zh) 2008-09-24
US20040126926A1 (en) 2004-07-01
JP3689694B2 (ja) 2005-08-31
US6992396B2 (en) 2006-01-31

Similar Documents

Publication Publication Date Title
CN1512580A (zh) 半导体装置及其制造方法
CN1577841A (zh) 芯片层叠型半导体装置及其制造方法
CN1099711C (zh) 半导体器件及其制造方法
CN1208820C (zh) 半导体晶片、半导体装置及其制造方法
CN1271712C (zh) 具有从密封树脂暴露出来的散热器的半导体器件
CN1519928A (zh) 半导体器件及其制造方法
CN1445851A (zh) 轻薄叠层封装半导体器件及其制造工艺
CN1516898A (zh) 半导体装置及其制造方法
US8357565B2 (en) Integrated circuit package and a method for forming an integrated circuit package
CN1452245A (zh) 半导体器件及其制造方法
CN1665023A (zh) 树脂密封半导体器件和引线框架、及其制造方法
CN1337741A (zh) 具有可注入导电区的半导体封装件及其制造方法
CN1835222A (zh) 半导体器件及其制造方法
CN1679162A (zh) 基于基片的未模制封装
CN1551343A (zh) 电子元件封装结构及其制造方法
CN1264923A (zh) 半导体器件及其制造方法
CN1505150A (zh) 半导体装置及其制造方法
CN1453868A (zh) 多芯片封装体及其制造方法
CN105762084A (zh) 倒装芯片的封装方法及封装装置
CN1832659A (zh) 电路装置及其制造方法
CN1898794A (zh) 含有低k电介质的半导体器件用的电子封装材料
CN2636411Y (zh) 多芯片封装结构
CN1767178A (zh) 半导体载板及其制造方法与半导体封装组件
CN1193417C (zh) 电路装置的制造方法
CN100336217C (zh) 树脂密封型半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170802

Address after: California, USA

Patentee after: Sony Corp.

Address before: California, USA

Patentee before: Nova Semiconductor Ltd.

Effective date of registration: 20170802

Address after: California, USA

Patentee after: Nova Semiconductor Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20080924