CN2575844Y - 高散热效率的封装结构 - Google Patents
高散热效率的封装结构 Download PDFInfo
- Publication number
- CN2575844Y CN2575844Y CN 02252358 CN02252358U CN2575844Y CN 2575844 Y CN2575844 Y CN 2575844Y CN 02252358 CN02252358 CN 02252358 CN 02252358 U CN02252358 U CN 02252358U CN 2575844 Y CN2575844 Y CN 2575844Y
- Authority
- CN
- China
- Prior art keywords
- wafer
- pin
- carrier
- radiating block
- encapsulating structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
一种高散热效率的封装结构,主要将晶片(焊线晶片或覆晶晶片)以覆晶方式搭配热压合技术与一具有晶片容纳空间的承载器(导线架、贴带式承载器等)电性连接,之后再通过封装胶体将晶片与承载器固着成一体。所形成的晶片尺寸封装结构具有封装体积小、散热良好、可遮蔽电磁干扰,以及电性表现佳等优势。
Description
技术领域
本实用新型是有关于一种高散热效率的封装结构,且特别是有关于一种具有凹穴型态散热块(cavity type heat sink)的高散热效率封装结构。
背景技术
在高度情报化社会的今日,多媒体应用的市场不断地急速扩张着,集成电路封装技术亦需配合电子装置的数字化、网络化、区域连接化以及使用人性化的趋势发展。为达成上述的要求,必须强化电子组件的高速处理化、多机能化、集成化、小型轻量化及低价化等多方面的要求,于是集成电路封装技术也跟着朝向微型化、高密度化发展。一般的晶片尺寸封装泛指封装体边长约为晶片边长的1.2倍以下,或是晶片面积/封装面积大于80%以上的封装体,故晶片尺寸封装能够在非常小的面积上提出原有的功能,而且晶片尺寸封装能够利用标准的表面黏着技术(Surface Mount Technology,SMT)与设备,故晶片尺寸封装已广为业界所接受。而一般常见的晶片尺寸封装有凸块晶片承载封装(Bump Chip Carrier Package,BCC)、四方扁平无引脚封装(QuadFlat Nonleaded Package,QFN),以及导线架型封装(leadframe typepackage)等型态。
图1为公知凸块晶片承载器封装的结构剖面示意图。请参照图1,凸块承载器封装主要是由一晶片100、一黏着胶104、多条焊线106、多个终端108以及一封装胶体110所构成。其中,晶片100上具有多个导电焊垫102,且晶片100配置在黏着胶104上。晶片100上的导电焊垫102通过焊线106与终端108电性连接,而封装胶体110是用以包覆晶片100以及焊线106。此外,黏着胶104会暴露在封装胶体110外,以提升封装体的散热能力,而终端108亦会暴露于封装胶体110外,通过终端108可使得晶片100与其它组件或主机板电性连接。此种封装结构中,必须借助化学蚀刻的方式将黏着胶104暴露并制作出终端108,故工艺较为繁琐。
图2为公知四方扁平无引脚封装的结构剖面示意图。请参照图2,四方扁平无引脚封装主要是由一晶片200、一黏着胶204、多条焊线(bonding wire)206a、多条焊线206b、一导线架208,以及一封装胶体210所构成。其中,导线架208包括一晶片座208a以及多个引脚208b,而晶片200上具有多个导电焊垫202。晶片200通过黏着胶204配置于晶片座208a上,且晶片200上部份的导电焊垫202会通过焊线206b与引脚208b电性连接,而部份的导电焊垫202会通过焊线206a与晶片座208a电性连接,且通常为接地状态。封装胶体210是用以包覆晶片200、黏着胶204以及焊线206a、206b,并使晶片座208a与引脚208b暴露在封装胶体210外。晶片座208a暴露在封装胶体210外可提升封装体的散热能力,而引脚208b暴露于封装胶体210有利于与其它组件或主机板电性连接。
图3为公知导线架型封装的结构剖面示意图。请参照图3,导线架型封装主要是由一晶片300、一黏着胶304、多条焊线306、一导线架308,以及一封装胶体310所构成。其中,导线架308包括一晶片座308a以及多个引脚308b,而晶片300上具有多个导电焊垫302。晶片300通过黏着胶304配置于晶片座308a上,且晶片300上的导电焊垫302会通过焊线306与引脚308b电性连接。封装胶体310是用以包覆晶片300、黏着胶304、焊线306、晶片座308a以及部份的引脚308b。因此,暴露于封装胶体31外的引脚308b可与其它载具电性连接。此种封装结构必须通过引脚或是以外加散热块(heat sink)的方式将热导至外界,故其散热效率不甚理想。
上述各种封装体中所使用的晶片皆为焊线晶片(wire bondingchip),且都是通过焊线达到电性连接的目的,焊线不但使封装体的厚度无法有效缩减,且其与覆晶封装技术相较,并无法提供较短的导电路径。此外,若焊线晶片要以覆晶技术进行封装时,必须经过重配置(redistribution)方可实施,但晶片在经过重配置之后,常会有线路长度(circuit length)增加以及寄生电感较高等问题产生。
实用新型内容
本实用新型的目的是提出一种高散热效率的封装结构及其工艺,其可进一步降低封装体的厚度,并提供较短的导电路径。
为达本实用新型的上述目的,提出一种高散热效率的封装结构,其主要是由一散热块、一承载器、一黏着胶、多个第一电性接点、晶片、多个第二电性接点以及一封装胶体所构成。其中,散热块具有一凹穴,承载器配置于散热块上,由于散热块具有凹穴的缘故,承载器对应于凹穴处具有一凹陷的晶片容纳空间。散热块与承载器之间则是通过黏着胶来连接,黏着胶具有多个用以配置第一电性接点的开口,通过第一电性接点使得散热块与承载器上的部分区域(如接地引脚、晶片座等)电性连接。晶片配置于承载器上的晶片容纳空间中,其通过第二电性接点与承载器电性连接。封装胶体则配置于晶片容纳空间中,以将晶片与凹穴型承载器固着成一体。
本实用新型的高散热效率的封装结构中,位于黏着胶中的第一电性接点例如为焊球(solder ball),而用以将晶片与承载器电性连接的第二电性接点例如为金凸块或是锡铅凸块等金属凸块,其中金凸块例如是通过打线机所形成的金凸块(gold stud bump),或是通过电镀工艺所形成的金凸块。
本实用新型的高散热效率的封装结构中,承载器例如为一导线架,而此导线架例如是由一晶片座以及多个配置于晶片座外围的引脚所构成。其中,每一个引脚可分为内引脚以及外引脚两部分,且晶片座与外引脚位于不同平面(高度)上,如此即构成上述的晶片容纳空间。
本实用新型的高散热效率的封装结构中,散热块通过黏着胶中的第一电性接点与导线架上的晶片座以及部分引脚(如接地引脚)电性连接,故散热块可借此方式达到接地的目的。
本实用新型的高散热效率的封装结构中,导线架上的晶片座与晶片的主动表面之间例如配置有一黏着胶。
本实用新型的高散热效率的封装结构中,承载器例如为一贴带式承载器,而此贴带式承载器例如是由一贴带、一晶片座以及多个配置于晶片座外围的引脚所构成。其中,晶片座与引脚皆是配置于贴带上,且每一个引脚可分为内引脚以及外引脚两部分,此外,晶片座与外引脚位于不同平面(高度)上,如此即构成上述的晶片容纳空间。
本实用新型的高散热效率的封装结构中,散热块通过黏着胶中的第一电性接点与贴带式承载器上的晶片座以及部分引脚(如接地引脚)电性连接,故散热块可借此方式达到接地的目的。
本实用新型的高散热效率的封装结构中,晶片例如可直接使用焊线晶片或是覆晶晶片,而在晶片的主动表面与贴带式承载器的晶片座之间例如配置有一黏着胶。
另提出一种封装工艺包括下列步骤:(a)提供一具有凹穴的散热块、(b)形成一具有多个开口的黏着胶于散热块上、(c)形成多个第一电性接点于黏着胶的开口中、(d)提供一承载器,并将承载器通过黏着胶贴附于散热块上,其中承载器对应于凹穴处具有一凹陷的晶片容纳空间、(e)提供一晶片,此晶片具有一主动表面,且主动表面上配置有多个导电焊垫、(f)于晶片的导电焊垫上形成多个第二电性接点、(g)将晶片配置于晶片容纳空间内,并进行一热压合工艺,以使得晶片与承载器之间通过第二电性接点电性连接,以及(h)进行一灌胶工艺,将一封装胶体灌入该晶片容纳空间中。
本实用新型的封装工艺中,所使用的承载器例如为一导线架或是一贴带式承载器,晶片例如为一焊线晶片或是一覆晶晶片,而第二电性接点例如是金凸块或是锡铅凸块等金属凸块,其中金凸块例如是通过打线机所形成的金凸块(gold stud bump),或是通过电镀工艺所形成的金凸块。
本实用新型的封装工艺中,在步骤(g)该晶片配置于该晶片容纳空间之前,例如可提供一黏着胶,并将黏着胶配置于晶片的主动表面上,以使得晶片的主动表面可以通过黏着胶以及承载器与散热块电性连接。此外,在步骤(h)灌胶工艺之后,例如可再进行一切割工艺,以形成封装单体。
附图说明
图1为公知凸块晶片承载器封装的结构剖面示意图;
图2为公知四方扁平无引脚封装的结构剖面示意图;
图3为公知导线架型封装的结构剖面示意图;
图4A至图4F为依照本实用新型第一实施例中高散热效率的封装结构的制作流程剖面图;
图5为图4F中的高散热效率封装结构组装于印刷电路板上的示意图;
图6为依照本实用新型第一实施例中导线架的示意图;
图7A至图7F为依照本实用新型第二实施例中高散热效率的封装结构的制作流程剖面图;
图8为图7F中的高散热效率封装结构组装于印刷电路板上的示意图;以及
图9A至图9C为依照本实用新型第二实施例中贴带式承载器的示意图。
100、200、300:晶片
102、202、302:导电焊垫
104、204、304:黏着胶
106、206a、206b、306:焊线
108:终端
110、210、310:封装胶体
208、308:导线架
208a、308a:晶片座
208b、308b:引脚
400:散热块
402:凹穴
404:黏着胶
404a:开口
406a、406b:第一电性接点
408:晶片
408a:主动表面
410:导电焊垫
412:第二电性接点
414:黏着胶
416:封装胶体
500:导线架
502:晶片座
504:引脚
504a:内引脚
504b:外引脚
506:晶片容纳空间
600:导热垫
602:第三电性接点
700:印刷电路板
800:贴带式承载器
802:贴带
804:晶片座
806:引脚
806a:内引脚
806b:外引脚
808:晶片容纳空间
810:开孔
具体实施方式
第一实施例
图4A至图4F为依照本实用新型第一实施例中高散热效率的封装结构的制作流程剖面图。首先请参照图4A,提供一散热块400,散热块400具有一凹穴402。接着提供一黏着胶404,并将其配置于具有凹穴402的散热块400上。其中,黏着胶404具有多个开口404a。
接着请参照图4B,于黏着胶404的开口404a中形成第一电性接点406a、406b。其中,第一电性接点406a、406b例如略微突出黏着胶404的表面,以利后续与组件或主机板(未绘示)电性连接。
接着请参照图4C,提供一承载器,本实施例所使用的承载器例如为一导线架500,导线架500主要是由一晶片座502以及多个环绕于晶片座502周围的引脚504所构成,其中引脚504可分为内引脚504a与外引脚504b两部分。此外,导线架500的引脚504中有部分为接地的引脚(ground lead),这些接地的引脚504便可通过第一电性接点406b与散热块400电性连接,而导线架500的晶片座502则可通过第一电性接点406a与散热块400电性连接。
同样请参照图4C,由于散热块400具有一凹穴402,故导线架500对应于凹穴402的位置会具有一晶片容纳空间506,此晶片容纳空间506的深度可针对所欲封装的晶片进行设计。
接着请参照图4D,提供一晶片408,此晶片408直接使用一般的焊线晶片或是一覆晶晶片,晶片408具有一主动表面408a,而主动表面408a则配置有多个导电焊垫410。接着于晶片408的导电焊垫410上形成第二电性接点412,此第二电性接点412例如是金凸块或是锡铅凸块等金属凸块,其中金凸块例如是通过打线机所形成的金凸块(gold stud bump),或是通过电镀工艺所形成的金凸块,此外,亦可于晶片408的主动表面408a上配置一黏着胶414。之后进行一热压合工艺,以将晶片408与导线架500电性连接,在热压合的过程中,晶片408会通过第二电性接点412与导线架500上的内引脚504a电性连接,而晶片408的主动表面408亦会通过黏着胶414、晶片座502及第一电性接点406a与散热块400电性连接。
接着请参照图4E,在热压合工艺之后,接着进行一灌胶工艺,以将一封装胶体416填入晶片容纳空间506中,而通过封装胶体416即可将晶片408与导线架500固着成一体。
接着请参照图4F,在进行灌胶工艺之后,接着进行一切割工艺,将多余的部分移除以形成一封装单体。
图5为图4F中的高散热效率封装结构组装于印刷电路板上的示意图。请参照图5,由图中可知,上述的封装单体(图4F)配置于一印刷电路板700上,通过印刷电路板700作为其承载器。其中,印刷电路板700与导线架500的外引脚504b电性连接,使得晶片408可通过导线架500以及印刷电路板700达到构装的目的。
本实施例中,印刷电路板700与导线架500的外引脚504b之间例如通过电性接点602作为电性连接的媒介,其中第三电性接点602例如是锡铅合金(solder paste)。此外,印刷电路板700与晶片408之间例如配置有一导热垫600,此导热垫600用将晶片408背面的热传导至印刷电路板700之后进行散热,以进一步提升封装单体的散热能力。
图6为依照本实用新型第一实施例中导线架的示意图。请参照图6,由图式可知,引脚504可区分为内引脚504a与外引脚504b两部分。其中,部份内引脚504a与晶片座502的连接处例如可以采用去脚(lead break)的设计,此去脚设计将可使得内引脚504a与晶片座502之间在分离上的处理更为容易。上述之去脚设计在后续的工艺中将会被移除,以使得内引脚504a与晶片座502之间不会因此而短路。
第二实施例
图7A至图7F为依照本实用新型第二实施例中高散热效率的封装结构的制作流程剖面图。首先请参照图7A,提供一散热块400,散热块400具有一凹穴402。接着提供一黏着胶404,并将其配置于具有凹穴402的散热块400上。其中,黏着胶404具有多个开口404a。
接着请参照图7B,于黏着胶404的开口404a中形成第一电性接点406a、406b。其中,第一电性接点406a、406b例如略微突出黏着胶404的表面,以利后续与组件或主机板(未绘示)电性连接。
接着请参照图7C,提供一承载器,本实施例所使用的承载器例如为一贴带式承载器800,贴带式承载器800主要是由一贴带802、一晶片座804以及多个环绕于晶片座804周围的引脚806所构成,其中引脚806可分为内引脚806a与外引脚806b两部分。此外,贴带式承载器800的引脚806中有部分为接地的引脚,这些接地的引脚806便可通过第一电性接点406a与散热块400电性连接,而贴带式承载器800的晶片座804则可通过第一电性接点406b与散热块400电性连接。
同样请参照图7C,由于散热块400具有一凹穴402,故贴带式承载器800对应于凹穴402的位置会具有一晶片容纳空间808,此晶片容纳空间808的深度可针对所欲封装的晶片进行设计。
接着请参照图7D,提供一晶片408,此晶片408直接使用一般的焊线晶片或是一覆晶晶片,晶片408具有一主动表面408a,而主动表面408a则配置有多个导电焊垫410。接着于晶片408的导电焊垫410上形成第二电性接点412,此第二电性接点412例如是金凸块或是锡铅凸块等金属凸块,其中金凸块例如是通过打线机所形成的金凸块,或是通过电镀工艺所形成的金凸块,此外,亦可于晶片408的主动表面408a上配置一黏着胶414。之后进行一热压合工艺,以将晶片408与贴带式承载器800电性连接,在热压合的过程中,晶片408会通过第二电性接点412与贴带式承载器800上的内引脚806a电性连接,而晶片408的主动表面408亦会通过黏着胶414、晶片座804及第一电性接点406a与散热块400电性连接。
接着请参照图7E,在热压合工艺之后,接着进行一灌胶工艺,以将一封装胶体416填入晶片容纳空间808中,而通过封装胶体416即可将晶片408与贴带式承载器800固着成一体。
接着请参照图7F,在进行灌胶工艺之后,接着进行一切割工艺,将多余的部分移除以形成一封装单体。
图8为图7F中的高散热效率封装结构组装于印刷电路板上的示意图。请参照图8,由图中可知,上述的封装单体(图7F)配置于一印刷电路板700上,通过印刷电路板700作为其承载器。其中,印刷电路板700与贴带式承载器800的外引脚806b电性连接,使得晶片408可通过贴带式承载器800以及印刷电路板700达到构装的目的。
本实施例中,印刷电路板700与贴带式承载器800的外引脚806b之间例如通过电性接点602作为电性连接的媒介,其中第三电性接点602例如是锡铅合金。此外,印刷电路板700与晶片408之间例如配置有一导热垫600,此导热垫600用将晶片408背面的热传导至印刷电路板700之后进行散热,以进一步提升封装单体的散热能力。
图9A至图9C为依照本实用新型第二实施例中贴带式承载器的示意图。请同时参照图9A、图9B与图9C,引脚806可区分为内引脚806a与外引脚806b两部分。其中,部份内引脚806a与晶片座804的连接处例如可以采用去脚的设计,此去脚设计将可使得内引脚806a与晶片座804之间在分离上的处理更为容易。上述的去脚设计在后续的工艺中将会被移除,以使得内引脚806a与晶片座804之间不会因此而短路。
在图9A中,贴带式承载器800上的开孔位置对应于晶片座804,以使得晶片座804可以直接接地,而在图9B与图9C中,贴带式承载器800的引脚806设计晶片座804与内引脚806a下方皆有贴带802支撑,且在晶片座804下方的贴带802具有多个开孔810,透过这些开孔810可以使得晶片座804接地。此外,在图9C中,贴带式承载器800上的外引脚806b末端采用连接垫(connecting pad)812的设计。
综上所述,本实用新型的高散热效率的封装结构及其工艺至少具有下列优点:
1.本实用新型的高散热效率的封装结构使用导线架与贴带式承载器,不但面积小且厚度低,故十分符合小型化的需求。
2.本实用新型的高散热效率的封装结构中,散热片经由电性接点达到接地的目的,且比晶片稍大的散热块具有良好的电磁干扰遮蔽效果(EMI shielding)。
3.本实用新型的高散热效率的封装结构中,不需使用到焊线作为电性连接的媒介,使得封装体积缩小。
4.本实用新型的高散热效率的封装结构不但可将覆晶晶片,亦可直接将现行的绕线晶片与导线架电性连接,无须再进行重配置,可进一步减少线路长度增加以及寄生电感的问题,同时可以缩短新晶片开发的时间和成本。
5.本实用新型的封装工艺以覆晶方式搭配上成熟的热压合技术取代打线技术,不但合格率高、信赖性佳,且导电路径的缩短使得封装体的线性表现十分良好。
6.本实用新型的封装工艺中,贴带式承载器与晶片接合时可以不使用焊料(solder material),故凸块间距(bump pitch)可缩减至约45微米。
7.本实用新型的高散热效率的封装结构中,贴带式承载器可以设计为各种不同的型态,可承载各种不同晶片。
Claims (9)
1.一种高散热效率的封装结构,其特征是,包括:
一散热块,该散热块具有一凹穴;
一承载器,配置于该散热块上,其中该承载器对应于该凹穴处具有一凹陷的晶片容纳空间;
一黏着胶,配置于该散热块与该承载器之间,其中该黏着胶具有多个开口;
多个第一电性接点,配置于该些开口中,该承载器与该散热块电性连接;
一晶片,配置于该晶片容纳空间中,其中该晶片具有一主动表面,且该主动表面上配置有多个导电焊垫;以及
多个第二电性接点,配置于该些导电焊垫与该承载器之间,该晶片与该承载器电性连接。
2.如权利要求1所述的高散热效率的封装结构,其特征是,该承载器为一导线架,该导线架包括:
一晶片座;以及
多个引脚,配置于该晶片座的外围,其中每一该些引脚由一内引脚与一外引脚所构成,且该晶片座与该些外引脚位于不同平面上,以构成该晶片容纳空间。
3.如权利要求2所述的高散热效率的封装结构,其特征是,该晶片座通过该些第一电性接点与该散热块电性连接。
4.如权利要求2所述的高散热效率的封装结构,其特征是,部分该些引脚通过该些第一电性接点与该散热块电性连接。
5.如权利要求2所述的高散热效率的封装结构,其特征是,更包括一黏着胶,该黏着胶配置于该晶片座与该晶片的该主动表面之间。
6.如权利要求1所述的高散热效率的封装结构,其特征是,该承载器为一贴带式承载器,该贴带式承载器包括:
一贴带;
一晶片座,配置于该贴带上;以及
多个引脚,配置于该贴带上该晶片座的外围,其中每一该些引脚具有一内引脚与一外引脚,且该晶片座与该些外引脚位于不同平面上,构成该晶片容纳空间。
7.如权利要求6所述的高散热效率的封装结构,其特征是,该晶片座通过该些第一电性接点与该散热块电性连接。
8.如权利要求6所述的高散热效率的封装结构,其特征是,部分该些引脚通过该些第一点性接点与该散热块电性连接。
9.如权利要求6所述的高散热效率的封装结构,其特征是,更包括一黏着胶,该黏着胶配置于该晶片座与该晶片的该主动表面之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02252358 CN2575844Y (zh) | 2002-09-29 | 2002-09-29 | 高散热效率的封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 02252358 CN2575844Y (zh) | 2002-09-29 | 2002-09-29 | 高散热效率的封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN2575844Y true CN2575844Y (zh) | 2003-09-24 |
Family
ID=33721869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 02252358 Expired - Lifetime CN2575844Y (zh) | 2002-09-29 | 2002-09-29 | 高散热效率的封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN2575844Y (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102194774A (zh) * | 2010-03-19 | 2011-09-21 | 立锜科技股份有限公司 | 散热型覆晶封装结构及其应用 |
CN101800204B (zh) * | 2009-02-11 | 2012-01-11 | 日月光半导体制造股份有限公司 | 具有模锁的半导体封装构造及其散热片 |
-
2002
- 2002-09-29 CN CN 02252358 patent/CN2575844Y/zh not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101800204B (zh) * | 2009-02-11 | 2012-01-11 | 日月光半导体制造股份有限公司 | 具有模锁的半导体封装构造及其散热片 |
CN102194774A (zh) * | 2010-03-19 | 2011-09-21 | 立锜科技股份有限公司 | 散热型覆晶封装结构及其应用 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW523887B (en) | Semiconductor packaged device and its manufacturing method | |
CN1271712C (zh) | 具有从密封树脂暴露出来的散热器的半导体器件 | |
US7279784B2 (en) | Semiconductor package | |
US7378299B2 (en) | Leadless semiconductor package and manufacturing method thereof | |
US7205178B2 (en) | Land grid array packaged device and method of forming same | |
CN1041254C (zh) | 三维结构的半导体器件 | |
US6781242B1 (en) | Thin ball grid array package | |
KR101333389B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
CN1914719A (zh) | 倒装晶片四方扁平无引脚封装及其方法 | |
CN1516898A (zh) | 半导体装置及其制造方法 | |
CN1700458A (zh) | 具有第一和第二导电凸点的半导体封装及其制造方法 | |
CN1531085A (zh) | 半导体器件 | |
CN1531075A (zh) | 电子装置及其制造方法 | |
CN1652314A (zh) | 引线框架、半导体芯片封装、及该封装的制造方法 | |
CN1835222A (zh) | 半导体器件及其制造方法 | |
EP2287898A2 (en) | Shrink Package on Board | |
US9324636B2 (en) | Resin-sealed semiconductor device and associated wiring and support structure | |
CN2636411Y (zh) | 多芯片封装结构 | |
US7592694B2 (en) | Chip package and method of manufacturing the same | |
TW571406B (en) | High performance thermally enhanced package and method of fabricating the same | |
JP2006527924A (ja) | 積層可能な集積回路パッケージおよびその方法 | |
CN1228839C (zh) | 一种多晶粒封装结构 | |
CN1929120A (zh) | 堆叠型芯片封装结构、芯片封装体及其制造方法 | |
CN2575844Y (zh) | 高散热效率的封装结构 | |
CN2572564Y (zh) | 晶粒级封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CX01 | Expiry of patent term |
Expiration termination date: 20120929 Granted publication date: 20030924 |