JP3217041B2 - 電子部品の実装構造 - Google Patents

電子部品の実装構造

Info

Publication number
JP3217041B2
JP3217041B2 JP10853999A JP10853999A JP3217041B2 JP 3217041 B2 JP3217041 B2 JP 3217041B2 JP 10853999 A JP10853999 A JP 10853999A JP 10853999 A JP10853999 A JP 10853999A JP 3217041 B2 JP3217041 B2 JP 3217041B2
Authority
JP
Japan
Prior art keywords
electronic component
solder
mounting structure
pad
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10853999A
Other languages
English (en)
Other versions
JP2000299407A (ja
Inventor
武也 須賀
Original Assignee
埼玉日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 埼玉日本電気株式会社 filed Critical 埼玉日本電気株式会社
Priority to JP10853999A priority Critical patent/JP3217041B2/ja
Publication of JP2000299407A publication Critical patent/JP2000299407A/ja
Application granted granted Critical
Publication of JP3217041B2 publication Critical patent/JP3217041B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子部品の実装構
造に関し、特に、BGA(ボール・グリッド・アレイ)
型半導体装置において、スペーサを用いることにより、
半田ボールの接合部に応力集中を発生させない電子部品
の実装構造に関する。
【0002】
【従来の技術】従来の電子部品の実装構造について、図
面を参照して説明する。先ず、従来の電子部品につい
て、図面を参照して説明する。図9は、従来例における
BGA型半導体装置の模式側面図を示している。同図に
おいて、15はBGA型半導体装置であり、基板60、
半導体ダイ50及び半田ボール20から構成してあり、
基板60の上面には半導体ダイ50がマウントされ、基
板60の底面には半田ボール20がマトリックス状に配
設されたパッド70に半田接合してある。また、多数の
ボンドパットを有する半導体ダイ50は、フェースアッ
プでワイヤーボンディングされ、基板60を介して半田
ボール20に電気的に接続してある。
【0003】上記のBGA型半導体装置15の実装構造
について、図面を参照して説明する。図10は、従来例
におけるBGA型半導体装置の実装構造の模式側面図を
示している。同図において、BGA型半導体装置15
は、配線基板80に搭載され、半田ボール20を、配線
基板80の表面にマトリックス状に配設してある配線基
板パッド90にリフロー加熱により半田接合してある。
【0004】次に、半田ボール20の半田接合状態につ
いて、図面を参照して説明する。図11は、従来例にお
ける半田ボールの模式拡大側面図で、(a)はリフロー
加熱前の側面図を、(b)はリフロー加熱後の側面図を
示してある。同図(a)において、配線基板80の配線
基板パッド90上に半田ペースト100を印刷し、その
上に、BGA型半導体装置15の半田ボール20を搭載
してある。また、同図(b)において、半田ペースト1
00は半田ボール20と溶融して一体となり、半田ボー
ル20は、パッド70と配線基板パッド90を物理的か
つ電気的に接続してある。
【0005】ここで、リフロー加熱前において、半田ボ
ール20は球形状を維持しているが、リフロー加熱によ
り、半田ペースト100と半田ボール20が溶融し一体
となった半田ボール20は、BGA型半導体装置15の
自重により、下方向につぶされて中央部が膨らんだ形状
となる。また、リフロー加熱前と加熱後では、基板60
の高さはH5だけ低くなる。
【0006】このように、半田ボール20がつぶれる
と、配線基板80の配線基板パッド90の接合面付近に
おける半田ボール20の接合部分は、くびれた形状とな
り断面積が急激に小さくなり応力集中が発生するので、
疲労破壊を起こしやすくなる。また、BGA型半導体装
置15のパッド70と半田ボール20の接合部分も同様
である。このため、このくびれた接合部分は、例えば、
熱歪みや衝撃による外力が作用すると応力集中し、特
に、パッド70または配線基板パッド90の半田接合境
界面からクラック等の疲労破壊を起こす危険性が高いと
いった問題があった。
【0007】なお、本発明に類似する技術として、第3
012948号公報において開示されているBGA電子
部品の技術がある。しかし、この技術は、BGAと配線
基板の熱膨張率が非常に相違するために、これらが温度
上昇するたびに、外周部の半田ボール程大きな熱歪みを
受けて、金属疲労によりひび割れることを防止する技術
であり、電気的な接続をしていない金属ボールをBGA
の四隅に設けることにより、この金属ボールがBGAと
配線基板を物理的に接続し、半田ボールが受ける熱歪み
による応力を低減する技術であることから、本発明が解
決しようとする課題を解決することができない。
【0008】
【発明が解決しようとする課題】本発明は、上記の問題
を解決すべくなされたものであり、スペーサを用いて、
半田ボールを円筒状に半田接合させることにより、半田
ボールがつぶれて半田接合され、そのくびれた接合部分
が応力集中による疲労破壊を起こすことを未然に防止
し、個々の半田ボールの物理的接続強度及びその接続信
頼性を向上する電気部品の実装構造の提供を目的とす
る。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、半田ボールを外部接続子とする電子部品を、配線基
板等の被搭載物に搭載する実装構造において、前記電子
部品と前記被搭載物との間に挟まれ、この隙間を一定に
保持する半田の溶融温度では熱変形しない剛体からなる
スペーサと、このスペーサと半田接合する、前記電子部
品と前記被搭載物との間に挟まれる部分を除き前記電子
部品の上面外形より大きな内周形状を有する環状の補強
部材とを具備する構成としてある。このようにすると、
個々の半田ボールの接続強度を向上させることができ
る。
【0010】また、本発明の電子部品の実装構造は、前
記補強部材を、前記電子部品または前記被搭載物のいず
れか一方の線膨張係数とほぼ同じ先膨張係数を有する構
成としてある。 このようにすると、電子部品がセラミッ
クなどの線膨張係数の小さい材質からなる場合に、線膨
張係数が大きい被搭載物の温度上昇による熱膨張を抑制
することができるので、半田ボールに作用する熱歪みに
よる外力を小さくすることができる。
【0011】
【0012】
【0013】
【0014】また、本発明の電子部品の実装構造は、
記スペーサを、前記被搭載物に半田接合した構成として
ある。このようにすると、電子部品を表面実装する際の
既存の生産プロセスを有効に利用することができ、容易
にスペーサを被搭載物に接合することができる。
【0015】また、本発明の電子部品の実装構造は、
記電子部品と前記被搭載物の間に、チップ部品や半導体
装置等の電子部品を搭載した構成としてある。このよう
にすると、電子部品と被搭載物の間に確保した隙間を有
効に利用して、異なる部品を搭載することができるの
で、特に、電子部品がMCM(マルチ・チップ・モジュ
ール)である場合に、スペースを有効に活用して高密度
実装を行うことができる。
【0016】
【発明の実施の形態】以下、本発明の第一実施形態に係
る電子部品の実装構造について、図面を参照して説明す
る。先ず、電子部品について、図面を参照して説明す
る。図1は、第一実施形態における電子部品の模式図で
あり、(a)は底面図を、(b)は側面図を示してい
る。
【0017】同図において、10はBGA型半導体装置
であり、基板60の底面に、パッド70がマトリックス
状に配設してあり、基板60の四隅の各パッド70に
は、半田メッキ40された銅(以下、Cuと総称す
る。)からなる金属ボール30を半田接合してあり、そ
の他のパッド70には、半田ボール20を半田接合して
ある。なお、その他の構造については、従来例における
BGA型半導体装置15と同様としてある。
【0018】次に、上記のBGA型半導体装置10の実
装構造について、図面を参照して説明する。図2は、第
一実施形態におけるBGA型半導体装置の実装構造の模
式側面図を示している。同図において、BGA型半導体
装置10は、配線基板80に搭載され、リフロー加熱に
より半田ボール20と金属ボール30を配線基板80の
表面に配設してある配線基板パッド90に半田接合して
ある。
【0019】次に、金属ボール30の半田接合状態につ
いて、図面を参照して説明する。図3は、第一実施形態
における金属ボールの模式拡大側面図で、(a)はリフ
ロー加熱前の側面図を、(b)はリフロー加熱後の側面
図を示してある。同図(a)において、配線基板80の
配線基板パッド90上に半田ペースト100を印刷し、
その上に、半田メッキ40してある金属ボール30を搭
載してある。また、同図(b)において、半田ペースト
100は半田メッキ40と溶融して一体となり、パッド
70と配線基板パッド90を物理的かつ電気的に接続し
てある。
【0020】ここで、リフロー加熱後において、金属ボ
ール30は、材質がCuとしてあるので、半田の溶融温
度では溶融して変形するといったことがないので、球形
状を維持している。このため、パッド70と配線基板パ
ッド90に挟まれた金属ボール30の直径より、パッド
70と配線基板パッド90が接近することはなく、リフ
ロー加熱前と加熱後では、基板60の高さはHだけ低く
なる。また、このH寸法は、BGA型半導体装置10が
重くなったとしても、大きくなることがないことは勿論
である。
【0021】次に、半田ボール20の半田接合状態につ
いて、図面を参照して説明する。図4は、第一実施形態
における半田ボールの模式拡大側面図で、(a)はリフ
ロー加熱前の側面図を、(b)はリフロー加熱後の側面
図を示してある。同図(a)において、配線基板80の
配線基板パッド90上に半田ペースト100を印刷し、
その上に、BGA型半導体装置15の半田ボール20を
搭載してある。また、同図(b)において、半田ペース
ト100は半田ボール20と溶融して一体となり、この
一体となった半田ボール20は、パッド70と配線基板
パッド90を物理的かつ電気的に接続してある。
【0022】ここで、リフロー加熱後において、基板6
0は金属ボール30によりH寸法以上は配線基板パッド
90に接近することがないので、BGA型半導体装置1
0が重くても、半田ボール20は、従来例のように押し
つぶされることがなく、パッド70と配線基板パッド9
0を円筒状に半田接合することができる。このようにす
ることにより、半田ボール20は、接合部分のくびれに
よる応力集中が発生しないので接続強度が向上する。ま
た、この半田ボール20の形状は、パッド70の直径、
配線基板パッド90の直径、半田ボール20の直径、半
田ペースト100の塗布量及び金属ボール30の直径と
に関係し、これらを調整することにより、容易に円筒状
とすることができる。なお、この円筒状の形状は、ほぼ
円筒状であれば応力の集中を防止できるので、例えば、
樽状とすることも可能である。
【0023】上述したように、第一実施形態の電子部品
の実装構造は、半田ボール20は、応力集中するくびれ
た接合部分がなく、接続強度を向上させることができる
ので、熱歪みや衝撃による外力が作用しても、特に、パ
ッド70または配線基板パッド90の半田接合境界面か
らクラック等の疲労破壊を起こす危険性を排除すること
ができる。また、金属ボール30の材質としては、Cu
に限定するものではなく、ニッケル(以下、Niと総称
する。)系合金などの、半田より融点の高い金属を使用
することができる。また、金属ボール30は、パッド7
0と配線基板パッド90を半田接合することにより、物
理的な接続としてだけではなく、電気的な接続とするこ
ともできる。
【0024】以下、本発明の第二実施形態に係る電子部
品の実装構造について、図面を参照して説明する。図5
は、第二実施形態におけるBGA型半導体装置の実装構
造の模式側面図を示している。同図において、12はB
GA型半導体装置であり、配線基板82に搭載され、リ
フロー加熱により半田ボール20と基板60の底面中央
部に配設した金属ボール30を、配線基板82の表面に
配設してある配線基板パッド90と配線基板パッド92
に半田接合してある。
【0025】BGA型半導体装置12は、基板60の底
面の中央部を除き、パッド70が整列して配設してあ
り、このパッド70上に、半田ボール20を半田接合し
てある。また、基板60の底面の中央部に、パッド72
が配設してあり、パッド72上に、半田メッキ40され
たCuからなる金属ボール30を半田接合してある。ま
た、金属ボール30と半田接合される配線基板82の配
線基板パッド92は、パッド72より大きくしてあるの
で、金属ボール30を配線基板パッド92に接続強度を
向上させて半田接合することができる。
【0026】ここで、金属ボール30を一個とする場合
には、金属ボール30の位置としては、BGA型半導体
装置12のほぼ重心位置に配設されることが必要であ
る。このように、金属ボール30がBGA型半導体装置
12のほぼ重心位置に配設されると、BGA型半導体装
置12の重さを金属ボール30が受けることができ、一
点支持によるアンバランスとなる重さを半田ボール20
の表面張力が受けることができるので、パッド70と配
線基板パッド90の距離を一定に保持することができ
る。なお、その他のBGA型半導体装置12の構造につ
いては、従来例と同様としてある。
【0027】上述した実装構造における金属ボール30
の半田接合状態については、第一実施形態と同様に、リ
フロー加熱後において、金属ボール30は、材質がCu
としてあるので、半田の溶融温度では変形することなく
球形状を維持する。このため、金属ボール30の直径よ
り、パッド70と配線基板パッド90が接近することは
なく、基板60の高さは、リフロー加熱前と加熱後で
は、Hだけ低くなるが、第一実施形態と同様に、リフロ
ー加熱後において、基板60は、金属ボール30により
H寸法以上は配線基板パッド90に接近しない。
【0028】したがって、半田ボール20の半田接合状
態については、BGA型半導体装置10が重くても、半
田ボール20は、従来例のように押しつぶされることが
なく、ほぼ円筒状に半田接合することができ、応力集中
するくびれた半田接合部分が発生しないので、接続強度
を向上させることができる。
【0029】上述したように、第二実施形態の電子部品
の実装構造は、金属ボール30をBGA型半導体装置1
2のほぼ重心位置に設けることによって、半田ボール2
0は、応力集中しないので、接続強度を向上させること
ができる。したがって、半田ボール20に熱歪みや衝撃
による外力が作用しても、パッド70または配線基板パ
ッド90の半田接合境界面からクラック等の疲労破壊を
起こす危険性を排除することができる。また、配線基板
パッド92は、パッド72より大きくしてあるので、金
属ボール30と配線基板パッド92の半田フィレットが
大きく形成され、半田接続面積が増し接続強度を向上さ
せることができる。
【0030】また、金属ボール30の配設位置及び配設
数は、配設数が一箇所の場合にはBGA型半導体装置1
2のほぼ重心位置である必要があるが、この配設位置及
び配設数に限定するものではなく、例えば、基板60の
底面の空きスペースが対角線上の二箇所にある場合に
は、この空きスペースに金属ボール30を配設すること
ができる。
【0031】以下、本発明の第三実施形態に係る電子部
品の実装構造について、図面を参照して説明する。図6
は、第三実施形態におけるMCM型半導体装置の実装構
造の模式側面図を示している。同図において、13はM
CM型半導体装置であり、配線基板80に搭載され、リ
フロー加熱により半田ボール20と金属ボール30を配
線基板80の表面に配設してある配線基板パッド90に
半田接合してある。
【0032】MCM型半導体装置13は、基板63の上
面に、半導体ダイ51及びチップ部品52を搭載してあ
り、また、基板63の底面の中央部を除いて、パッド7
0が整列して配設してある。また、これらパッド70の
四隅の各パッド70上には、金属ボール30が半田接合
してあり、その他のパッド70上には、半田ボール20
を半田接合してある。さらにまた、基板60の底面の中
央部に、半導体ダイ53を実装してある。
【0033】ここで、金属ボール30を用いることによ
り、第一実施形態と同様に、半田ボール20の接続強度
を向上させるとともに、パッド70と配線基板パッド9
0の距離が金属ボール30により一定に保持されるの
で、基板63の底面にも上面と同様に半導体ダイ53を
実装することができ、高密度実装を行うことができる。
また、半導体ダイ53の代わりに、チップ部品52など
を実装することも可能であることは勿論である。
【0034】ここで、金属ボール30は、基板63の底
面に整列して配設してあるパッド70の四隅の各パッド
70上に半田接合してあるので、MCM型半導体装置1
3は、半導体ダイ51によって重心が中心から偏心して
いる場合であっても、金属ボール30により四点支持さ
れ、半田ボール20がつぶれるように変形して半田接合
されることはない。したがって、半田ボール20の接続
強度を向上させることができ、パッド70と配線基板パ
ッド90の距離は金属ボール30の直径と同じ寸法に保
持されるので、基板63の底面の空きスペースに他の電
子部品を実装することができる。また、その他のMCM
型半導体装置13の構造については、従来例と同様とし
てある。
【0035】上述したように、第三実施形態の電子部品
の実装構造は、MCM型半導体装置13のように重心位
置が偏心している場合であっても、基板63の底面の四
隅に配設した金属ボール30がMCM型半導体装置13
を四点支持するので、半田ボール20にくびれた接合部
分が形成されることがなく、半田ボール20の接続強度
を向上させることができる。したがって、半田ボール2
0に熱歪みや衝撃による外力が作用しても、パッド70
または配線基板パッド90の半田接合境界面からクラッ
ク等の疲労破壊を起こす危険性を排除することができ
る。
【0036】また、基板63の底面と配線基板80の上
面の距離が一定に保持されることから、基板63の底面
に空きスペースがある場合には、この空きスペースに半
導体ダイ53などの電子部品を実装して、高密度実装を
行うことができる。
【0037】以下、本発明の第四実施形態に係る電子部
品の実装構造について、図面を参照して説明する。図7
は、第四実施形態における電子部品の模式図であり、
(a)は底面図を、(b)は側面図を示している。ま
た、図8は、第四実施形態におけるBGA型半導体装置
の実装構造の模式側面図を示している。図7において、
14はBGA型半導体装置であり、材質がセラミックか
らなる基板60の底面に、パッド70がマトリックス状
に配設してあり、パッド70上に半田ボール20を半田
接合してあり、また、基板60の底面の四隅端に、補強
パッド74が配設してあり、この補強パッド74に、正
八角形の環状の板部材からなる補強部材34を半田接合
した構造としてある。
【0038】また、図8において、4は実装構造であ
り、BGA型半導体装置14は配線基板80に搭載さ
れ、リフロー加熱により半田ボール20と補強部材34
の下面補強パッド76を配線基板80の表面に配設して
ある配線基板パッド90と配線基板補強パッド77に半
田接合した構造としてある。
【0039】補強部材34は、材質を基板60の材質と
同じセラミックとしてあり、正八角形の環状の形状とし
てあり、八角形の一辺おきの各辺の上面中央部に上面補
強パッド75が配設してあり、基板60の補強パッド7
4と高温半田21により半田接合してある。ここで、補
強パッド74が配設してある補強部材34の部分は、B
GA型半導体装置14の基板60と配線基板80に挟ま
れるが、その他の部分の内周形状は、基板60の上面外
形より大きくしてある。このようにすることにより、リ
フロー加熱する際に、熱風が基板60底面の半田ボール
20の周囲を良好に循環することができ、半田の未溶解
不良を防止することができる。
【0040】また、八角形の角部の底面には、配線基板
80の配線基板補強パッド77に半田接合される下面補
強パッド73が配設してあり、補強部材34の厚さは、
BGA型半導体装置14が実装されたときに、基板60
が寸法Hだけ低くなる厚さとしてある。なお、その他の
構造については、従来例のBGA型半導体装置15と同
様としてある。
【0041】ここで、リフロー加熱後において、BGA
型半導体装置14は、補強部材34によりH寸法以上は
配線基板パッド90に接近することがないので、半田ボ
ール20は、従来例のように押しつぶされることがな
く、パッド70と配線基板パッド90をほぼ円筒状に半
田接合することができるので、応力集中することなく接
続強度を向上させることができる。
【0042】また、BGA型半導体装置14を有する電
気装置が使用されると、BGA型半導体装置14と配線
基板80が温度上昇するが、本実施形態では、基板60
と同じ線膨張係数を有する材質からなる補強部材34
を、配線基板80に半田22で半田接合することによ
り、配線基板80の線膨張係数が基板60の線膨張係数
より大きいことによって、温度上昇するたびに、配線基
板80が基板60より大きく伸びる熱歪みを補強部材3
4が抑制することができる。したがって、補強部材34
は、半田ボール20に作用する熱歪みによる外力を低減
することができる。
【0043】また、補強部材34は、基板60より大き
な内周形状を有する八角形の環状としてあるので、基板
60の外周と補強部材34の内周形状との隙間からリフ
ローの熱風が良好に循環することができ、リフロー温度
プロファイルなどに悪影響を及ぼすことを防止すること
ができる。また、補強部材34の材質については、線膨
張係数がほぼ同じであれば基板60と同一の材質に限定
するものでないことは勿論であるとともに、必ずしも、
基板60の底面に取り付けられている必要性はなく、例
えば、配線基板80上に貼り付けられていても良いし、
配線基板80の一層として形成することもできる。ま
た、補強部材34の形状は、八角形に限定するものでは
なく、熱風が良好に循環することができれば、例えば、
円形とすることができる。
【0044】上述したように、第四実施形態の電子部品
の実装構造においては、半田ボール20は、応力集中す
るくびれた接合部分がなく接続強度を向上してあるの
で、熱ひずみや衝撃による外力が作用しても、特に、パ
ッド70または配線基板パッド90の半田接合境界面か
らクラック等の疲労破壊を起こす危険性を低減すること
ができる。また、補強部材34は、材質をセラミックし
てあるので、基板60の線膨張係数と同じであり、配線
基板80に半田接合してあるので、配線基板80と基板
60の線膨張係数の相違により、半田ボール20に熱歪
みによる外力が作用することを防止することができる。
したがって、半田ボール20の接続信頼性を大幅に向上
させることができる。
【0045】
【発明の効果】以上説明したように、本発明によれば、
半田の溶融温度において熱変形しない剛体からなるスペ
ーサにより、円筒状に形成された半田ボールによる半田
接合とすることが可能となり、くびれた接合部分が形成
されないので、熱歪みや衝撃による外力が作用しても応
力集中することがなく、疲労破壊によるクラック等の接
続不良の発生を低減することができるとともに、高い接
続信頼性を有する半田接続を行うことができる。
【0046】また、配線基板上の金属ボールを半田接合
するパッドを大きくすることにより、BGA型半導体装
置を配線基板により接続強度を向上させて半田接合させ
ることができる。また、BGA型半導体装置の基板と配
線基板との隙間距離を一定に保持することができるの
で、この隙間の空きスペースを有効に利用して、異なる
電子部品などを実装できるので、より高密度実装が可能
となる。また、スペーサを環状の板部材とし、この材質
を電子部品または被搭載物の線膨張係数とほぼ同じ線膨
張係数の材質とすることにより、温度上昇によって半田
ボールに作用する熱歪みによる外力を低減することがで
き、半田ボールの接続信頼性を大幅に向上させることが
できる。
【図面の簡単な説明】
【図1】図1は、第一実施形態における電子部品の模式
図であり、(a)は底面図を、(b)は側面図を示して
いる。
【図2】図2は、第一実施形態におけるBGA型半導体
装置の実装構造の模式側面図を示している。
【図3】図3は、第一実施形態における金属ボールの模
式拡大側面図で、(a)はリフロー加熱前の側面図を、
(b)はリフロー加熱後の側面図を示してある。
【図4】図4は、第一実施形態における半田ボールの模
式拡大側面図で、(a)はリフロー加熱前の側面図を、
(b)はリフロー加熱後の側面図を示してある。
【図5】図5は、第二実施形態におけるBGA型半導体
装置の実装構造の模式側面図を示している。
【図6】図6は、第三実施形態におけるMCM型半導体
装置の実装構造の模式側面図を示している。
【図7】図7は、第四実施形態における電子部品の模式
図であり、(a)は底面図を、(b)は側面図を示して
いる。
【図8】図8は、第四実施形態におけるBGA型半導体
装置の実装構造の模式側面図を示している。
【図9】図9は、従来例におけるBGA型半導体装置の
模式側面図を示している。
【図10】図10は、従来例におけるBGA型半導体装
置の実装構造の模式側面図を示している。
【図11】図11は、従来例における半田ボールの模式
拡大側面図で、(a)はリフロー加熱前の側面図を、
(b)はリフロー加熱後の側面図を示してある。
【符号の説明】
10 BGA型半導体装置 12 BGA型半導体装置 13 MCM型半導体装置 14 BGA型半導体装置 15 BGA型半導体装置 20 半田ボール 21 高温半田 22 半田 30 金属ボール 34 補強部材 40 半田メッキ 50 半導体ダイ 51 半導体ダイ 52 チップ部品 53 半導体ダイ 60 基板 63 基板 70 パッド 72 パッド 74 補強パッド 75 上面補強パッド 76 下面補強パッド 77 配線基板補強パッド 80 配線基板 82 配線基板 90 配線基板パッド 92 配線基板パッド 100 半田ペースト

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 半田ボールを外部接続子とする電子部品
    を、配線基板等の被搭載物に搭載する実装構造におい
    て、 前記電子部品と前記被搭載物との間に挟まれ、この隙間
    を一定に保持する半田の溶融温度では熱変形しない剛体
    からなるスペーサと、このスペーサと半田接合する、前記電子部品と前記被搭
    載物との間に挟まれる部分を除き前記電子部品の上面外
    形より大きな内周形状を有する環状の補強部材と、 を具備することを特徴とする電子部品の実装構造。
  2. 【請求項2】 上記請求項1に記載の電子部品の実装構
    造において、前記補強部材が、前記電子部品または前記被搭載物のい
    ずれか一方の線膨張係数とほぼ同じ線膨張係数を有する
    ことを特徴とする電子部品の実装構造。
  3. 【請求項3】 上記請求項1又は2に記載の電子部品の
    実装構造において、 前記スペーサを、前記被搭載物に半田接合したことを特
    徴とする電子部品の実装構造。
  4. 【請求項4】 上記請求項1〜のいずれかに記載の電
    子部品の実装構造において、 前記電子部品と前記被搭載物の間に、チップ部品や半導
    体装置等の電子部品を搭載したことを特徴とする電子部
    品の実装構造。
JP10853999A 1999-04-15 1999-04-15 電子部品の実装構造 Expired - Fee Related JP3217041B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10853999A JP3217041B2 (ja) 1999-04-15 1999-04-15 電子部品の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10853999A JP3217041B2 (ja) 1999-04-15 1999-04-15 電子部品の実装構造

Publications (2)

Publication Number Publication Date
JP2000299407A JP2000299407A (ja) 2000-10-24
JP3217041B2 true JP3217041B2 (ja) 2001-10-09

Family

ID=14487391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10853999A Expired - Fee Related JP3217041B2 (ja) 1999-04-15 1999-04-15 電子部品の実装構造

Country Status (1)

Country Link
JP (1) JP3217041B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3879853B2 (ja) 2003-10-10 2007-02-14 セイコーエプソン株式会社 半導体装置、回路基板及び電子機器
JP5207936B2 (ja) * 2008-11-27 2013-06-12 京セラ株式会社 発光装置及び発光装置を用いた照明装置

Also Published As

Publication number Publication date
JP2000299407A (ja) 2000-10-24

Similar Documents

Publication Publication Date Title
US5542174A (en) Method and apparatus for forming solder balls and solder columns
KR100247716B1 (ko) 구조가강화된볼그리드어레이반도체패키지및시스템
JP3681542B2 (ja) プリント回路基板および多段バンプ用中継基板
US7750466B2 (en) Microelectronic assembly having second level interconnects including solder joints reinforced with crack arrester elements and method of forming same
KR20030080032A (ko) 플립 칩 상호연결을 구비한 칩 스케일 패키지
US20050062151A1 (en) Semiconductor integrated circuit and electronic apparatus having the same
US20120313262A1 (en) Stacked semiconductor device
JP2006245076A (ja) 半導体装置
JP2001210749A (ja) バンプ電極付き配線基板およびその製造方法
JP2000022034A (ja) 電子回路装置の接続構造
JP3217041B2 (ja) 電子部品の実装構造
JP2007220954A (ja) 半導体装置とその実装方法
JP2001007473A (ja) 集積回路素子の実装構造および方法
US20030207489A1 (en) Semiconductor device and manufacturing method using a stress-relieving film attached to solder joints
JP2006339491A (ja) 半導体パッケージと回路基板のリフローハンダ付け方法および半導体装置
JP4042539B2 (ja) Csp接続方法
JP2003133519A (ja) 積層型半導体装置及びその製造方法並びにマザーボード及びマザーボードの製造方法
JP2004241594A (ja) 半導体パッケージ
JP4894159B2 (ja) 半導体装置及びその製造方法
JP3019091B1 (ja) はんだバンプを用いた部品接続構造およびその形成方法
JP4398223B2 (ja) 半導体装置
JPH11233682A (ja) 半導体装置の外部接続端子
JPH11121528A (ja) 半導体装置
US7759791B2 (en) High density IC module
JP5177910B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070803

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090803

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090803

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees