JP2012044080A - 配線基板 - Google Patents

Abstract

【課題】
熱容量の異なる半導体素子接続パッドに半田バンプを介して半導体素子の電極を接続する際、半田バンプ同士の短絡を防ぎ半導体素子の正常作動が可能な配線基板を提供すること。
【解決手段】
ビア導体２ａが充填された多数のビアホール１ｃを有する絶縁層１ｂの表面にビア導体２ａと一体的に形成された導体層２から成る第１の半導体素子接続パッド３ａと、絶縁層１ｂ上に形成された導体層２のみから成る第２の半導体素子接続パッド３ｂとが、第１の半導体素子接続パッド３ａの配列中に第２の半導体素子接続パッド３ｂが分散して配設されるとともに第１および第２の半導体素子接続パッド３ａおよび３ｂに半田バンプ５が溶着されて成る配線基板１０であって、第２の半導体素子接続パッド３ｂに溶着された半田バンプ５の体積が第１の半導体素子接続パッド３ａに溶着された半田バンプ５の体積より小さい配線基板１０である。
【選択図】図２

Description

本発明は、半導体素子をフリップチップ技術で接続して搭載する配線基板に関するものである。

近年、携帯電話や音楽プレーヤーなどに代表される電子機器の小型、軽量、高機能化が進む中で、それらに使用される半導体素子などの電子部品にも小型、軽量、高機能化が要求されている。

これらの要求に応える技術の一つにフリップチップ技術がある。フリップチップ技術とは、半導体素子の回路面に形成された電極を、配線基板上に形成された半導体素子接続パッド上に対面させて半導体素子の電極と半導体素子接続パッドとを半田バンプを介して接続する技術である。このフリップチップ技術は、これまで主流であったワイヤでの接続方式に比べ、パッケージ面積を小さくでき電気特性に優れているなどの特長を有することから、電子部品の小型、軽量、高機能化に有効な技術として多用されるようになっている。

このようなフリップチップ技術に用いられる配線基板は、複数の導体層が絶縁層を介して積層されている。そして、これらの導体層間に介在する絶縁層にはビア導体が充填された多数のビアホールが形成されており、これらのビア導体を介して絶縁層上下に位置する導体層同士の導通がとられている。また、表層の絶縁層上には半導体素子の電極が接続される半導体素子接続パッドが格子状に配列された領域を有する。この半導体素子接続パッドは、表層に形成された導体層の一部から成り、この上には半導体素子接続パッドと半導体素子の電極との接続を容易にするため、あらかじめ半田バンプが溶着されている。半導体素子の電極を半導体素子接続パッドに接続するときは、通常、半田バンプの頂部をコイニングにより平坦化しておき、この平坦化された半田バンプ上に半導体素子の電極を載せてリフロー処理を行うことにより、半導体素子接続パッドと半導体素子の電極とを半田バンプを介して接続する方法が採用されている。なお、半田バンプ上に半導体素子の電極を載せてリフロー処理を行うときには、半導体素子の電極表面の酸化膜を除去するために、両者の間にフラックスが塗布される。

ところで、これらの半導体素子接続パッドの多くは、その下に設けられたビア導体を介して下層の導体層に接続されており、ビア導体と一体となっている。また、半導体素子接続パッドのいくつかは、ビア導体に接続されることなく、絶縁層上の導体層のみで形成されているものもあり、そのような半導体素子接続パッドは、ビア導体と一体となった半導体素子接続パッドの配列の中に分散して配設されている。

しかしながら、従来の配線基板においては、半導体素子の電極と半導体素子接続パッドとを半田バンプを介して接続させるリフロー処理の際、絶縁層上の導体層のみで形成された半導体素子接続パッドの上に形成された半田バンプにおいて、溶融した半田の一部が横にはみ出してしまい、そのため隣接する半田バンプと接触して短絡してしまうという現象が生じることがある。これは、次のような理由によるものと考えられる。まず、絶縁層上の導体層のみで形成された半導体素子接続パッドと、ビア導体と一体的に形成された半導体素子接続パッドとでは、その熱容量が異なる。すなわち、絶縁層上の導体層のみで形成された半導体素子接続パッドの方が、ビア導体と一体的に形成された半導体素子接続パッドよりもその熱容量が小さい。したがって、絶縁層上の導体層のみで形成された半導体素子接続パッドに溶着された半田バンプが、ビア導体と一体的に形成された半導体素子接続パッドに溶着された半田バンプよりも先に温度が上がって溶融する。しかしながら、半導体素子の電極表面の酸化膜がフラックスにより十分に除去されるまでには、ある程度の時間を要する。したがって、絶縁層上の導体層のみで形成された半導体素子接続パッド上で溶融した半田バンプが半導体素子の電極表面にすぐには濡れないことがある。そしてこのような状態でビア導体と一体的に形成された半導体素子接続パッドの半田バンプが遅れて温度が上がって溶融すると、遅れて溶融した半田バンプが半導体素子の電極に先に濡れ、その表面張力により半導体素子が配線基板側に引き寄せられる現象が起こる。このとき、絶縁層上の導体層のみで形成された半導体素子接続パッド上の半田バンプが半導体素子の電極表面に未だ良好に濡れることが出来ていないと、濡れていない半田の一部が横へ押し出され、隣接する半田バンプと接触して短絡してしまうのである。

特開平６−２６７９６４号公報

本発明は、熱容量の異なる半導体素子接続パッドに溶着された半田バンプ上に半導体素子の電極を載せてリフロー処理する際、隣接する半田バンプ同士が接触して短絡してしまうことを防いで、半導体素子を正常に作動させることが可能な配線基板を提供することにある。

本発明の配線基板は、ビア導体が充填された多数のビアホールを有する絶縁層の表面に、前記ビア導体と一体的に形成された多数の第１の半導体素子接続パッドと、前記絶縁層上の導体層のみで形成された第２の半導体素子接続パッドとが、前記第１の半導体素子接続パッドの配列の中に前記第２の半導体素子接続パッドが分散して配設されているとともに、前記第１および第２の半導体素子接続パッドに半田バンプが溶着されて成る配線基板であって、前記第１の半導体素子接続パッドに溶着された半田バンプの体積が、前記第２の半導体素子接続パッドに溶着された半田バンプの体積よりも小さいことを特徴とするものである。

本発明の配線基板によれば、絶縁層上の導体層のみで形成された第２の半導体素子接続パッドに溶着された半田バンプの体積を、ビア導体と一体的に形成された第１の半導体素子接続パッドに溶着された半田バンプの体積よりも小さいものとしたことから、これらの半田バンプ上に半導体素子の電極を載せてリフロー処理する際、第２の半導体素子接続パッドに溶着された半田バンプが先に溶融して半導体素子の電極表面に良好に濡れないでいる状態のときに、第１の半導体素子接続パッドに溶着された半田バンプが後から溶融して半導体素子の電極に濡れてその表面張力により半導体素子が配線基板側に引き寄せられたとしても、第２の半導体素子接続パッドの体積の小さな半田バンプは横へ大きく押し出されることはなく、したがって、隣接する半田バンプと接触して短絡してしまうことを有効に防止することができ、その結果、半導体素子を正常に作動させることが可能な配線基板を提供することができる。

図１は本発明の配線基板の実施の形態の一例を示す概略断面図である。 図２（ａ）、（ｂ）、（ｃ）、（ｄ）は図１に示す配線基板に半導体素子を搭載する際の半田バンプと半導体素子の電極の状態を説明するための要部拡大断面図である。

次に、本発明の配線基板の実施形態の一例を図１および図２を基にして詳細に説明する。これらの図中、１は絶縁基板、２は導体層、３は半導体素子接続パッド、４はソルダーレジスト層、５は半田バンプであり、主としてこれらにより半導体素子２１を搭載するための本例の配線基板１０が構成される。

図１に示すように、配線基板１０は、絶縁板１ａの上下に絶縁層１ｂを２層ずつ積層した絶縁基板１の絶縁板１ａと絶縁層１ｂとの上に導体層２が形成されており、最上層の絶縁層１ｂおよび導体層２上に、導体層２の一部を半導体素子接続パッド３として露出させる開口部４ａを有するソルダーレジスト層４が被着されており、半導体素子接続パッド３には半田バンプ５が溶着されている。

絶縁基板１を構成する絶縁板１ａは、ガラス繊維にエポキシ樹脂やビスマレイミドトリアジン樹脂などの熱硬化性樹脂を含浸させた電気絶縁材料からなり、上下に貫通するスルーホール１ｄがドリル加工により複数形成されている。スルーホール１ｄの側壁にはめっき法などによりスルーホール導体２ｂが形成されており、それにより絶縁板１ａの上下の導体層２間の導通をとっている。絶縁板１ａは配線基板１０の強度をもたせる芯材としての機能を有している。

絶縁基板１を構成する絶縁層１ｂは、エポキシ樹脂やポリイミド樹脂などの熱硬化性樹脂を含有する電気絶縁材料からなり、その上面から下面にかけて貫通するビアホール１ｃがレーザー加工により複数形成されている。ビアホール１ｃにはビア導体２ａが充填されており、それにより絶縁層１ｂの上下の導体層２間の導通をとっている。

導体層２は主にめっき法により銅などの金属で形成されており、例えば周知のセミアディティブ法で形成され、半導体素子２１へ電力や信号を供給する経路としての機能を有している。

ソルダーレジスト層４はエポキシ樹脂やポリイミド樹脂などの熱硬化性樹脂を含有する電気絶縁材料からなり、半田バンプ５を半導体素子接続パッド３に溶着する時、あるいは半導体素子２１を搭載する時のリフロー処理時の熱から、絶縁基板１と導体層２とを保護するために被覆される。

絶縁基板１の上面側に設けられたソルダーレジスト層４には、絶縁基板１上面の配線導体２の一部を露出させる開口部４ａが形成されており、開口部４ａから露出する導体層２の一部は、半導体素子２１の電極２２と接続される半導体素子接続パッド３を形成している。半導体素子接続パッド３は、絶縁基板１の上面側に格子状に配列されている。他方、絶縁基板１の下面側に設けられたソルダーレジスト層４には、絶縁基板１下面の配線導体２の一部を露出させる開口部４ｂが形成されており、開口部４ｂから露出する導体層２の一部は、他の回路基板に接続するための外部接続パッド６を形成している。そして対応する半導体素子接続パッド３と外部接続パッド６とが絶縁基板１の表面および内部の導体層２を介して互いに接続されている。

さらに、半導体素子接続パッド３には半田バンプ５が溶着されている。これらの半田バンプ５は、錫と鉛、あるいは錫と銀と銅などの金属成分を含有する導電材料からなり、半導体素子接続パッド３の上にペースト、あるいはボール形状の導電材料を載せておよそ２２０〜２６０℃の条件でリフロー処理を行うことで形成される。そして、半導体素子２１を配線基板１０に搭載するときには、半導体素子２１の電極２２を半導体素子接続パッド３に溶着された半田バンプ５上に載せて、これらを約２２０℃〜２６０℃の条件でリフロー処理し、半田バンプ５と電極２２とを溶着させることが行なわれる。なお、半導体素子２１の電極２２を半導体素子接続パッド３に接続するときは、半導体素子２１の電極２２を半田バンプ５に安定して載せられるように、通常、半田バンプ５の頂部をコイニングにより平坦化しておく。さらに、半導体素子２１の電極２２表面の酸化膜を除去するために、半導体素子２１と配線基板１０との間にフラックスが塗布される。

ところで、上述の半導体素子接続パッド３は、その下に設けられたビア導体２ａを介して下層の導体層２に接続されてビア導体２ａと一体となった第１の半導体素子接続パッド３ａと、ビア導体２ａに接続されることなく絶縁層１ｂ上の導体層２のみで形成された第２の半導体素子接続パッド３ｂとを含んでいる。半導体素子接続パッド３の大多数は第１の半導体素子接続パッド３ａであり、第２の半導体素子接続パッド３ｂは少数である。そして、第１の半導体素子接続パッド３ａの配列の中に第２の半導体素子接続パッド３ｂが分散して配設されている。

そして本例の配線基板１０においては、第２の半導体素子接続パッド３ｂに溶着される半田バンプ５の体積が、第１の半導体素子接続パッド３ａに溶着される半田バンプ５の体積に比べて、例えば５〜２０％小さくなっており、そのことが重要である。それにより、頂部が平坦化された半田バンプ５の上に半導体素子２１の電極２２を載せてリフロー処理する際に、第２の半導体素子接続パッド２ｂに溶着させた半田バンプ５が横に大きく押し出されることがなく、隣接する半田バンプ５と短絡してしまうことを有効に防止することができる。

次に、図２（ａ）、（ｂ）、（ｃ）、（ｄ）を基に、配線基板１０に半導体素子２１を搭載する際の半田バンプ５と半導体素子２１の電極２２の状態を説明する。

まず、図２（ａ）は、コイニングにより頂部が平坦化された半田バンプ５の上に、半導体素子２１の電極２２が載置されたリフロー処理前の状態を示している。このとき、上述したように第２の半導体素子接続パッド３ｂに溶着された半田バンプ５は、第１の半導体素子接続パッド３ａに溶着された半田バンプ５に比べて、体積が５〜２０％小さくなっている。なお、配線基板１０と半導体素子２１の間には上述したように、半導体素子２１の電極２２表面の酸化膜を除去するために、フラックス（不図示）が塗布されている。

図２（ｂ）はリフロー処理が始まり配線基板１０と半導体素子２１とが加熱されて昇温されている状態を示している。このとき、第１の半導体素子接続パッド３ａに比べ、第２の半導体素子接続パッド３ｂは熱容量が小さいため、第２の半導体素子接続パッド３ｂに溶着された半田バンプ５は先に温度が上がって溶融する。しかし、このときにはフラックスによる半導体素子２１の電極２２表面の酸化膜の除去がまだ十分ではなく、先に溶融した半田バンプ５は半導体素子２１の電極２２表面に良好に濡れないでいる状態である。

そして、図２（ｃ）は、図２（ｂ）で示した状態よりもさらに配線基板１０と半導体素子２１との昇温が進んだ状態を示している。この状態では、第１の半導体素子接続パッド３ａに溶着された半田バンプ５が溶融して半導体素子２１の電極２２に先に濡れる。その結果、半導体素子２１の電極２２に濡れた半田バンプ５の表面張力により半導体素子２１が配線基板１０側に引き寄せられる。このとき、第２の半導体素子接続パッド３ｂに溶着された半田バンプ５が半導体素子２の電極２２に十分に濡れていない状態であると、この半田バンプ５の半田は、横へ押し出されるものの、体積が小さいことから、隣接する半田バンプ５に接触する程に大きく押し出されることはない。したがって、隣接する半田バンプ５と接触して短絡することが有効に防止される。

図２（ｄ）は、リフロー処理がさらに進行し、半導体素子２１の全ての電極２２の酸化膜がフラックスにより十分に除去され、第２の半導体素子接続パッド３ｂに溶着された半田バンプ５と半導体素子２１の電極２２とが良好に濡れて半導体素子接続パッド３と半導体素子２１の電極２２とが半田バンプ５を介して接合されている状態を示す。このとき、第２の半導体素子接続パッド３ｂに溶着された半田バンプ５は、横に押し出されていた部分が表面張力により半導体素子２１の電極２２に濡れて集まり、隣接する半田バンプ５と短絡することなく半導体素子２１の電極２２と接合される。したがって、本例の配線基板１０によれば、隣接する半田バンプ５同士が接触して短絡してしまうことを有効に防止することができ、その結果、半導体素子２１を正常に作動させることが可能な配線基板１０を提供することができる。

なお、第２の半導体素子接続パッド３ｂに溶着された半田バンプ５の体積が第１の半導体素子接続パッド３ａに溶着された半田バンプ５の体積よりも５%未満小さい場合、半導体素子２１を配線基板１０に搭載する際のリフロー処理において、第２の半導体素子接続パッド３ｂに溶着された半田バンプ５が横へ大きく押し出されて隣接する半田バンプ５と短絡してしまう危険性が大きくなる。また、２０％を超えて小さい場合、第２の半導体素子接続パッド３ｂに溶着された半田バンプ５の量が不足して半導体素子２１の電極２２を半導体素子接続パッド３ｂに半田バンプ５を介して確実に接続することが困難となる。したがって、第２の半導体素子接続パッド３ｂに溶着された半田バンプ５の体積は、第１の半導体素子接続パッド３ａに溶着された半田バンプ５の体積よりも５〜２０％小さいことが好ましい。

１ｂ 絶縁層
１ｃ ビアホール
２ 導体層
２ａ ビア導体
３ａ 第１の半導体素子接続パッド
３ｂ 第２の半導体素子接続パッド
５ 半田バンプ
１０ 配線基板

Claims (2)

1. ビア導体が充填された多数のビアホールを有する絶縁層の表面に、前記ビア導体と一体的に形成された導体層から成る多数の第１の半導体素子接続パッドと、前記絶縁層上に形成された導体層のみから成る第２の半導体素子接続パッドとが、前記第１の半導体素子接続パッドの配列の中に前記第２の半導体素子接続パッドが分散して配設されているとともに、前記第１および第２の半導体素子接続パッドに半田バンプが溶着されて成る配線基板であって、前記第２の半導体素子接続パッドに溶着された半田バンプの体積が前記第１の半導体素子接続パッドに溶着された半田バンプの体積よりも小さいことを特徴とする配線基板。
2. 前記第２の半導体素子接続パッドに溶着された半田バンプの体積が前記第１の半導体素子接続パッドに溶着された半田バンプの体積よりも５〜２０％小さいことを特徴とする請求項１記載の配線基板。

Images