JP5585080B2 - 電極構造及びその製造方法、回路基板、半導体モジュール - Google Patents

電極構造及びその製造方法、回路基板、半導体モジュール Download PDF

Info

Publication number
JP5585080B2
JP5585080B2 JP2009544701A JP2009544701A JP5585080B2 JP 5585080 B2 JP5585080 B2 JP 5585080B2 JP 2009544701 A JP2009544701 A JP 2009544701A JP 2009544701 A JP2009544701 A JP 2009544701A JP 5585080 B2 JP5585080 B2 JP 5585080B2
Authority
JP
Japan
Prior art keywords
layer
electrode structure
plating
circuit board
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009544701A
Other languages
English (en)
Other versions
JPWO2009072544A1 (ja
Inventor
節夫 安藤
文丈 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Metals Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2009544701A priority Critical patent/JP5585080B2/ja
Publication of JPWO2009072544A1 publication Critical patent/JPWO2009072544A1/ja
Application granted granted Critical
Publication of JP5585080B2 publication Critical patent/JP5585080B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/859—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、ワイヤボンディング等を施す電極構造及びその製造方法に関する。また、この電極構造を用いた回路基板、この回路基板に半導体チップを搭載した半導体モジュールに関する。
例えば、電動車両用インバータとして高電圧、大電流動作が可能なパワー半導体モジュール（例えばＩＧＢＴモジュール）が用いられている。こうした半導体モジュールには、電気的絶縁性と熱伝導率が高く、機械的強度の高い回路基板に半導体チップが接合された形態のものが用いられる。回路基板は、例えば絶縁性のセラミックス基板上に配線となる金属回路板が形成されて構成される。半導体チップは、この回路基板に搭載され、半導体チップにおける配線は、金属回路板と電気的に接続される。この電気的接続は、例えば、アルミニウムや金のボンディングワイヤを用いる方法、はんだバンプやはんだボールを用いる方法等で行われる。
こうした電気的接続における接合には、高い信頼性が要求される。すなわち、高温下においても接合の機械的強度が高く維持され、接合部の電気抵抗が低く維持されることが要求される。特にこうした点を改善した電極構造が特許文献１に記載されている。
図８は、この電極構造を採用した半導体モジュール８０の断面図及びこの電極構造の断面構造を拡大した図である。ここで、この回路基板９０においては、絶縁性のセラミックス基板９１上に、銅（Ｃｕ）からなる金属回路板９２が形成され、半導体チップ８１が搭載される。半導体チップ８１と金属回路板９２とはアルミニウム（Ａｌ）製のボンディングワイヤ９３で接続される。金属回路板９２とボンディングワイヤ９３との接続部分には、これらの間の接合を良好にするための被覆層９４がこれらの間に設けられている。被覆層９４は、図８における拡大図に示されるように、下側からニッケル（Ｎｉ）層９４１、パラジウム（Ｐｄ）層９４２、金（Ａｕ）層９４３で構成される。なお、Ｐｄ層９４２にはリン（Ｐ）が添加されている。Ｎｉ層９４１、Ｐｄ層９４２、及びＡｕ層９４３はいずれもめっきによって形成される。
ボンディングワイヤ９３の太さは例えば１００μｍ程度であり、これによる接続は、一般には超音波接合により行われる。この際、ボンディングワイヤ９３は金属回路板９２（被覆層９４）側に圧着された状態で超音波が印加されることにより、接合がなされる。
この構造においては、ＡｕとＡｌとの界面には合金層が形成されるため、ボンディングワイヤ９３とＡｕ層９４３との接合強度は高い。また、Ａｕ層９４３の電気抵抗は低いため、良好な電気特性も得られる。また、金属回路板９２を構成するＣｕとＮｉとの界面にも合金が形成されるため、金属回路板９２とＮｉ層９４１との接合強度も高い。ＡｕとＰｄ、及びＮｉとＰｄも合金を形成するために、Ａｕ層９４３とＰｄ層９４２、及びＰｄ層９４２とＮｉ層９４１と間の接合強度も高い。従って、この構造においてはいずれの界面における密着性も良好である。
この構造においては、Ａｕ層９４３中に拡散したＣｕやＮｉがボンディングワイヤ９３とＡｕ層９４３との接合強度を損なう要因となることがある。特にこうした拡散は、はんだ付けやモールディング等の３００℃以上の温度となる熱工程において生じる。Ｐｄ層９４２はこの拡散を抑制する役割を果たす。また、Ｐｄ層９４２にＰを添加することにより、Ｎｉ層９４１の酸化を抑制することもできる。
従って、この電極構造上にワイヤボンディングを施すことにより、ワイヤボンディングにおける高く安定した接合強度が得られ、信頼性の高い半導体モジュールが得られた。
また、この構造を利用した携帯電話や、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）、無線ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）といった無線通信機器に用いられる電圧制御発信器、アンテナスイッチ、高周波増幅器等やこれらを一体化してモジュール化した高周波電子部品がある。高周波電子部品は、内部に導体パターンで形成された電子回路を有するセラミック積層基板に、能動素子としての半導体素子や受動素子としてのチップインダクタやチップコンデンサ、チップ抵抗などの電子部品を面実装してなる。高周波電子部品は高周波回路部（ＲＦ回路）で数百ＭＨｚ〜数ＧＨｚといった高周波信号を取り扱う。
図９は、従来の高周波電子部品の断面図である。この高周波電子部品３０は高周波増幅器であり、少なくとも積層基板４０と半導体素子３１を具備し、必要に応じて電子部品４５を具備する。積層基板４０は、焼成により多層一体化された複数のセラミックス層４１と、導体パターン４４を主構成とする。導体パターン４４は、積層基板４０の表面側の主面に形成されたキャビティー４６の底面に形成され半導体素子３１を搭載する電極、キャビティーの裏面側の主面に形成された端子電極やグランドパターン、グランドパターンと前記電極とを接続する複数のサーマルビア、セラミックス層に形成されたコンデンサ素子やインダクタンス素子を構成する内部導体パターン、これらを接続する接続線路、ビアホール等からなる。導体パターン４４と接続している電極（パッド）４２が積層基板４０の表面側の主面に形成される。積層基板４０に形成されたキャビティー４６中に半導体素子３１が収容され、半導体素子３１は、キャビティー４６の周りに形成された電極４２とボンディグワイヤー４３により電気的に接続される。
電極４２は、その拡大図を図９中に示すように、例えばＡｇからなるベース電極４２０とその表面を被覆する被覆層４２１からなる。被覆層４２１は、ベース電極４２０を被覆するＮｉ層４２１ａ，Ｎｉ層を被覆するＰｄ層４２１ｂ、及びＰｄ層を被覆するＡｕ層４２１ｃからなる。この電極構造上にワイヤボンディングを施すことにより、ワイヤボンディングにおける高く安定した接合強度が得られ信頼性の高い高周波電子部品が得られた。
特開２００５−７２２８２号公報
しかしながら、特許文献１に記載の技術においても、特に熱工程後のボンディングの接合強度は充分ではなかった。この原因として考えられるのは、Ａｕ表面に拡散したＮｉだけでなく、Ａｕ表面に拡散したＰｄである。また、特許文献１においてはアルミニウム製ボンディングワイヤを用いた場合についてのみ記載されているが、同様の電極構造ではんだを用いた接合を行う場合もある。この場合には、その接合時の温度が３００℃以上となるために、同様の理由によって、その接合強度は充分ではなかった。
従って、電気的接合部における充分な接合強度をもち、高い信頼性をもった半導体モジュールを得ることは困難であった。
本発明は、斯かる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の電極構造は、金属回路板上に、ニッケル（Ｎｉ）層、リン（Ｐ）が添加されたパラジウム（Ｐｄ）層、金（Ａｕ）層が順次積層されて形成された被覆層が形成された電極構造であって、前記Ａｕ層は置換型めっきにより形成され、前記Ｐｄ層における平均のＰ濃度は２．６質量％を越え６．０質量％以下の範囲であり、前記Ｐｄ層における前記Ａｕ層と接する側におけるＰ濃度は、前記Ｐｄ層における前記Ｎｉ層と接する側におけるＰ濃度よりも１質量％以上高いことを特徴とする。
本発明の電極構造において、前記Ｐｄ層はアモルファス構造であることを特徴とする。
本発明の電極構造において、前記Ｎｉ層には、Ｐが添加されていることを特徴とする。
本発明の電極構造において、前記金属回路板は銅又は銅合金で形成されることを特徴とする。
本発明の電極構造において、前記Ｐｄ層の厚さは０．０５〜０．２μｍの範囲であることを特徴とする。
本発明の電極構造において、前記Ａｕ層の厚さは０．０５〜０．２μｍの範囲であることを特徴とする。
本発明の電極構造の製造方法は、前記電極構造の製造方法であって、前記金属回路板上にめっきによって前記Ｎｉ層を形成するＮｉ層形成工程と、前記Ｎｉ層上にめっきによって前記Ｐｄ層を形成するＰｄ層形成工程と、前記Ｐｄ層上に置換型めっきによって前記Ａｕ層を形成するＡｕ層形成工程と、を具備することを特徴とする。
本発明の電極構造の製造方法において、前記置換型めっきは、めっき液の温度が５０〜８０℃、ＰＨが４．０〜９．０の範囲で行われることを特徴とする。
本発明の電極構造の製造方法において、前記Ａｕ層形成工程の後に、還元型めっきによって更にＡｕ層を形成する追加Ａｕ層形成工程を行うことを特徴とする。
本発明の回路基板は、セラミックス基板上に前記電極構造が形成されたことを特徴とする。
本発明の半導体モジュールは、前記回路基板上に半導体チップが搭載され、該半導体チップと前記電極構造との間に電気的接続がなされたことを特徴とする。
本発明の半導体モジュールにおいて、前記電気的接続はボンディングワイヤによりなされることを特徴とする。
本発明の半導体モジュールにおいて、前記ボンディングワイヤの材質は、アルミニウム又は金を主成分とすることを特徴とする。
本発明の半導体モジュールにおいて、前記ボンディングワイヤは超音波接合により前記電極構造に接続されることを特徴とする。
本発明の電極構造は、ベース電極上に、ニッケル（Ｎｉ）層、リン（Ｐ）が添加されたパラジウム（Ｐｄ）層、金（Ａｕ）層が順次積層されて形成された被覆層が形成された電極構造であって、前記Ａｕ層は置換型めっきにより形成され、前記Ｐｄ層における平均のＰ濃度は２．６質量％を越え６．０質量％以下の範囲であり、前記Ｐｄ層における前記Ａｕ層と接する側におけるＰ濃度は、前記Ｐｄ層における前記Ｎｉ層と接する側におけるＰ濃度よりも１質量％以上高いことを特徴とする。
本発明の電極構造において、前記Ｐｄ層はアモルファス構造であることを特徴とする。
本発明の電極構造において、前記Ｎｉ層には、Ｐが添加されていることを特徴とする。
本発明の電極構造において、前記ベース電極は銅又は銅合金で形成されることを特徴とする。
本発明の電極構造において、前記Ｐｄ層の厚さは０．０５〜０．２μｍの範囲であることを特徴とする。
本発明の電極構造において、前記Ａｕ層の厚さは０．０５〜０．２μｍの範囲であることを特徴とする。
本発明の電極構造の製造方法は、前記電極構造の製造方法であって、前記ベース電極上にめっきによって前記Ｎｉ層を形成するＮｉ層形成工程と、前記Ｎｉ層上にめっきによって前記Ｐｄ層を形成するＰｄ層形成工程と、前記Ｐｄ層上に置換型めっきによって前記Ａｕ層を形成するＡｕ層形成工程と、を具備することを特徴とする。
本発明の電極構造の製造方法において、前記置換型めっきは、めっき液の温度が５０〜８０℃、ＰＨが４．０〜９．０の範囲で行われることを特徴とする。
本発明の電極構造の製造方法において、前記Ａｕ層形成工程の後に、還元型めっきによって更にＡｕ層を形成する追加Ａｕ層形成工程を行うことを特徴とする。
本発明の積層基板は、セラミックス層を積層し、内部の導体パターンと接続する電極を外部に露出するようにセラミックス層に形成した積層基板であって、前記電極に前記電極構造を具備することを特徴とする。
本発明の高周波電子部品は、前記積層基板上に半導体チップが搭載され、該半導体チップと前記電極構造との間に電気的接続がなされたことを特徴とする。
本発明の高周波電子部品において、前記電気的接続はボンディングワイヤによりなされることを特徴とする。
本発明の高周波電子部品において、前記ボンディングワイヤの材質は、アルミニウム又は金を主成分とすることを特徴とする。
本発明の高周波電子部品において、前記ボンディングワイヤは超音波接合により前記電極構造に接続されることを特徴とする。
本発明は以上のように構成されているので、熱工程後においても電気的接合部における充分な接合強度をもち、高い信頼性をもった半導体モジュールを得ることができる。
以下、本発明について具体的な実施形態を示しながら説明する。ただし、本発明はこれらの実施形態に限定されるものではない。
図１は本発明の実施の形態に係る電極構造が用いられる半導体モジュールの断面図である。この半導体モジュール１０においては、回路基板２０上に半導体チップ１１が搭載される。回路基板２０においては、絶縁性のセラミックス基板２１上に、金属回路板２２が形成され、半導体チップ１１が搭載される。半導体チップ１１と金属回路板２２とは金（Ａｕ）製のボンディングワイヤ２３で接続される。金属回路板２２とボンディングワイヤ２３との接続部分には、これらの間の接合を良好にするための被覆層２４が設けられている。被覆層２４は、図１における拡大図に示されるように、下側からニッケル（Ｎｉ）層２４１、リン（Ｐ）含有パラジウム（Ｐｄ）層２４２、金（Ａｕ）層２４３で構成される。
セラミックス基板２１は熱伝導率の高い絶縁材料で、例えば厚さが０．３２ｍｍ程度の厚さの窒化珪素セラミックスである。金属回路板２２は、この回路基板２０における配線としての役割を果たすため、高い熱伝導率と低い電気抵抗率を兼ね備えた材料として銅（Ｃｕ）またはアルミニウム（Ａｌ）およびこれらの合金が用いられ、配線となる所定のパターンをなしている。その厚さは、この半導体モジュール１０における金属回路板２２のパターン、大きさ、厚さ等を考慮した上で、充分な放熱特性が得られるべく、０．１〜３．０ｍｍの範囲から適宜選択される。なお、金属回路板２２とセラミックス基板２１との接合には、接合強度の大きなろう付けが用いられる。ろう材としては、例えば銀（Ａｇ）−銅（Ｃｕ）−チタン（Ｔｉ）系の活性金属ろう材を用いることができ、７００℃以上でこれらを接合することができる。なお、金属回路板２２のパターニングは、このろう付けの前に行ってもよいし、セラミックス基板２１の全面に一様な銅板等をろう付けによって接合した後で、これをウェットエッチング等の方法によりパターニングしてもよい。
半導体チップ１１は例えばシリコンで形成されたＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等のパワー半導体素子である。半導体チップ１１と回路基板２０との機械的接合は、ろう付けよりも低い温度で接合が可能なはんだを用いて金属回路板２２上で行われる。従って、半導体チップ１１と金属回路板２２との電気的接合もこのはんだにより行うことができるが、これ以外にも、ボンディングワイヤ２３を用いたワイヤボンディングによる電気的接続も行われる。
被覆層２４は、ボンディングワイヤ２３が接続される金属回路板２２上に形成される。すなわち、この回路基板２０において用いられる電極構造は、金属回路板２２と、金属回路板２２上に形成された被覆層２４との積層構造からなり、被覆層２４から電気的接合が取り出される。
この被覆層２４におけるＮｉ層２４１は、例えば、めっきによって金属回路板２２上に形成される。その厚さは８μｍ程度であり、特に６〜１０μｍの範囲が金属回路板２２とはんだとの接触を防止するバリア層として好ましい。なお、Ｎｉ層２４１にはＰを添加してもよい。Ｎｉ層２４１は特に、金属回路板２２を構成するＣｕの酸化を抑制し、かつワイヤボンディング時にボンディングワイヤ２３と金属回路板２２との間で発生する機械適応力を緩和する。また、Ｎｉ層２４１にＰを添加することによって、Ｎｉ層２４１のはんだ食われ量を軽減できる。
Ｐ分布Ｐｄ層２４２は、例えば、めっきによってＮｉ層２４１上に形成される。ここで、Ｐ分布Ｐｄ層２４２にはリン（Ｐ）が添加されており、特にこのＰ濃度は、Ｎｉ層２４１側よりも、Ａｕ層２４３側で高くなっている。Ｐ分布Ｐｄ層２４２内におけるＰの平均濃度は例えば４質量％程度であり、特に２．６質量％を越え６．０質量％以下の範囲が熱処理後のＡｕ膜中へのＮｉ拡散防止のために好ましい。また、Ａｕ層２４３側におけるＰ濃度がＮｉ層２４１側よりも１質量％以上大きいことが、後述する接合強度を充分とするために好ましい。なお、後述するように、Ｐ分布Ｐｄ層２４２は、各種元素の拡散を抑制するバリア層として機能する。この際、Ｐ分布Ｐｄ層２４２が多結晶構造であると、結晶粒界における拡散の効果が大きくなり、充分なバリア性が確保できないため、Ｐ分布Ｐｄ層２４２は非晶質（アモルファス）構造であることが好ましい。なお、後述する通り、Ｐｄ拡散防止にはＰ分布Ｐｄ層２４２内の平均Ｐ濃度と前記のＰ濃度差が本質的に影響を与えるが、この効果をより大きくするためには、Ｐ分布Ｐｄ層２４２の厚さを例えば０．１μｍ程度とし、特に０．０５〜０．２μｍの範囲とすることが良好なＡｕワイヤボンディングのためには好ましい。
Ａｕ層２４３は、例えば置換型めっき法によってＰ分布Ｐｄ層２４２上に形成される。その厚さは例えば０．１μｍ程度である。図１において、Ａｕ層２４３は被覆層２４の最表面に形成されるるため、電気的接合はＡｕ層２４３を介して取り出される。なお、置換型めっきによってＡｕ層２４３を形成した場合には、高々０．２μｍ程度の厚さのＡｕ層２４３しか得られないために、これよりも厚いＡｕ層２４３を形成する場合には、置換めっき後に還元性めっきを行うことにより、所望の厚さとすることができる。Ａｕ層の厚さも、良好なワイヤボンディングのためには、０．０５〜０．２μｍの範囲とすることが好ましい。
なお、被覆層２４の大きさは、ボンディングワイヤ２３の太さ等に応じて適宜設定される。そのパターニングは、上記の３層をめっきによって形成する場合には、選択的にめっきを行ってもよいし、金属回路板２２上に全面に被覆層２４を形成した後でウェットエッチング等により行ってもよい。
この構造における接合強度が高くなるためには、全ての界面における密着性が高いことが必要である。ここで、ＮｉとＣｕとは接合界面で相互拡散し、合金を形成するために密着性が良好である。従って、Ｎｉ層２４１と金属回路板２２との密着性は高くなる。また、ＰｄとＮｉとの密着性も同様に良好であるために、被覆層２４におけるＰ分布Ｐｄ層２４２とＮｉ層２４１との密着性も良好である。ＰｄとＡｕとの密着性も良好であるために、被覆層２４におけるＡｕ層２４３とＰ分布Ｐｄ層２４２との密着性も良好である。
ここで、ＡｌとＡｕとは接合界面で相互拡散するために、同様にその密着性は一般的には良好であるが、この界面に他の元素が存在していると、その影響を受ける。この構造においては、Ａｌからなるボンディングワイヤ２３とＡｕ層２４３に対して影響を与える元素としては、Ａｕ層２４３の表面（ボンディングワイヤ２３と接触する側の面）に拡散する元素がある。なお、ここではボンディングワイヤ２３の材質はＡｌであるとするが、この材質がＡｕであっても同様である。特にこの拡散は、はんだ付け等、３００℃以上の熱工程が行われた際に発生する。
特許文献１に記載されたように、この元素としては、金属回路板２２を構成するＣｕとＮｉ層２４１を構成するＮｉがある。この拡散を抑制するために、Ｐｄを主成分とするＰ分布Ｐｄ層２４２が用いられる。特に、Ｐを添加することによって、Ｎｉ層２４１からのＮｉの拡散を抑制する効果が大きくなる。
ところが、Ａｕ層２４３の表面には、Ｐｄも拡散し、ＮｉやＣｕと同様に、ボンディングワイヤ２３とＡｕ層２４３との接合に悪影響を与える。特許文献１に記載の構造（図８）においては、この影響が避けられないために、ワイヤボンディングにおける充分な接合強度を確保することが困難であった。Ｐｄの拡散を抑制するためには、Ｐｄ層に添加されたＰの濃度を高くすることが有効であるが、この場合には、特許文献１の段落番号００４０にも記載されているように、Ｐｄ層とＮｉ層との間の剥離が発生しやすくなる。
本発明の実施の形態となる回路基板２０において用いられる電極構造においては、特に、Ｐ分布Ｐｄ層２４２におけるＰの濃度をＰ分布Ｐｄ層２４２内で均一とせず、Ｎｉ層２４１側で低く、Ａｕ層２４３側で高くしている。これにより、ＰｄのＡｕ層２４３側への拡散が抑制され、かつＰ分布Ｐｄ層２４２とＮｉ層２４１との間の剥離も抑制される。従って、熱処理後にも安定して高い接合強度が得られる。
以上の半導体モジュール（回路基板）において、特にこの電極構造を製造する方法について以下に説明する。図２は、この製造方法を示す工程図である。
まず、Ｎｉ層２４１は、無電解めっきによって金属回路板２２上に形成する（Ｓ１：Ｎｉ層形成工程）。この場合の無電解めっきは、例えば次亜リン酸ナトリウム等のリン系還元剤を用いて行われ、Ｐのめっき液中の濃度を調整することによって、Ｎｉ層２４１中のＰの添加量を調整することができる。また、Ｐの濃度は、めっき液のｐＨ、安定剤、添加剤の濃度によっても調整できる。また、めっき時間によってＮｉ層２４１の厚さを調整できる。
同様に、Ｐ分布Ｐｄ層２４２も、次亜リン酸ナトリウム等のリン系還元剤を用いた無電解めっきで、Ｎｉ層２４１上に形成する（Ｓ２：Ｐｄ層形成工程）。この場合のＰ濃度もＮｉ層２４１の場合と同様に調整できる。また、めっき時間によってＰ分布Ｐｄ層２４２の厚さは調整できる。ただし、めっき中にめっき条件を変動しない限り、この場合のＰ濃度はＰ分布Ｐｄ層２４２中においてほぼ均一となる。すなわち、前記の通りのＰ濃度分布とはなっていない。
次に、上記の方法で形成されたＰ分布Ｐｄ層２４２上に、置換型めっきによって、Ａｕ層２４３を形成する（Ｓ３：Ａｕ層形成工程）。ＰｄはＡｕよりも卑であるため、置換型めっきが適用できる。この置換型めっきは、例えば小島化学薬品製 パレットＩＩを用いて、温度が５０〜８０℃、ＰＨが４．０〜９．０の範囲で行われる。この場合には、Ｐ分布Ｐｄ層２４２の表面において置換反応が生ずる。すなわち、Ｐｄが溶出してＡｕが析出するという置換反応が生ずることによってＡｕ層２４３が形成され、Ｐ分布Ｐｄ層２４２の表面が完全にＡｕによって覆われた際にはＰｄの溶出が止まるため前記の置換反応が終了し、自動的に薄いＡｕ層２４２が得られる。この置換反応の際に、Ｐは溶出しないため、Ｐは形成されたＡｕ層２４３とＰ分布Ｐｄ層２４２の界面付近に蓄積される。このため、Ｐｄ層２４２中におけるＰ濃度はＡｕ層２４３側で高くなる。すなわち、前記の通りのＰ濃度の分布が得られる。
なお、置換型めっきにおいては、前記のように、薄いＡｕ層２４３しか得られないが、その後でＮｉ層２４１等と同様の還元性無電解めっきを追加して行う（Ｓ４：追加Ａｕ層形成工程）ことにより、Ｐ分布Ｐｄ層２４２におけるＰ濃度分布を維持したままで、更にＡｕ層２４３を所望の厚さにすることができる。
実際に前記の製造方法で製造した電極構造について、この電極構造を製造した後、熱処理を行う前に電子顕微鏡でその断面を観察した写真を図３に示す。なお、ここでは、図中に破線で囲まれた１〜７の領域におけるＰ、Ｎｉ、Ｐｄ、Ａｕの組成をＥＤＸ（エネルギー分散型蛍光Ｘ線分析）によって測定した結果を図３中で下側に示す。また、図３における写真の左下側には、断面においてＸで示した箇所における電子線回折結果を示す。
この結果より、Ｐ分布Ｐｄ層２４２内にある領域４〜６においては、Ｐの濃度が上側で高く、下側で低くなっていることが確認できる。また、Ｐ分布Ｐｄ層２４２はアモルファス状態であることも電子線回折結果から確認できる。
比較のため、Ｎｉ層とＡｕ層の間にＰを添加しないＰｄ層を形成した電極構造を作成した。各層の製造方法は、Ｐｄ層にＰを添加しないこと以外は同様の条件で行った。この電極構造について図３と同様にその断面を観察、測定した結果を図４に示す。
この結果より、Ｐｄ層にＰを添加しない場合には、下地のＮｉ層にＰが添加されている場合でも、Ｐｄ層にＰは拡散しないことがわかる。また、Ｐが存在しないことにより、Ｐｄ層はアモルファスではなく、多結晶構造となっている。
なお、図３、図４のどちらの電極構造においても、Ａｕ層の最表面（領域１）においては、微量のＮｉ、Ｐｄが確認されている。これらは、めっき工程時にＮｉ層、Ｐｄ層から拡散したものである。
次に、図３、図４の電極構造に対して、３６０℃、１分の熱処理を行った後のＡｕ、Ｐｄ、Ｐの組成分布をＧＤ−ＯＥＳ（グロー放電型発光分光分析）によって調べた。その結果を図５に示す。この測定においては、被覆層２４の表面（Ａｕ層２４３側）から深さ方向における組成が測定されている。図５（ａ）は図３の電極構造（Ｐ分布Ｐｄ層使用）、図５（ｂ）は図４の電極構造（Ｐ無添加Ｐｄ層使用）における結果である。この結果より、熱処理後のＡｕ層の表面に拡散したＰｄの量が、図３の構造においては、図４の構造よりも大幅に減少していることが確認できた。この効果は、前記の通り、Ｐ分布Ｐｄ層２４２におけるＰの高濃度層の影響である。
なお、図５におけるＡｕの分布においては、Ｐ分布Ｐｄ層２４２とＮｉ層２４１との界面付近にＡｕが蓄積した層（Ａｕのピーク）が見られる。これは、Ａｕの置換めっき時にＰ分布Ｐｄ層２４２中のピンホールを介してこの界面付近に析出したＡｕに対応する。この量は、図３の電極構造の場合（ａ）の方が多い。
次に、同様の組成分布をＮｉについて調べた結果を図６に示す。Ｎｉの拡散についても、同様に、図３の電極構造においては大幅に抑制されていることが確認できた。ここで、前記の通り、図３の電極構造においてはＰ分布Ｐｄ層２４２中のピンホールの影響が見られたにも関わらず、Ａｕ層２４３表面のＮｉ量は少なくなっている。これは、前記のピンホールがＡｕによって塞がれたためであると考えられる。
なお、図３〜６における各元素の組成（質量％）の絶対値は異なっている場合があるが、これは測定試料や測定方法による誤差によるものと考えられる。従って、同一形状の試料及び同一の測定を行った図３、４中の表、図５の（ａ）と（ｂ）、図６のそれぞれにおける比較については問題が無く、ＰｄやＮｉ組成の絶対値には誤差があるが、これらの大小関係については正しく測定されていると考えられる。
従って、図３の電極構造においては、熱処理後にも、Ｐｄ、ＮｉのＡｕ層２４３表面への拡散が大幅に抑制されることが確認できる。これによって、金属回路板２２からボンディングワイヤ２３までの接合を強固にすることができ、信頼性の高い回路基板が得られる。
なお、前記の形態においては、ボンディングワイヤの材質としてＡｌを用いた場合について記載したが、Ａｌを主成分としたボンディングワイヤ、Ａｕからなる、あるいはＡｕを主成分としたボンディングワイヤを用いた場合でも同様の効果が得られる。
また、前記の形態においては、ワイヤボンディングを用いた場合につき説明したが、はんだによる接合を用いた場合においても、Ａｕ層表面におけるＮｉやＰｄがその接合に悪影響を与えることは明らかである。従って、はんだによる接合も用いる場合においても、この電極構造が同様に有効であることは明らかである。
従って、この電極構造を用いた回路基板、これを用いた半導体モジュールは、接合が強固であり、信頼性が高くなる。
なお、上記の例においては、Ａｕ層を形成する際に置換型めっきを用いることによって前記の通りのＰ分布を実現したが、これに限られるものではない。例えば、Ｐｄ層形成工程において、めっき条件を一定とせずに、途中で条件を変化させることによって、Ｐの濃度分布をＡｕ層側で高くすることも可能である。この場合は、Ａｕ層形成工程において置換型めっきを用いず、還元型めっきを用いることができ、追加Ａｕ層形成工程を用いることなく、１回のめっきで厚いＡｕ層を得ることもできる。
以下では本発明の実施例及び比較例について説明する。ここでは特にボンディングの接合強度についての簡易的な比較を行った。
ここで用いられたボンディングワイヤの材質はＡｕ、径は２７μｍφである。この電極構造の下地となる金属回路板は２０μｍ厚のＡｇとし、その上にＮｉ層、Ｐｄ層、Ａｕ層をめっきによって順次形成して被覆層を形成し、Ａｕ層に対してワイヤボンディングを行った。超音波接合の条件は９００Ｗ、とした。なお、金属回路板の下のセラミックス基板と金属回路板との接合はＳｎ−Ｓｂをろう材として３２０℃で接合した。
ここでは、大気中３６０℃で１ｍｉｎの熱処理を行った後で、接続されたボンディングワイヤを引っ張ることにより、この接合構造を破断させた。図７はボンディングワイヤと電極構造との接合部を図１における上側から見た外観の模式図であり、右側のふくらんだ形状の部分が、超音波接合でボンディングワイヤと電極構造（Ａｕ層）とが接合された部分である。この構造において、ボンディングワイヤがどの部分で破断したかを調べた。図７における領域Ｗにおいて破断した場合には、ボンディングワイヤとＡｕ層との接合部、被覆層における各層間の接合、及びＮｉ層と金属回路板との接合部の強度が充分であったために、ボンディングワイヤ自身が破断したことを示す。ｃの領域で破断した場合には、ボンディングワイヤとＡｕ層との接合部、被覆層における各層間の接合部、又はＮｉ層と金属回路板との接合部のいずれかで破断したことになる。従って、この場合にはボンディングワイヤ自身が破断する前にいずれかの界面が破断したことになり、この構造における接合強度は不充分であることになる。領域ａ又は領域ｂで破断した場合には、領域Ｗ、領域ｃで破断した場合に準じて解釈される。すなわち、領域Ｗで破断した場合が最も接合強度が高く、次いで領域ａ、領域ｂ、領域ｃで破断した場合の順に接合強度は高くなると判定される。
実施例１〜７、比較例１〜３、比較例４〜６、比較例７〜１１となる試料を作成し、各々についてこの破断試験を行った。これらの電極構成の詳細及び破断試験結果を、実施例１〜７について表１に、比較例１〜３について表２に、比較例４〜６について表３に、比較例７〜１１について表４にそれぞれ示す。
ここで、実施例１〜７については、Ｐｄ層の厚さを０．０５〜０．２０μｍの範囲、平均Ｐ濃度を２．６質量％を越え６．０質量％の範囲、Ａｕ層側のＰ濃度とＮｉ層側のＰ濃度との差を１質量％以上としている。また、Ａｕ層は、無電解置換型めっき（めっき液：商品名ＮＣゴールドＰｄ、温度６０℃、ＰＨ７．３）で形成し、追加Ａｕ層形成工程は行っていない。Ａｕ層の厚さは０．０５〜０．２０μｍの範囲である。
比較例１〜３については、Ｐｄ層の厚さを実施例１〜７と同様の範囲としたが、Ｐを添加していない。比較例４〜６については、Ａｕ層は置換型めっきを用いずに、無電解還元型めっき（めっき液：商品名スーパーメックス＃８５０、温度７０℃、ＰＨ７．０）を用い、Ａｕ層側のＰ濃度とＮｉ層側のＰ濃度との差を１質量％よりも小さくしている。比較例７〜１１については、Ｐｄ層における平均Ｐ濃度を２．９質量％よりも小さくしている。
破断試験は、上記の試料各３０個におけるボンディングワイヤを引っ張り、その破断箇所を調べ、図７におけるどの箇所で破断したかの割合（％）を調べた。
Figure 0005585080
Figure 0005585080
Figure 0005585080


Figure 0005585080
この結果から、本発明の実施例である実施例１〜７においてはＰｄ層内でＰが特定の濃度と分布を有するため、ＰｄやＮｉ等の各種元素のＡｕ層への拡散を抑制するバリア層としてＰｄ層が機能しており、破断試験結果において、領域Ｗが１００％であった。これに対し、比較例１〜１１については、領域Ｗが１００％とはならず、実施例が良好な接合強度をもっていることが確認された。
なお、上記の実施例では、金属回路板上に本発明の電極構造を形成した例について示し、この金属回路板を具備する回路基板、半導体モジュールについて説明した。しかしながら、本発明は、これらに限定されず、例えば、セラミックを用いた多層基板における電極においても同様の電極構造を用いることができることは明らかである。この場合、セラミックス層を積層し、内部の導体パターンと接続する電極を外部に露出するようにセラミックス層に形成した積層基板において、この電極に本発明の電極構造を用いることができる。例えば、図９に示した構造におけるベース電極を前記の金属回路板の代わりに用いて同様にこの電極構造をこの積層基板上に形成し、高周波電子部品を構成することができる。これにより、この高周波電子部品の信頼性を前記の半導体モジュールと同様に、高くすることができる。
本発明の実施の形態に係る半導体モジュールの断面図である。 本発明の実施の形態に係る電極構造の製造方法を示すフロー図である。 本発明の実施の形態に係る電極構造の電子線顕微鏡による断面写真及びその電子線回折結果、組成分析結果である。 従来の電極構造の電子線顕微鏡による断面写真及びその電子線回折結果、組成分析結果である。 熱処理後の電極構造におけるＡｕ、Ｐｄの組成分布をＧＤ−ＯＥＳによって本発明の実施の形態（ａ）と従来例（ｂ）について調べた結果である。 熱処理後の電極構造におけるＮｉの組成分布をＧＤ−ＯＥＳによって本発明の実施の形態と従来例について調べた結果である。 ワイヤボンディング後の外観の模式図と、評価において定義した各領域を示す図である。 従来の半導体モジュールの一例の断面図である。 従来の高周波電子部品の一例の断面図である。
符号の説明
１０、８０ 半導体モジュール
１１、８１ 半導体チップ
２０、９０ 回路基板
２１、９１ セラミックス基板
２２、９２ 金属回路板
２３、４３、９３ ボンディングワイヤ
２４、９４、４２１ 被覆層
３０ 高周波電子部品
３１ 半導体素子
４０ 積層基板
４１ セラミック層
４２ 電極（パッド）
４４ 導体パターン
４５ 電子部品
４６ キャビティ
２４１、９４１、４２１ａ Ｎｉ層
２４２ Ｐ分布Ｐｄ層（Ｐｄ層）
２４３、９４３、４２１ｃ Ａｕ層
４２０ ベース電極
４２１ｂ、９４２ Ｐｄ層

Claims (28)

  1. 金属回路板上に、ニッケル（Ｎｉ）層、リン（Ｐ）が添加されたパラジウム（Ｐｄ）層、金（Ａｕ）層が順次積層されて形成された被覆層が形成された電極構造であって、
    前記Ａｕ層は置換型めっきにより形成され、
    前記Ｐｄ層における平均のＰ濃度は２．６質量％を越え６．０質量％以下の範囲であり、前記Ｐｄ層における前記Ａｕ層と接する側におけるＰ濃度は、前記Ｐｄ層における前記Ｎｉ層と接する側におけるＰ濃度よりも１質量％以上高いことを特徴とする電極構造。
  2. 前記Ｐｄ層はアモルファス構造であることを特徴とする請求項１に記載の電極構造。
  3. 前記Ｎｉ層には、Ｐが添加されていることを特徴とする請求項１または２に記載の電極構造。
  4. 前記金属回路板は銅又は銅合金で形成されることを特徴とする請求項１から３までのいずれか１項に記載の電極構造。
  5. 前記Ｐｄ層の厚さは０．０５〜０．２μｍの範囲であることを特徴とする請求項１から請求項４までのいずれか１項に記載の電極構造。
  6. 前記Ａｕ層の厚さは０．０５〜０．２μｍの範囲であることを特徴とする請求項１から請求項５までのいずれか１項に記載の電極構造。
  7. 請求項１から請求項６までのいずれか１項に記載の電極構造の製造方法であって、
    前記金属回路板上にめっきによって前記Ｎｉ層を形成するＮｉ層形成工程と、
    前記Ｎｉ層上にめっきによって前記Ｐｄ層を形成するＰｄ層形成工程と、
    前記Ｐｄ層上に置換型めっきによって前記Ａｕ層を形成するＡｕ層形成工程と、
    を具備することを特徴とする電極構造の製造方法。
  8. 前記置換型めっきは、めっき液の温度が５０〜８０℃、ＰＨが４．０〜９．０の範囲で行われることを特徴とする請求項７に記載の電極構造の製造方法。
  9. 前記Ａｕ層形成工程の後に、還元型めっきによって更にＡｕ層を形成する追加Ａｕ層形成工程を行うことを特徴とする請求項７または８に記載の電極構造の製造方法。
  10. セラミックス基板上に請求項１から請求項６までのいずれか１項に記載の電極構造が形成されたことを特徴とする回路基板。
  11. 請求項１０に記載の回路基板上に半導体チップが搭載され、該半導体チップと前記電極構造との間に電気的接続がなされたことを特徴とする半導体モジュール。
  12. 前記電気的接続はボンディングワイヤによりなされることを特徴とする請求項１１に記載の半導体モジュール。
  13. 前記ボンディングワイヤの材質は、アルミニウム又は金を主成分とすることを特徴とする請求項１２に記載の半導体モジュール。
  14. 前記ボンディングワイヤは超音波接合により前記電極構造に接続されることを特徴とする請求項１２又は１３に記載の半導体モジュール。
  15. ベース電極上に、ニッケル（Ｎｉ）層、リン（Ｐ）が添加されたパラジウム（Ｐｄ）層、金（Ａｕ）層が順次積層されて形成された被覆層が形成された電極構造であって、
    前記Ａｕ層は置換型めっきにより形成され、
    前記Ｐｄ層における平均のＰ濃度は２．６質量％を越え６．０質量％以下の範囲であり、前記Ｐｄ層における前記Ａｕ層と接する側におけるＰ濃度は、前記Ｐｄ層における前記Ｎｉ層と接する側におけるＰ濃度よりも１質量％以上高いことを特徴とする電極構造。
  16. 前記Ｐｄ層はアモルファス構造であることを特徴とする請求項１５に記載の電極構造。
  17. 前記Ｎｉ層には、Ｐが添加されていることを特徴とする請求項１５または１６に記載の電極構造。
  18. 前記ベース電極は銅又は銅合金で形成されることを特徴とする請求項１５から１７までのいずれか１項に記載の電極構造。
  19. 前記Ｐｄ層の厚さは０．０５〜０．２μｍの範囲であることを特徴とする請求項１５から請求項１８までのいずれか１項に記載の電極構造。
  20. 前記Ａｕ層の厚さは０．０５〜０．２μｍの範囲であることを特徴とする請求項１５から請求項１９までのいずれか１項に記載の電極構造。
  21. 請求項１５から請求項２０までのいずれか１項に記載の電極構造の製造方法であって、
    前記ベース電極上にめっきによって前記Ｎｉ層を形成するＮｉ層形成工程と、
    前記Ｎｉ層上にめっきによって前記Ｐｄ層を形成するＰｄ層形成工程と、
    前記Ｐｄ層上に置換型めっきによって前記Ａｕ層を形成するＡｕ層形成工程と、
    を具備することを特徴とする電極構造の製造方法。
  22. 前記置換型めっきは、めっき液の温度が５０〜８０℃、ＰＨが４．０〜９．０の範囲で行われることを特徴とする請求項２１に記載の電極構造の製造方法。
  23. 前記Ａｕ層形成工程の後に、還元型めっきによって更にＡｕ層を形成する追加Ａｕ層形成工程を行うことを特徴とする請求項２１または２２に記載の電極構造の製造方法。
  24. セラミックス層を積層し、内部の導体パターンと接続する電極を外部に露出するようにセラミックス層に形成した積層基板であって、前記電極に請求項１５から請求項２０までのいずれか１項に記載の電極構造を具備することを特徴とする積層基板。
  25. 請求項２４に記載の積層基板上に半導体チップが搭載され、該半導体チップと前記電極構造との間に電気的接続がなされたことを特徴とする高周波電子部品。
  26. 前記電気的接続はボンディングワイヤによりなされることを特徴とする請求項２５に記載の高周波電子部品。
  27. 前記ボンディングワイヤの材質は、アルミニウム又は金を主成分とすることを特徴とする請求項２６に記載の高周波電子部品。
  28. 前記ボンディングワイヤは超音波接合により前記電極構造に接続されることを特徴とする請求項２６又は２７に記載の高周波電子部品。
JP2009544701A 2007-12-04 2008-12-04 電極構造及びその製造方法、回路基板、半導体モジュール Active JP5585080B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009544701A JP5585080B2 (ja) 2007-12-04 2008-12-04 電極構造及びその製造方法、回路基板、半導体モジュール

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007313535 2007-12-04
JP2007313535 2007-12-04
JP2009544701A JP5585080B2 (ja) 2007-12-04 2008-12-04 電極構造及びその製造方法、回路基板、半導体モジュール
PCT/JP2008/072019 WO2009072544A1 (ja) 2007-12-04 2008-12-04 電極構造及びその製造方法、回路基板、半導体モジュール

Publications (2)

Publication Number Publication Date
JPWO2009072544A1 JPWO2009072544A1 (ja) 2011-04-28
JP5585080B2 true JP5585080B2 (ja) 2014-09-10

Family

ID=40717721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009544701A Active JP5585080B2 (ja) 2007-12-04 2008-12-04 電極構造及びその製造方法、回路基板、半導体モジュール

Country Status (3)

Country Link
US (1) US8710679B2 (ja)
JP (1) JP5585080B2 (ja)
WO (1) WO2009072544A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120001336A1 (en) * 2010-07-02 2012-01-05 Texas Instruments Incorporated Corrosion-resistant copper-to-aluminum bonds
JP5552934B2 (ja) 2010-07-20 2014-07-16 Ｔｄｋ株式会社 被覆体及び電子部品
EP2535929A1 (en) * 2011-06-14 2012-12-19 Atotech Deutschland GmbH Wire bondable surface for microelectronic devices
JP6020070B2 (ja) * 2011-11-17 2016-11-02 Tdk株式会社 被覆体及び電子部品
US9548276B2 (en) * 2012-04-18 2017-01-17 Win Semiconductors Corp. Structure of backside copper metallization for semiconductor devices and a fabrication method thereof
US9388497B2 (en) * 2012-07-13 2016-07-12 Toyo Kohan Co., Ltd. Method of electroless gold plating
EP2740818B1 (en) * 2012-12-05 2016-03-30 ATOTECH Deutschland GmbH Method for manufacture of wire bondable and solderable surfaces on noble metal electrodes
CN110070970B (zh) * 2013-04-04 2022-06-03 罗姆股份有限公司 芯片构件、电路组件及电子设备
CN103258747B (zh) * 2013-05-16 2016-10-12 中国电子科技集团公司第四十一研究所 一种在金导体薄膜电路上进行铝丝键合的方法
US9343422B2 (en) * 2014-03-31 2016-05-17 Freescale Semiconductor, Inc. Structure for aluminum pad metal under ball bond
US10840008B2 (en) * 2015-01-15 2020-11-17 Murata Manufacturing Co., Ltd. Electronic component and electronic component-mounted structure
CN106558564B (zh) * 2015-09-29 2019-08-27 稳懋半导体股份有限公司 半导体元件背面铜金属的改良结构
US20170100744A1 (en) * 2015-10-12 2017-04-13 Tyco Electronics Corporation Electronic Component and Process of Producing Electronic Component
WO2020071025A1 (ja) * 2018-10-02 2020-04-09 国立研究開発法人科学技術振興機構 ヘテロエピタキシャル構造体及びその作製方法、並びにヘテロエピタキシャル構造を含む金属積層体及びその作製方法、ナノギャップ電極及びナノギャップ電極の作製方法
WO2021049235A1 (ja) * 2019-09-13 2021-03-18 昭和電工株式会社 積層体およびその製造方法
JP7472770B2 (ja) * 2020-12-15 2024-04-23 トヨタ自動車株式会社 金属めっき皮膜の成膜装置及び成膜方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196648A (ja) * 2005-01-13 2006-07-27 Hitachi Metals Ltd 外部接合電極付き電子部品およびその製造方法
JP2006339609A (ja) * 2005-06-06 2006-12-14 Kyocer Slc Technologies Corp 配線基板およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072282A (ja) * 2003-08-25 2005-03-17 Kyocera Corp 配線基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196648A (ja) * 2005-01-13 2006-07-27 Hitachi Metals Ltd 外部接合電極付き電子部品およびその製造方法
JP2006339609A (ja) * 2005-06-06 2006-12-14 Kyocer Slc Technologies Corp 配線基板およびその製造方法

Also Published As

Publication number Publication date
JPWO2009072544A1 (ja) 2011-04-28
WO2009072544A1 (ja) 2009-06-11
US20100258954A1 (en) 2010-10-14
US8710679B2 (en) 2014-04-29

Similar Documents

Publication Publication Date Title
JP5585080B2 (ja) 電極構造及びその製造方法、回路基板、半導体モジュール
EP2991105B1 (en) Composite laminate and electronic device
EP2073261B1 (en) Ceramic substrate component and electronic component using the same
JPH07193372A (ja) セラミック多層配線基板およびその製造法並びにセラミック多層配線基板用導電材料
CN104412722B (zh) 布线基板、电子装置以及发光装置
JP2008198706A (ja) 回路基板、その製造方法およびそれを用いた半導体モジュール
JP2012074591A (ja) 回路基板および電子装置
JP2002111188A (ja) 配線基板
JP4741624B2 (ja) 配線基板
JP2006140538A (ja) 配線基板
JP4683768B2 (ja) 配線基板
JP3170429B2 (ja) 配線基板
JP2000340716A (ja) 配線基板
JP2000188461A (ja) 自動車用電子制御装置基板及びその形成方法
JP3723350B2 (ja) 配線基板およびその製造方法
JP6970137B2 (ja) 配線基板
JP4387475B2 (ja) 配線基板
JP3740407B2 (ja) 配線基板
JP4395227B2 (ja) 配線基板
JP3512554B2 (ja) 配線基板
JP2024075666A (ja) 貫通電極基板
Nair et al. New Mixed Metal Transition Via-Fill Conductors for Cost Effective DuPont GreenTape™ 951 & 9K7 LTCC Circuits
JPH11251699A (ja) セラミック配線基板及びその製造方法
WO2013103066A1 (ja) 回路基板およびそれを用いた電子装置
JP2001007492A (ja) 半田接合用パッド部を有するボンディング用プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140707

R150 Certificate of patent or registration of utility model

Ref document number: 5585080

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350