JPH07193372A - セラミック多層配線基板およびその製造法並びにセラミック多層配線基板用導電材料 - Google Patents
セラミック多層配線基板およびその製造法並びにセラミック多層配線基板用導電材料Info
- Publication number
- JPH07193372A JPH07193372A JP5330831A JP33083193A JPH07193372A JP H07193372 A JPH07193372 A JP H07193372A JP 5330831 A JP5330831 A JP 5330831A JP 33083193 A JP33083193 A JP 33083193A JP H07193372 A JPH07193372 A JP H07193372A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor
- wiring board
- substrate
- main component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 48
- 239000000919 ceramic Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000010410 layer Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 229910052741 iridium Inorganic materials 0.000 claims abstract description 18
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 15
- 238000005245 sintering Methods 0.000 claims abstract description 14
- 229910052804 chromium Inorganic materials 0.000 claims abstract description 13
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 12
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 8
- 239000002344 surface layer Substances 0.000 claims abstract description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 21
- 239000000843 powder Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 239000011230 binding agent Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 abstract description 8
- 239000000203 mixture Substances 0.000 abstract description 7
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000006641 stabilisation Effects 0.000 abstract 1
- 238000011105 stabilization Methods 0.000 abstract 1
- 239000010949 copper Substances 0.000 description 21
- 238000010304 firing Methods 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000001856 Ethyl cellulose Substances 0.000 description 2
- ZZSNKZQZMQGXPY-UHFFFAOYSA-N Ethyl cellulose Chemical compound CCOCC1OC(OC)C(OCC)C(OCC)C1OC1C(O)C(O)C(OC)C(CO)O1 ZZSNKZQZMQGXPY-UHFFFAOYSA-N 0.000 description 2
- 238000010344 co-firing Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920001249 ethyl cellulose Polymers 0.000 description 2
- 235000019325 ethyl cellulose Nutrition 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000007718 adhesive strength test Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000009864 tensile test Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
- H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
- H05K3/248—Finish coating of conductors by using conductive pastes, inks or powders fired compositions for inorganic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49163—Manufacturing circuit on or in base with sintering of base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】 （修正有）
【構成】 Ｗ又は／およびＭｏを主成分とする配線導体
層２を内蔵したアルミナ質セラミック多層基板１の表面
にＣｕ導体５を接続し、該Ｃｕ導体５の接続部分である
スルーホール３にＷ／Ｍｏ４０〜９０ｗｔ％、Ｉｒ，Ｐ
ｔ，Ｎｉ，Ｔｉ，Ｃｒの１又は２の１０〜６０ｗｔ％の
混合焼結層を設けたものである。又、アルミナ質多層基
板と内部配線導体並びに混合焼結層は同時焼成とし、そ
こへＣｕペーストを塗布、印刷して焼成する方法であ
る。混合焼結層にはアルミナ基板との熱膨張率の差を調
整するため３０ｗｔ％までのＡｌ2Ｏ3を含有することが
できる。 【効果】 内部導体と表層導体との接合に優れ、接合強
度並びに導電性にすぐれ、又、精密配線が可能であるた
め、電子回路部品の小型化に有効である。焼成工程を一
部省略することができ、しかも製品の寸法のバラツキも
少ないので、生産性が高く、付加価値の高いセラミック
多層配線基板を製造することができる。
層２を内蔵したアルミナ質セラミック多層基板１の表面
にＣｕ導体５を接続し、該Ｃｕ導体５の接続部分である
スルーホール３にＷ／Ｍｏ４０〜９０ｗｔ％、Ｉｒ，Ｐ
ｔ，Ｎｉ，Ｔｉ，Ｃｒの１又は２の１０〜６０ｗｔ％の
混合焼結層を設けたものである。又、アルミナ質多層基
板と内部配線導体並びに混合焼結層は同時焼成とし、そ
こへＣｕペーストを塗布、印刷して焼成する方法であ
る。混合焼結層にはアルミナ基板との熱膨張率の差を調
整するため３０ｗｔ％までのＡｌ2Ｏ3を含有することが
できる。 【効果】 内部導体と表層導体との接合に優れ、接合強
度並びに導電性にすぐれ、又、精密配線が可能であるた
め、電子回路部品の小型化に有効である。焼成工程を一
部省略することができ、しかも製品の寸法のバラツキも
少ないので、生産性が高く、付加価値の高いセラミック
多層配線基板を製造することができる。
Description
【０００１】
【産業上の利用分野】この発明は、電子回路部品として
使用されるセラミック多層配線基板およびその製造法並
びにその製造に用いる導電材料に関する。
使用されるセラミック多層配線基板およびその製造法並
びにその製造に用いる導電材料に関する。
【０００２】
【従来の技術】従来、集積回路に使用されるセラミック
多層配線基板においては、高融点金属からなる導体を内
蔵させ、その内蔵導体を表面基板のスルーホールから露
出させ、そこに銅を主成分とする金属厚膜を表面導体と
して連接している。このような構成においては接触抵抗
が高く、接着強度も弱くなる欠点がある。そこで、この
ような欠点を防ぐ提案がなされており、例えば特開平３
−２１８６９３号公報が知られている。具体的に図３に
基づいて説明すると、基板１１と内部配線導体１２とを
同時焼成した後、内部配線導体１２の表面スルーホール
１３から露出している部分をＰｔ，Ｐｄなどのメタロオ
ーガニックペーストにより覆って焼成し、メタライズ層
１４を形成し、さらにその上を覆ってＣｕを主成分とす
るペーストを印刷等により塗布し、焼成することにより
銅厚膜よりなる表面導体１５を形成する。
多層配線基板においては、高融点金属からなる導体を内
蔵させ、その内蔵導体を表面基板のスルーホールから露
出させ、そこに銅を主成分とする金属厚膜を表面導体と
して連接している。このような構成においては接触抵抗
が高く、接着強度も弱くなる欠点がある。そこで、この
ような欠点を防ぐ提案がなされており、例えば特開平３
−２１８６９３号公報が知られている。具体的に図３に
基づいて説明すると、基板１１と内部配線導体１２とを
同時焼成した後、内部配線導体１２の表面スルーホール
１３から露出している部分をＰｔ，Ｐｄなどのメタロオ
ーガニックペーストにより覆って焼成し、メタライズ層
１４を形成し、さらにその上を覆ってＣｕを主成分とす
るペーストを印刷等により塗布し、焼成することにより
銅厚膜よりなる表面導体１５を形成する。
【０００３】
【発明が解決しようとする課題】上記従来例に示したも
のは多層配線基板としてすぐれたものではあるが、さら
なる改良の余地がある。例えば、焼成工程が基板と内部
配線導体との同時焼成、メタライズ層の焼成、表面導体
形成時の焼成と３段階となり、さらなる工程の短縮が望
まれる。又、焼成に伴う寸法のバラツキが発生し、メタ
ライズ層でスルーホール部の周辺を幅広く完全に覆わな
いと、内部導体が直接表面導体に接触する部分が発生し
て、接続不良が発生する。このように安全を見越してメ
タライズ層を幅広く形成するため、より小型化配線の需
要には完全に応えきれない。表面導体の上にチップ部品
を半田付けすると、半田熱によりスルーホール部分の耐
久性が劣化し、部品実装用ランドとして使用できなくな
る。そのためスルーホール部分を保護体で覆い、その外
側まで表面導体を引き出して、その部分にチップ部品を
半田付けすることが行われる。このことも、さらなる小
型化配線上問題となる。この発明では生産性と品質が高
く、さらに小型化の需要に応えることができるセラミッ
ク多層配線基板を提供するものである。
のは多層配線基板としてすぐれたものではあるが、さら
なる改良の余地がある。例えば、焼成工程が基板と内部
配線導体との同時焼成、メタライズ層の焼成、表面導体
形成時の焼成と３段階となり、さらなる工程の短縮が望
まれる。又、焼成に伴う寸法のバラツキが発生し、メタ
ライズ層でスルーホール部の周辺を幅広く完全に覆わな
いと、内部導体が直接表面導体に接触する部分が発生し
て、接続不良が発生する。このように安全を見越してメ
タライズ層を幅広く形成するため、より小型化配線の需
要には完全に応えきれない。表面導体の上にチップ部品
を半田付けすると、半田熱によりスルーホール部分の耐
久性が劣化し、部品実装用ランドとして使用できなくな
る。そのためスルーホール部分を保護体で覆い、その外
側まで表面導体を引き出して、その部分にチップ部品を
半田付けすることが行われる。このことも、さらなる小
型化配線上問題となる。この発明では生産性と品質が高
く、さらに小型化の需要に応えることができるセラミッ
ク多層配線基板を提供するものである。
【０００４】
【課題を解決するための手段】この発明の第一はＷ又は
／およびＭｏを主成分とする配線導体層を内蔵したアル
ミナ質セラミック多層基板の表面に、Ｃｕを主成分とす
る金属厚膜の表面導体層部分を接続し、該表面導体層の
接続部分であるアルミナ質基板のスルーホール部に、Ｗ
又は／およびＭｏ４０〜９０ｗｔ％とＩｒ，Ｐｔ，Ｎ
ｉ，Ｔｉ，Ｃｒの１種又は２種以上の１０〜６０ｗｔ％
の混合焼結層を設けてなることを特徴とするセラミック
多層配線基板である。この発明ではアルミナ質基板のス
ルーホール部に、内部導体と表層導体とを接続するＷ又
は／およびＭｏ４０〜９０ｗｔ％とＩｒ，Ｐｔ，Ｎｉ，
Ｔｉ，Ｃｒの１種又は２種以上１０〜６０ｗｔ％の混合
焼結層を設けたことにより品質が安定する。
／およびＭｏを主成分とする配線導体層を内蔵したアル
ミナ質セラミック多層基板の表面に、Ｃｕを主成分とす
る金属厚膜の表面導体層部分を接続し、該表面導体層の
接続部分であるアルミナ質基板のスルーホール部に、Ｗ
又は／およびＭｏ４０〜９０ｗｔ％とＩｒ，Ｐｔ，Ｎ
ｉ，Ｔｉ，Ｃｒの１種又は２種以上の１０〜６０ｗｔ％
の混合焼結層を設けてなることを特徴とするセラミック
多層配線基板である。この発明ではアルミナ質基板のス
ルーホール部に、内部導体と表層導体とを接続するＷ又
は／およびＭｏ４０〜９０ｗｔ％とＩｒ，Ｐｔ，Ｎｉ，
Ｔｉ，Ｃｒの１種又は２種以上１０〜６０ｗｔ％の混合
焼結層を設けたことにより品質が安定する。
【０００５】混合焼結層におけるＩｒ，Ｐｔ，Ｎｉ，Ｔ
ｉ，ＣｒはＷ又は／およびＭｏの還元力を抑制する金属
で、Ｗ又は／およびＭｏとの代表的な組合せ例はＷとＩ
ｒである。以下この組合せを主として説明する。すなわ
ち、焼結によりＩｒはＷに固溶し合金化するため、Ｗ単
体の成分量が減少し、表層導体焼結時にＣｕペーストに
働くＷの還元力が抑制され、Ｃｕ厚膜の焼結反応が安定
し、緻密で高強度でかつ高導電性の膜質となる。又、Ｉ
ｒはＣｕ厚膜の焼成工程で、小量Ｃｕ内に固溶して、Ｗ
とＩｒの混合焼結層とＣｕ厚膜との界面近傍に強固な接
合層を形成し、Ｃｕ厚膜の接合強度を向上させる。Ｉｒ
の含有量が１０ｗｔ％未満ではＷを合金化する量が少な
くＷ単体の残存量が大で還元力の抑制が十分でなくな
る。又、６０ｗｔ％を超える含有は基板との同時焼成
時、Ｉｒ粉末とアルミナ基板との焼結特性の差が大きく
なるため、スルーホールとしての信頼性が劣化するため
と経済性の見地から不適当である。Ｉｒの含有量は３５
〜５０ｗｔ％がより望ましい。
ｉ，ＣｒはＷ又は／およびＭｏの還元力を抑制する金属
で、Ｗ又は／およびＭｏとの代表的な組合せ例はＷとＩ
ｒである。以下この組合せを主として説明する。すなわ
ち、焼結によりＩｒはＷに固溶し合金化するため、Ｗ単
体の成分量が減少し、表層導体焼結時にＣｕペーストに
働くＷの還元力が抑制され、Ｃｕ厚膜の焼結反応が安定
し、緻密で高強度でかつ高導電性の膜質となる。又、Ｉ
ｒはＣｕ厚膜の焼成工程で、小量Ｃｕ内に固溶して、Ｗ
とＩｒの混合焼結層とＣｕ厚膜との界面近傍に強固な接
合層を形成し、Ｃｕ厚膜の接合強度を向上させる。Ｉｒ
の含有量が１０ｗｔ％未満ではＷを合金化する量が少な
くＷ単体の残存量が大で還元力の抑制が十分でなくな
る。又、６０ｗｔ％を超える含有は基板との同時焼成
時、Ｉｒ粉末とアルミナ基板との焼結特性の差が大きく
なるため、スルーホールとしての信頼性が劣化するため
と経済性の見地から不適当である。Ｉｒの含有量は３５
〜５０ｗｔ％がより望ましい。
【０００６】ＷとＩｒの混合焼結層は、表層のスルーホ
ールの大部分を占めてもよいし、又、その一部分でもよ
い。又、必要に応じてＷとＩｒの混合焼結層に外掛で３
０ｗｔ％までのＡｌ2Ｏ3を混合してもよい。そうするこ
とによって、アルミナ質基板のスルーホール部分の穴径
の大きい場合などで、スルーホール内に充填する混合焼
結層形成用のペーストとアルミナ質基板材料の同時焼結
時における熱収縮率の差が大きくなって、その結果、基
板の反り等による寸法バラツキが発生することを少なく
することができる。混合するＡｌ2Ｏ3の量が３０ｗｔ％
を超えると混合焼結層の導電性に対する影響が大きくな
るので好ましくない。Ａｌ2Ｏ3の量は５〜２０ｗｔ％が
より望ましい。
ールの大部分を占めてもよいし、又、その一部分でもよ
い。又、必要に応じてＷとＩｒの混合焼結層に外掛で３
０ｗｔ％までのＡｌ2Ｏ3を混合してもよい。そうするこ
とによって、アルミナ質基板のスルーホール部分の穴径
の大きい場合などで、スルーホール内に充填する混合焼
結層形成用のペーストとアルミナ質基板材料の同時焼結
時における熱収縮率の差が大きくなって、その結果、基
板の反り等による寸法バラツキが発生することを少なく
することができる。混合するＡｌ2Ｏ3の量が３０ｗｔ％
を超えると混合焼結層の導電性に対する影響が大きくな
るので好ましくない。Ａｌ2Ｏ3の量は５〜２０ｗｔ％が
より望ましい。
【０００７】この発明の第二は、Ｗ又は／およびＭｏを
主成分とする配線導体形成材料を内蔵させてアルミナ質
基板を多層に形成し、その表層の導体との接続部分であ
るスルーホールに、Ｗ又は／およびＭｏ粉末４０〜９０
ｗｔ％とＩｒ，Ｐｔ，Ｎｉ，Ｔｉ，Ｃｒの１種又は２種
以上の粉末１０〜６０ｗｔ％を有機バインダとともに混
合したペーストを充填し、基板と内部導体を同時に焼成
し、次いで表層にＣｕを主成分とする導体厚膜形成用ペ
ーストを配して焼成することを特徴とするセラミック多
層配線基板の製造法である。この製造法によれば、従来
技術におけるメタライズ層形成のための焼結工程を省略
することができ、アルミナ質基板と内部導体およびＷ−
Ｉｒに代表される混合焼結層とを同時焼成することがで
きる。
主成分とする配線導体形成材料を内蔵させてアルミナ質
基板を多層に形成し、その表層の導体との接続部分であ
るスルーホールに、Ｗ又は／およびＭｏ粉末４０〜９０
ｗｔ％とＩｒ，Ｐｔ，Ｎｉ，Ｔｉ，Ｃｒの１種又は２種
以上の粉末１０〜６０ｗｔ％を有機バインダとともに混
合したペーストを充填し、基板と内部導体を同時に焼成
し、次いで表層にＣｕを主成分とする導体厚膜形成用ペ
ーストを配して焼成することを特徴とするセラミック多
層配線基板の製造法である。この製造法によれば、従来
技術におけるメタライズ層形成のための焼結工程を省略
することができ、アルミナ質基板と内部導体およびＷ−
Ｉｒに代表される混合焼結層とを同時焼成することがで
きる。
【０００８】ＷとＩｒに代表される金属の作用は前述の
とおりであるが、そのペースト作成に用いる有機バイン
ダとしては通常の例えばエチルセルロース樹脂を主とし
てこれを溶剤に溶解したものを用いる。Ｃｕを主成分と
する導体厚膜形成用ペースとしては、市販の例えば商品
名Ｄｕ Ｐｏｎｔ＃９９２２を用いる。なお、この発明
においても混合焼結層にＡｌ2Ｏ3を３０ｗｔ％まで含有
させることができる。この発明の第三は、Ｗ又は／およ
びＭｏ粉末４０〜９０ｗｔ％とＩｒ，Ｐｔ，Ｎｉ，Ｔ
ｉ，Ｃｒの１種又は２種以上の粉末１０〜６０ｗｔ％を
有機バインダとともに混合してなることを特徴とする多
層配線基板用導電材料である。
とおりであるが、そのペースト作成に用いる有機バイン
ダとしては通常の例えばエチルセルロース樹脂を主とし
てこれを溶剤に溶解したものを用いる。Ｃｕを主成分と
する導体厚膜形成用ペースとしては、市販の例えば商品
名Ｄｕ Ｐｏｎｔ＃９９２２を用いる。なお、この発明
においても混合焼結層にＡｌ2Ｏ3を３０ｗｔ％まで含有
させることができる。この発明の第三は、Ｗ又は／およ
びＭｏ粉末４０〜９０ｗｔ％とＩｒ，Ｐｔ，Ｎｉ，Ｔ
ｉ，Ｃｒの１種又は２種以上の粉末１０〜６０ｗｔ％を
有機バインダとともに混合してなることを特徴とする多
層配線基板用導電材料である。
【０００９】すなわち、かかる導電材料は、前記第二の
発明におけるＷ又は／およびＭｏ粉末よりなる内部導体
とＣｕを主成分とする導体厚膜とを接続するための材料
として好適なものである。Ｉｒ，Ｐｔ，Ｎｉ，Ｔｉ，Ｃ
ｒの１種又は２種以上はＷ又は／およびＭｏの還元力を
抑制する金属であり、最も好ましい組合せは、Ｗ−Ｉｒ
である。このＷ−Ｉｒ混合物について、その作用を説明
すると、図２に示すように、アルミナ基板１のスルーホ
ール３内の内部導体２の上部に、Ｗ−Ｉｒ混合焼結層４
材料を充填して同時焼成すると、ＩｒがＷへ固溶して合
金化するとともに、一部のＩｒは内部導体２のＷと界面
６において固溶して、接合を強固にする。次にＣｕを主
成分とする導体厚膜層５のペーストをもって、アルミナ
基板１のスルーホール３におけるＷ−Ｉｒ混合焼結層４
の周囲に塗布し焼成すると、Ｉｒの一部はＣｕ厚膜との
界面７においてＣｕと固溶し、強固な接合層を形成し、
Ｃｕ厚膜の接合強度が向上する。又、前述のようにＩｒ
によってＣｕに対して還元力の強いＷ単体の成分量が減
少することによりＣｕ厚膜の焼結反応が安定し、緻密で
高強度の表層導体厚膜が形成される。以上は主として、
Ｗ−Ｉｒの混合物について述べてきたが、ＭｏとＩｒ、
あるいはＭｏやＷとその他のＰｔ，Ｎｉ，Ｔｉ，Ｃｒの
１種又は２種以上の組合せにおいても同等の効果が得ら
れる。
発明におけるＷ又は／およびＭｏ粉末よりなる内部導体
とＣｕを主成分とする導体厚膜とを接続するための材料
として好適なものである。Ｉｒ，Ｐｔ，Ｎｉ，Ｔｉ，Ｃ
ｒの１種又は２種以上はＷ又は／およびＭｏの還元力を
抑制する金属であり、最も好ましい組合せは、Ｗ−Ｉｒ
である。このＷ−Ｉｒ混合物について、その作用を説明
すると、図２に示すように、アルミナ基板１のスルーホ
ール３内の内部導体２の上部に、Ｗ−Ｉｒ混合焼結層４
材料を充填して同時焼成すると、ＩｒがＷへ固溶して合
金化するとともに、一部のＩｒは内部導体２のＷと界面
６において固溶して、接合を強固にする。次にＣｕを主
成分とする導体厚膜層５のペーストをもって、アルミナ
基板１のスルーホール３におけるＷ−Ｉｒ混合焼結層４
の周囲に塗布し焼成すると、Ｉｒの一部はＣｕ厚膜との
界面７においてＣｕと固溶し、強固な接合層を形成し、
Ｃｕ厚膜の接合強度が向上する。又、前述のようにＩｒ
によってＣｕに対して還元力の強いＷ単体の成分量が減
少することによりＣｕ厚膜の焼結反応が安定し、緻密で
高強度の表層導体厚膜が形成される。以上は主として、
Ｗ−Ｉｒの混合物について述べてきたが、ＭｏとＩｒ、
あるいはＭｏやＷとその他のＰｔ，Ｎｉ，Ｔｉ，Ｃｒの
１種又は２種以上の組合せにおいても同等の効果が得ら
れる。
【００１０】
【実施例】次に実施例と比較例によって本発明を詳細に
説明する。図１は、本発明製品の一例で、多層のアルミ
ナ質基板１の内部に内部導体２が配置され、その表層ア
ルミナ質基板１のスルーホール３の外面側にＷ又は／お
よびＭｏとＩｒ，Ｐｔ，Ｎｉ，Ｔｉ，Ｃｒの１種又は２
種以上との混合焼結層４があり、その周辺にはＣｕ厚膜
層５が形成される。最終的にはチップ部品Ｍをはんだ等
の接合材８を介してＣｕ厚膜層に配置する。
説明する。図１は、本発明製品の一例で、多層のアルミ
ナ質基板１の内部に内部導体２が配置され、その表層ア
ルミナ質基板１のスルーホール３の外面側にＷ又は／お
よびＭｏとＩｒ，Ｐｔ，Ｎｉ，Ｔｉ，Ｃｒの１種又は２
種以上との混合焼結層４があり、その周辺にはＣｕ厚膜
層５が形成される。最終的にはチップ部品Ｍをはんだ等
の接合材８を介してＣｕ厚膜層に配置する。
【００１１】実施例１ 平均粒径３〜４μｍφのＷ粉末に同等の粒度分布を有す
るＩｒ粉末を加え、エチルセルロース樹脂を主として溶
剤に溶解した有機バインダと混合し、ペーストを作成し
た。アルミナ質セラミック基板の表面のスルーホール部
に当該ペーストを充填印刷して基板と同時焼成した。次
に当該スルーホール部を中心として、市販のＣｕペース
ト（ＤｕＰｏｎｔ社製＃９９２２）を２ｍｍ×２ｍｍ角
の大きさに印刷して焼成し、製品とした。この製品の接
着強度を初期強度と１５０℃高温保管後の強度で評価し
た。測定方法は、２３５℃±５℃の溶融半田槽に製品を
浸漬後、２ｍｍ×２ｍｍ角の大きさのランドに引張試験
用のリード線（線径０．６ｍｍφ）を半田付けし、ピー
ル引張法により、初期強度と１５０℃で１０００時間保
管後の強度を測定した。製品の組成並びに接着強度並び
に評価を表１に示す。併せて比較例として、この発明の
組成外の例の試験結果も表１に併記する。なお比較例の
Ｎo.１０はＰｔメタロオーガニックペーストによるメタ
ライズ層をＷ膜上に形成したものである。
るＩｒ粉末を加え、エチルセルロース樹脂を主として溶
剤に溶解した有機バインダと混合し、ペーストを作成し
た。アルミナ質セラミック基板の表面のスルーホール部
に当該ペーストを充填印刷して基板と同時焼成した。次
に当該スルーホール部を中心として、市販のＣｕペース
ト（ＤｕＰｏｎｔ社製＃９９２２）を２ｍｍ×２ｍｍ角
の大きさに印刷して焼成し、製品とした。この製品の接
着強度を初期強度と１５０℃高温保管後の強度で評価し
た。測定方法は、２３５℃±５℃の溶融半田槽に製品を
浸漬後、２ｍｍ×２ｍｍ角の大きさのランドに引張試験
用のリード線（線径０．６ｍｍφ）を半田付けし、ピー
ル引張法により、初期強度と１５０℃で１０００時間保
管後の強度を測定した。製品の組成並びに接着強度並び
に評価を表１に示す。併せて比較例として、この発明の
組成外の例の試験結果も表１に併記する。なお比較例の
Ｎo.１０はＰｔメタロオーガニックペーストによるメタ
ライズ層をＷ膜上に形成したものである。
【００１２】
【表１】
【００１３】実施例、比較例共に溶融半田槽内に浸漬す
ることによる半田濡れ面積率は良好で、実用上問題のな
いレベルであった。実施例１に示すＷとＩｒとの組成比
のペーストおよびアルミナ粉末を添加したペーストを用
いた例では、いずれも初期強度と高温放置試験後の強度
が大きく良好な結果を得た。Ｐｔメタライズ層形成方式
のＮo.１０を含めて、比較例においては、初期強度と高
温放置試験後の強度不足が顕著であり、接合性能が実施
例に比して劣っている。
ることによる半田濡れ面積率は良好で、実用上問題のな
いレベルであった。実施例１に示すＷとＩｒとの組成比
のペーストおよびアルミナ粉末を添加したペーストを用
いた例では、いずれも初期強度と高温放置試験後の強度
が大きく良好な結果を得た。Ｐｔメタライズ層形成方式
のＮo.１０を含めて、比較例においては、初期強度と高
温放置試験後の強度不足が顕著であり、接合性能が実施
例に比して劣っている。
【００１４】実施例２ 実施例１におけるＷの一部をＭｏに代えた以外は実施例
１と同様にして、強度試験をした。混合焼結層形成用ペ
ースの組成と接着強度の試験結果を表２に示す。
１と同様にして、強度試験をした。混合焼結層形成用ペ
ースの組成と接着強度の試験結果を表２に示す。
【００１５】
【表２】
【００１６】実施例３ 実施例１においてＩｒに代えてＰｔ，Ｎｉ，Ｔｉ，Ｃｒ
を用いた例を表３に示す。
を用いた例を表３に示す。
【００１７】
【表３】
【００１８】
【発明の効果】この発明はアルミナ質セラミック多層配
線基板における内部導体と表層導体との接合が優れ、接
合強度並びに導電性にすぐれ、又、精密配線が可能であ
るため、電子回路部品の小型化に有効である。さらに、
この発明の製造法によれば、従来に比して焼成工程を一
部省略することができ、しかも製品の寸法のバラツキも
少ないので、生産性が高く、付加価値の高いセラミック
多層配線基板を製造することができる。
線基板における内部導体と表層導体との接合が優れ、接
合強度並びに導電性にすぐれ、又、精密配線が可能であ
るため、電子回路部品の小型化に有効である。さらに、
この発明の製造法によれば、従来に比して焼成工程を一
部省略することができ、しかも製品の寸法のバラツキも
少ないので、生産性が高く、付加価値の高いセラミック
多層配線基板を製造することができる。
【図１】この発明の実施例の断面図である。
【図２】この発明の要部の作用の説明図である。
【図３】従来例の説明図である。
１ アルミナ質基板 ２ 内部導体 ３ スルーホール ４ 混合焼結層 ５ Ｃｕ厚膜層 Ｍ チップ部品 ８ はんだ等の接合材
───────────────────────────────────────────────────── フロントページの続き (72)発明者 沢田 孝二 山口県美祢市大嶺町東分字岩倉2701番１ 株式会社住友金属セラミックス内 (72)発明者 野村 徹 愛知県刈谷市昭和町一丁目１番地 日本電 装株式会社内 (72)発明者 宮瀬 善行 愛知県刈谷市昭和町一丁目１番地 日本電 装株式会社内 (72)発明者 長坂 崇 愛知県刈谷市昭和町一丁目１番地 日本電 装株式会社内
Claims (6)
- 【請求項１】 Ｗ又は／およびＭｏを主成分とする配線
導体層を内蔵したアルミナ質セラミック多層基板の表面
に、Ｃｕを主成分とする金属厚膜の表面導体層部分を接
続し、該表面導体層の接続部分であるアルミナ質基板の
スルーホール部に、Ｗ又は／およびＭｏ４０〜９０ｗｔ
％とＩｒ，Ｐｔ，Ｎｉ，Ｔｉ，Ｃｒの１種又は２種以上
の１０〜６０ｗｔ％の混合焼結層を設けてなることを特
徴とするセラミック多層配線基板。 - 【請求項２】 混合焼結層がさらに３０ｗｔ％以下のア
ルミナを含有する請求項１記載のセラミック多層基板。 - 【請求項３】 Ｗ又は／およびＭｏ粉を主成分とする配
線導体形成材料を内蔵させてアルミナ質基板材料を多層
に形成し、その表層の導体との接続部分であるスルーホ
ールに、Ｗ又は／およびＭｏ４０〜９０ｗｔ％とＩｒ，
Ｐｔ，Ｎｉ，Ｔｉ，Ｃｒの１種又は２種以上の粉末１０
〜６０ｗｔ％を有機バインダとともに混合したペースト
を充填し、基板と内部導体を同時に焼成し、次いで表層
にＣｕを主成分とする導体厚膜形成用ペーストを配して
焼成することを特徴とするセラミック多層配線基板の製
造法。 - 【請求項４】 Ｗ又は／およびＭｏ粉末４０〜９０ｗｔ
％とＩｒ，Ｐｔ，Ｎｉ，Ｔｉ，Ｃｒの１種又は２種以上
の粉末１０〜６０ｗｔ％にさらに３０ｗｔ％以下のアル
ミナ粉末を添加して有機バインダとともに混合したペー
ストを用いる請求項３記載セラミック多層配線基板の製
造法。 - 【請求項５】 Ｗ又は／およびＭｏ粉末４０〜９０ｗｔ
％とＩｒ，Ｐｔ，Ｎｉ，Ｔｉ，Ｃｒの１種又は２種以上
の粉末１０〜６０ｗｔ％を有機バインダとともに混合し
てなることを特徴とする多層配線基板用導電材料。 - 【請求項６】 さらに３０ｗｔ％以下のアルミナ粉末を
含有する請求項５記載の多層配線基板用導電材料。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33083193A JP3286651B2 (ja) | 1993-12-27 | 1993-12-27 | セラミック多層配線基板およびその製造法並びにセラミック多層配線基板用導電材料 |
| EP94120404A EP0660651B1 (en) | 1993-12-27 | 1994-12-22 | Multilayer ceramic circuit substrate, process for producing the same, and electrically conductive material for use in multilayer ceramic circuit substrate |
| US08/362,129 US5627344A (en) | 1993-12-27 | 1994-12-22 | Multilayer ceramic circuit substrate, process for producing the same, and electrically conductive material for use in multilayer ceramic circuit substrate |
| DE69408432T DE69408432T2 (de) | 1993-12-27 | 1994-12-22 | Keramisches Mehrschichtschaltungssubstrat, Verfahren zu seiner Herstellung und elektrisch leitfähiges Material zur Verwendung in keramischem Mehrschichtschaltungssubstrat |
| US08/561,539 US5729893A (en) | 1993-12-27 | 1995-11-22 | Process for producing a multilayer ceramic circuit substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33083193A JP3286651B2 (ja) | 1993-12-27 | 1993-12-27 | セラミック多層配線基板およびその製造法並びにセラミック多層配線基板用導電材料 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07193372A true JPH07193372A (ja) | 1995-07-28 |
| JP3286651B2 JP3286651B2 (ja) | 2002-05-27 |
Family
ID=18237031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33083193A Expired - Lifetime JP3286651B2 (ja) | 1993-12-27 | 1993-12-27 | セラミック多層配線基板およびその製造法並びにセラミック多層配線基板用導電材料 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5627344A (ja) |
| EP (1) | EP0660651B1 (ja) |
| JP (1) | JP3286651B2 (ja) |
| DE (1) | DE69408432T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5950306A (en) * | 1995-12-12 | 1999-09-14 | Yamaichi Electronics Co., Ltd. | Circuit board |
| KR101101574B1 (ko) * | 2009-09-18 | 2012-01-02 | 삼성전기주식회사 | 세라믹 기판 및 그의 제조 방법 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3286651B2 (ja) * | 1993-12-27 | 2002-05-27 | 株式会社住友金属エレクトロデバイス | セラミック多層配線基板およびその製造法並びにセラミック多層配線基板用導電材料 |
| US5670750A (en) * | 1995-04-27 | 1997-09-23 | International Business Machines Corporation | Electric circuit card having a donut shaped land |
| US6195883B1 (en) * | 1998-03-25 | 2001-03-06 | International Business Machines Corporation | Full additive process with filled plated through holes |
| JP3234757B2 (ja) * | 1995-12-05 | 2001-12-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 多層配線基板及びその製造方法 |
| JP3704864B2 (ja) | 1997-02-12 | 2005-10-12 | 株式会社デンソー | 半導体素子の実装構造 |
| JPH10308582A (ja) * | 1997-05-07 | 1998-11-17 | Denso Corp | 多層配線基板 |
| JP3709752B2 (ja) * | 1999-01-26 | 2005-10-26 | 株式会社村田製作所 | 誘電体セラミック組成物及びセラミック多層基板 |
| US6930395B2 (en) * | 2000-12-05 | 2005-08-16 | Matsushita Electric Industrial Co., Ltd. | Circuit substrate having improved connection reliability and a method for manufacturing the same |
| US6800815B1 (en) | 2001-01-16 | 2004-10-05 | National Semiconductor Corporation | Materials and structure for a high reliability bga connection between LTCC and PB boards |
| US6762369B2 (en) * | 2001-10-29 | 2004-07-13 | Matsushita Electric Industrial Co., Ltd. | Multilayer ceramic substrate and method for manufacturing the same |
| US7222419B2 (en) * | 2001-12-19 | 2007-05-29 | Chung-Shan Institute Of Science And Technology | Method of fabricating a ceramic substrate with a thermal conductive plug of a multi-chip package |
| WO2003101166A1 (fr) * | 2002-05-28 | 2003-12-04 | Sumitomo Electric Industries, Ltd. | Pastille frittee a base de nitrure d'aluminium comportant une couche metallisee et procede de preparation associe |
| US6900395B2 (en) * | 2002-11-26 | 2005-05-31 | International Business Machines Corporation | Enhanced high-frequency via interconnection for improved reliability |
| DE102004032706A1 (de) * | 2004-07-06 | 2006-02-02 | Epcos Ag | Verfahren zur Herstellung eines elektrischen Bauelements und das Bauelement |
| US20060021792A1 (en) * | 2004-07-28 | 2006-02-02 | Myers Bruce A | Surface mount axial leaded component for an electronic module |
| EP1666161A1 (en) * | 2004-11-25 | 2006-06-07 | Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO | System for absorb spray overflow |
| US7650694B2 (en) * | 2005-06-30 | 2010-01-26 | Intel Corporation | Method for forming multilayer substrate |
| TW200920215A (en) * | 2007-10-17 | 2009-05-01 | Murata Manufacturing Co | Multilayer ceramic substrate and process for producing the multilayer ceramic |
| KR100896610B1 (ko) * | 2007-11-05 | 2009-05-08 | 삼성전기주식회사 | 다층 세라믹 기판 및 그 제조방법 |
| KR20110019536A (ko) * | 2009-08-20 | 2011-02-28 | 삼성전기주식회사 | 세라믹 기판 및 그 제조방법 |
| WO2012132762A1 (ja) * | 2011-03-28 | 2012-10-04 | 株式会社村田製作所 | ガラスセラミック基板およびその製造方法 |
| KR20140024584A (ko) * | 2012-08-20 | 2014-03-03 | 삼성전기주식회사 | 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품 |
| JP6151784B2 (ja) * | 2013-07-29 | 2017-06-21 | 京セラ株式会社 | 配線基板、リード付き配線基板および電子装置 |
| KR102093157B1 (ko) * | 2014-12-01 | 2020-03-25 | 삼성전기주식회사 | 다층 세라믹 기판 |
| US9758845B2 (en) * | 2014-12-09 | 2017-09-12 | Intel Corporation | Microelectronic substrates having copper alloy conductive route structures |
| CN105934085A (zh) * | 2016-06-28 | 2016-09-07 | 广东欧珀移动通信有限公司 | Pcb板及具有其的移动终端 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2742534C2 (de) * | 1977-09-21 | 1985-01-24 | Siemens AG, 1000 Berlin und 8000 München | Verbindungselement für elektronische Schaltungen |
| JPS5975695A (ja) * | 1982-10-23 | 1984-04-28 | 日本碍子株式会社 | セラミツク厚膜回路基板 |
| KR900004379B1 (ko) * | 1983-09-16 | 1990-06-23 | 마쯔시다덴기산교 가부시기가이샤 | 세라믹 다층기판 및 그 제조방법 |
| US4685030A (en) * | 1985-04-29 | 1987-08-04 | Energy Conversion Devices, Inc. | Surface mounted circuits including hybrid circuits, having CVD interconnects, and method of preparing the circuits |
| JPS62123795A (ja) * | 1985-11-25 | 1987-06-05 | 株式会社東芝 | 配線基板 |
| US4770953A (en) * | 1986-02-20 | 1988-09-13 | Kabushiki Kaisha Toshiba | Aluminum nitride sintered body having conductive metallized layer |
| JPH0714105B2 (ja) * | 1986-05-19 | 1995-02-15 | 日本電装株式会社 | 混成集積回路基板及びその製造方法 |
| US4861641A (en) * | 1987-05-22 | 1989-08-29 | Ceramics Process Systems Corporation | Substrates with dense metal vias |
| DE3924225C2 (de) * | 1988-07-22 | 1994-01-27 | Mitsubishi Electric Corp | Verfahren zur Herstellung eines Keramik-Metall-Verbundsubstrats sowie Keramik-Metall-Verbundsubstrat |
| JPH0693545B2 (ja) * | 1988-12-23 | 1994-11-16 | 株式会社住友金属セラミックス | セラミック多層配線基板およびその製造方法 |
| US5031308A (en) * | 1988-12-29 | 1991-07-16 | Japan Radio Co., Ltd. | Method of manufacturing multilayered printed-wiring-board |
| US5156903A (en) * | 1989-12-21 | 1992-10-20 | Sumitomo Metal Ceramics Inc. | Multilayer ceramic substrate and manufacture thereof |
| JP2931910B2 (ja) * | 1989-12-26 | 1999-08-09 | 京セラ株式会社 | 回路基板 |
| JPH05183273A (ja) * | 1990-09-07 | 1993-07-23 | Hitachi Ltd | 多層配線基板装置とその製造方法ならびにそれを用いた電子装置 |
| JPH05218646A (ja) * | 1992-02-05 | 1993-08-27 | Ngk Insulators Ltd | 薄膜多層配線基板の製造方法 |
| US5259110A (en) * | 1992-04-03 | 1993-11-09 | International Business Machines Corporation | Method for forming a multilayer microelectronic wiring module |
| US5329695A (en) * | 1992-09-01 | 1994-07-19 | Rogers Corporation | Method of manufacturing a multilayer circuit board |
| JP3237258B2 (ja) * | 1993-01-22 | 2001-12-10 | 株式会社デンソー | セラミック多層配線基板 |
| JP3286651B2 (ja) * | 1993-12-27 | 2002-05-27 | 株式会社住友金属エレクトロデバイス | セラミック多層配線基板およびその製造法並びにセラミック多層配線基板用導電材料 |
-
1993
- 1993-12-27 JP JP33083193A patent/JP3286651B2/ja not_active Expired - Lifetime
-
1994
- 1994-12-22 EP EP94120404A patent/EP0660651B1/en not_active Expired - Lifetime
- 1994-12-22 US US08/362,129 patent/US5627344A/en not_active Expired - Lifetime
- 1994-12-22 DE DE69408432T patent/DE69408432T2/de not_active Expired - Fee Related
-
1995
- 1995-11-22 US US08/561,539 patent/US5729893A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5950306A (en) * | 1995-12-12 | 1999-09-14 | Yamaichi Electronics Co., Ltd. | Circuit board |
| KR101101574B1 (ko) * | 2009-09-18 | 2012-01-02 | 삼성전기주식회사 | 세라믹 기판 및 그의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0660651A1 (en) | 1995-06-28 |
| JP3286651B2 (ja) | 2002-05-27 |
| EP0660651B1 (en) | 1998-02-04 |
| DE69408432D1 (de) | 1998-03-12 |
| US5729893A (en) | 1998-03-24 |
| US5627344A (en) | 1997-05-06 |
| DE69408432T2 (de) | 1998-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07193372A (ja) | セラミック多層配線基板およびその製造法並びにセラミック多層配線基板用導電材料 | |
| US4835344A (en) | Electronic component parts and method for manufacturing the same | |
| US4924033A (en) | Brazing paste for bonding metal and ceramic | |
| JP5585080B2 (ja) | 電極構造及びその製造方法、回路基板、半導体モジュール | |
| JPH06224560A (ja) | セラミック多層配線基板 | |
| US6338893B1 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
| US6680528B2 (en) | Electronic component and electronic equipment using the same | |
| JP2006140538A (ja) | 配線基板 | |
| JP2021027195A (ja) | 電子部品および実装構造体 | |
| JPH11126797A (ja) | 配線基板の接続構造 | |
| JP3744678B2 (ja) | 配線基板の実装構造 | |
| JPS58130590A (ja) | セラミツク配線基板および該セラミツク配線基板を用いた厚膜ハイブリツドｉｃ | |
| JP2003155593A (ja) | 配線基板 | |
| JP2000195888A (ja) | 半導体装置 | |
| JP3771854B2 (ja) | 配線基板 | |
| JP2002217336A (ja) | 配線基板 | |
| JPH1050915A (ja) | 半導体装置及びその製造方法 | |
| JP2003037010A (ja) | チップ積層型電子部品およびその製造方法 | |
| JP3810206B2 (ja) | 配線基板 | |
| JPH08274422A (ja) | 回路基板 | |
| JP2685159B2 (ja) | 電子部品収納用パッケージ | |
| JP3512554B2 (ja) | 配線基板 | |
| JPH05343460A (ja) | セラミック回路基板及び半導体装置 | |
| JPH0312988A (ja) | 金導体厚膜印刷配線基板 | |
| JPH10214860A (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090308 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100308 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110308 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120308 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120308 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140308 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |