JPH06224560A - セラミック多層配線基板 - Google Patents

セラミック多層配線基板

Info

Publication number
JPH06224560A
JPH06224560A JP5009175A JP917593A JPH06224560A JP H06224560 A JPH06224560 A JP H06224560A JP 5009175 A JP5009175 A JP 5009175A JP 917593 A JP917593 A JP 917593A JP H06224560 A JPH06224560 A JP H06224560A
Authority
JP
Japan
Prior art keywords
conductor
hole filling
wiring conductor
ceramic multilayer
front plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5009175A
Other languages
English (en)
Other versions
JP3237258B2 (ja
Inventor
Takashi Nagasaka
長坂　　崇
Yuji Otani
祐司 大谷
Mitsuhiro Saito
斎藤　　光弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP00917593A priority Critical patent/JP3237258B2/ja
Priority to DE4401616A priority patent/DE4401616B4/de
Priority to US08/184,104 priority patent/US5439732A/en
Publication of JPH06224560A publication Critical patent/JPH06224560A/ja
Priority to US08/473,773 priority patent/US5562973A/en
Application granted granted Critical
Publication of JP3237258B2 publication Critical patent/JP3237258B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
    • H05K3/248—Finish coating of conductors by using conductive pastes, inks or powders fired compositions for inorganic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H05K3/4667—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/125—Deflectable by temperature change [e.g., thermostat element]
    • Y10T428/12507—More than two components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/125—Deflectable by temperature change [e.g., thermostat element]
    • Y10T428/12514—One component Cu-based
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12806—Refractory [Group IVB, VB, or VIB] metal-base component
    • Y10T428/12826—Group VIB metal-base component
    • Y10T428/1284—W-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12896—Ag-base component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 銅系材料からなる表面配線導体と非銅系材料からなる内
部配線導体とを有するとともに、表面配線導体との共晶
を防止しかつ生産工程の短縮も可能なセラミック多層配
線基板を提供する。 【構成】銅系材料からなる表面配線導体４と、基板焼成
温度を超える融点を有し非銅系材料からなる良導電性の
内部配線導体２とは、孔部充填導体５で接続される。孔
部充填導体５は、表面配線導体４の焼成温度以下で表面
配線導体４と共晶を生じないそれらと異なる良導電性の
金属からなるので、耐マイグレーシヨン性や耐ハンダ食
われ性が良好となり、余分の工程追加も必要とせず、孔
部充填導体５と表面配線導体４との共晶も防止すること
ができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はセラミック多層配線基板
に関する。
【０００２】
【従来技術】特公平３−７８７９８号公報は、表面配線
導体に耐マイグレーション性に優れたＣｕ系材料を用
い、孔部充填導体及び内部配線導体に酸化雰囲気中での
高温焼成に耐えるＡｇ系材料を用いたセラミック多層配
線基板を開示する。また上記公報は、孔部充填導体と表
面配線導体との接合面でのＡｇ−Ｃｕ共晶を防止するた
めに、孔部充填導体の表面に共晶阻止金属層をＣＶＤ法
などで成膜し、その上に表面配線導体を配設することを
開示する。
【０００３】また、特開平４−３２２９７号公報は、上
記共晶防止のために、６００℃といった低温でＣｕを焼
成（上記共晶温度は７８０℃）してなる第２の表面配線
導体で、高温焼成Ｃｕからなる表面配線導体とＡｇから
なる孔部充填導体とを接続している。
【０００４】
【発明が解決しようとする課題】しかしながら前者の公
報の共晶防止策では、共晶阻止金属層の成膜工程が余分
に必要となるという問題が生じる。この工程をＣＶＤ法
で行う場合には必要な膜厚を得るための時間が長く、ま
た 印刷で行う場合には焼成工程を追加する必要があ
り、時間がかかる。なお、共晶阻止金属層が薄いとその
後の焼成工程において、ＡｇあるいはＣｕが共晶阻止金
属層を拡散し、Ａｇ−Ｃｕ共晶層を形成してしまう。
【０００５】また後者の場合には、低温焼成のＣｕ系表
面配線導体の形成のために追加工程が必要となり、更に
低温焼成のＣｕ系表面配線導体は、基板との接合強度が
低く、はんだの濡れ性が悪いなど信頼性の点で不安があ
った。本発明は上記問題点に鑑みなされたものであり、
銅系材料からなり耐マイグレーション性に優れた表面配
線と、非銅系材料からなり酸化雰囲気中での基板焼成が
可能な内部配線とを有するとともに、両者の共晶を防止
しかつ生産工程の延長も回避可能なセラミック多層配線
基板を提供することを、その目的としている。
【０００６】
【課題を解決するための手段】本発明のセラミック多層
配線基板は、銅系材料からなり表面に配設される表面配
線導体と、基板製造時の各材料の焼成温度（基板焼成温
度）を超える融点を有する非銅系材料からなり内部に配
設される良導電性の内部配線導体と、孔部に充填されて
前記表面配線と前記内部配線とを接続する孔部充填導体
とを備えるセラミック多層配線基板において、前記孔部
充填導体は、前記表面配線導体と前記表面配線導体の焼
成温度以下で共晶を生じない前記両配線導体とは異なる
良導電性の金属からなることを特徴としている。
【０００７】好適な態様において、前記表面配線導体は
Ｃｕからなり、前記内部配線導体はＡｇからなり、前記
孔部充填導体はＡｇ−Ｐｄからなる。好適な態様におい
て、前記表面配線導体はＣｕからなり、前記内部配線導
体はＷ、Ｍｏからなり、前記孔部充填導体はＷ−Ｐｔ又
はＷ−Ｃｏ又はＷ−Ｃｒ又はＷ−Ｆｅ又はＷ−Ｍｎ又は
Ｗ−Ｎｉからなる。
【０００８】好適な態様において、前記孔部充填導体は
内部配線導体の主材料と同一成分金属とＰｄ又はＰｔと
の合金からなり、かつ、内部配線導体近傍は表面配線導
体近傍より前記同一成分金属の含有率が大きい。銅系材
料は、Ｃｕを９０ｗｔ％以上含む導体からなる。非銅系
材料は、Ａｇ、Ａｇ−Ｐｔ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ−
Ｐｄなどを採用できる。
【０００９】孔部充填導体は、Ａｇ−Ｐｔ、Ａｇ−Ｐｄ
などを採用できる。ただし、孔部充填導体と内部配線導
体とが同種合金の場合でも、両者の組成は異なり、か
つ、孔部充填導体は内部配線導体よりＡｇの含有率が小
さい。内部配線導体がＡｇで、孔部充填導体用としてＡ
ｇ−Ｐｄペーストを用いる場合、内層導体と孔部充填導
体との接続を考えるとＰｄが４０ｗｔ％以下であること
が好適である。Ｐｄが４０ｗｔ％超過の場合には内部配
線導体のＡｇが孔部充填導体のＡｇ／Ｐｄ中へ選択拡散
し、Ａｇ導体内にボイドが形成され（カーケンダールボ
イド効果）、接合信頼性が劣るという問題が生じる。一
方、Ｃｕペーストを９００℃で焼成して表面配線導体を
形成する場合、Ａｇ−Ｐｄ合金からなる孔部充填導体中
のＰｄ含有率は３０ｗｔ％以上とすることが好ましい。
【００１０】内部配線導体がＷで、孔部充填導体用とし
てＷ−Ｐｔペーストを用いる場合、Ｐｔが３〜３０ｗｔ
％含有することが好適である。Ｐｔが３ｗｔ％未満の場
合には表面配線Ｃｕ導体との接合不良という問題が生
じ、３０ｗｔ％超過の場合には基板焼成時にＷ導体中よ
りＰｔが流れ出すという問題が生じる。
【００１１】
【作用及び発明の効果】銅系材料からなる表面配線導体
と、基板焼成温度を超える融点を有し非銅系材料からな
る良導電性の内部配線導体とは、孔部充填導体で接続さ
れる。孔部充填導体は、基板焼成温度以下で内部配線導
体と良好な接続をし、表面配線の焼成温度以下で表面配
線導体と共晶を生じない特性を有し、かつ、内部配線導
体及び表面配線導体とは異なる種類又は組成の良導電性
の金属からなる。したがって、表面配線導体の耐マイグ
レーシヨン性や耐ハンダ食われ性も良好であり、孔部充
填導体と表面配線導体との共晶も防止することができ
る。更に余分の工程追加も必要とせず高い生産性を実現
する。
【００１２】
【実施例】（実施例１）本発明のセラミック多層配線基
板の一実施例を図１を参照して説明する。図１は３層の
グリーンシートを用いるものであって、積層基板１はそ
れぞれセラミック絶縁層からなる下層１１、内層１２、
上層１３からなる。内層１２のスルーホールにはＡｇか
らなる孔部充填導体（本発明でいう内部配線導体）３が
充填され、内層１２の両表面にはＡｇからなる内部配線
導体２が印刷、形成されている。下層１１、上層１３の
スルーホールにはＡｇ−Ｐｄからなる孔部充填導体５が
充填されており、下層１１、上層１３の表面にはＣｕか
らなる表面配線導体４が印刷、形成されている。
【００１３】更に下層１１の表面には厚膜抵抗７が印
刷、形成されており、上層１３の表面には回路部品６が
はんだ付けされている。以下、このセラミック多層配線
基板の製造方法を詳細に説明する。まず、１２００〜１
５００℃で溶融後、水中急冷し、粉砕した所定の混合比
率のＣａＯ、ＰｂＯ、Ａｌ2 Ｏ3 、ＳｉＯ2 、Ｂ2 Ｏ3
混合物などからなる平均粒径２〜５ｗｔ％のガラス粉末
６０ｗｔ％と、平均粒径２〜５μｍのＡｌ2 Ｏ3 粉末４
０ｗｔ％とからなる混合粉末に、溶剤（例えばテルピネ
オール）、バインダ（例えばエチルセルロース）を所定
量加え、混練りしてセラミックスラリーを作成し、この
セラミックスラリーを用いて所定形状の下層１１、内層
１２、上層１３用グリーンシートを作成した。
【００１４】次に、各グリーンシートの所定位置に、直
径約０．３ｍｍのスルーホールを形成した。次に、Ａｇ
粉末にバインダとしてのエチルセルロースと溶剤として
のテルビネオールとを混練してＡｇペーストを作成し、
内層１２のスルーホールに孔部充填導体３用として印
刷、充填し、次に、上記Ａｇペーストで内層１２の両面
に内部配線導体２用として配線パタンを印刷する。
【００１５】一方、Ａｇ−Ｐｄ合金（Ａｇ３５ｗｔ％）
粉末にバインダとしてのエチルセルロースと溶剤として
のテルピネオールとを混練してＡｇ−Ｐｄペーストを作
成し、下層１１、上層１３のスルーホールに孔部充填導
体５用として印刷、充填する。次に、３枚のグリーンシ
ートを積層し、１００℃で加圧して一体化して積層グリ
ーンシートを形成し、この積層グリーンシートを空気中
で８００〜１０００℃で２５分間保持する焼成プロファ
イルにて焼成した。
【００１６】次に、焼成基板の表面に、Ｃｕペーストで
表面配線導体４用の配線パターンを印刷し、Ｎ2 雰囲気
で８５０〜１０００℃で１０分間保持する焼成プロファ
イルにて焼成した。次に、Ｒｕ０2 粉末に上記ガラス粉
末とアルミナ粉末とを所定割合で混合した混合粉末に上
記バインダ及び上記溶剤を入れて混練りし、Ｒｕ０2 ペ
ーストを作成し、このＲｕ０2 ペーストを下層１１の表
面に印刷し、次に、セラミック粉末に上記バインダ及び
上記溶剤を入れて混練りしたペーストを保護コート層と
してＲｕ０2 ペースト表面にオーバーコートし、焼成し
て厚膜抵抗７を形成した。次に、回路部品６をはんだ付
けして工程を完了した。
【００１７】評価試験の結果、上記セラミック多層配線
基板では、孔部充填導体５とそれと接合する表面配線導
体４との接合面で共晶が生じていなかった。 （実施例２）他の実施例を図２を参照して説明する。図
２は３層の印刷多層基板を用いるものであって、基板１
４上に印刷、焼成を順次繰り返すことにより、セラミッ
ク絶縁層からなる内層１５、上層１６が形成され、基板
１４表面にＡｇからなる内部配線導体２が形成され、内
層１５の孔にＡｇ−Ｐｄからなる孔部充填導体５が充填
され、上層１６の表面にＣｕからなる表面配線導体４が
配設されている。更に上層１６の表面には厚膜抵抗７が
印刷、焼成されており、また、回路部品６がはんだ付け
されている。
【００１８】以下、このセラミック多層配線基板の製造
方法を説明する。まず、約１６００℃で焼成されたアル
ミナ基板上に、上記と同様にＡｇペーストを印刷し、空
気中、８００〜９５０℃で１０分間保持するプロファイ
ルで焼成して内部配線導体２を形成する。次に、上記セ
ラミックスラリーを印刷し、空気中、８５０〜９５０℃
で１０分間保持するプロファイルで焼成して内層１５を
形成する。次に、上記Ａｇ−Ｐｄペーストを内層１５の
孔部に印刷して充填し、空気中、８００〜９５０℃で１
０分間保持するプロファイルで焼成して孔部充填導体５
を形成する。
【００１９】次に、上記セラミックスラリーを印刷し、
８００〜９５０℃で１０分間保持するプロファイルで焼
成して上層１６を形成する。次に、上記Ｃｕペーストを
上層１６の孔部を含む配線領域に印刷し、Ｎ2 雰囲気、
８５０〜９５０℃で１０分保持するプロファイルで焼成
して表面配線導体４を形成する。以下の工程は実施例１
と同じである。
【００２０】この実施例品の評価試験でも、内部配線導
体５と表面配線導体４との接合面における共晶は生じて
いなかった。 （実施例３）他の実施例を図３を参照して説明する。図
３は実施例１の積層基板において、下層１１及び上層１
３のスルーホールの内層１２寄りにＰｄ含有率が相対的
に低い第１のＡｇ−Ｐｄペーストを充填し、下層１１及
び上層１３のスルーホールの外部寄りにＰｄ含有率が相
対的に高い第２のＡｇ−Ｐｄペーストを充填したもので
ある。ここでは、第１のＡｇ−ＰｄペーストのＰｄ含有
率を１０ｗｔ％とし、第２のＡｇ−ＰｄペーストのＰｄ
含有率を４０ｗｔ％とした。
【００２１】このようにすれば、内部配線導体２と孔部
充填導体５との接合面でのＰｄ濃度が低くなるので、Ａ
ｇが選択拡散することによるカーケンドールボイドを良
好に防止して接合強度を向上することができる。もちろ
ん、この実施例において、印刷回数を増加すれば孔部充
填導体５のＰｄ濃度を多段階に変更することもできる。 （実施例４）他の実施例を図４を参照して説明する。
【００２２】図４は実施例２の多層印刷基板において、
上層１６の焼成後に、孔部充填導体５よりもＰｄ含有率
が高い第２の孔部充填導体８を印刷し、焼成し、その
後、表面配線導体４を印刷、焼成する点が異なってい
る。第２の孔部充填導体８の製造条件は組成以外、孔部
充填導体５と同じである。このようにすれば、実施例２
と同様に、カーケンドールボイドを良好に防止して接合
強度を向上することができる。 （実施例５）他の実施例を図１を参照して説明する。
【００２３】この実施例は、内部配線導体２及び孔部充
填導体３をＷ（タングステン）、孔部充填導体５をＷ−
Ｐｔとした他は、実施例１と同じである。これら内部配
線導体２及び孔部充填導体５用のペーストは上記Ａｇペ
ースト、Ａｇ−Ｐｄペーストと同様に作成することがで
きる。このようにすれば、孔部充填導体３、内部配線導
体５、下層１１、内層１２、上層１３を高温焼成するこ
とができ、緻密な基板を得ることができる。
【図面の簡単な説明】
【図１】実施例１、５のセラミック多層配線基板を示す
模式断面図である。
【図２】実施例２のセラミック多層配線基板を示す模式
断面図である。
【図３】実施例３のセラミック多層配線基板を示す模式
断面図である。
【図４】実施例４のセラミック多層配線基板を示す模式
断面図である。
【符号の説明】
１は基板、２は内部配線導体、４は表面配線導体、５は
孔部充填導体。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】銅系材料からなり表面に配設される表面配
    線導体と、基板焼成温度を超える融点を有する非銅系材
    料からなり内部に配設される良導電性の内部配線導体
    と、孔部に充填されて前記表面配線と前記内部配線とを
    接続する孔部充填導体とを備えるセラミック多層配線基
    板において、 前記孔部充填導体は、前記表面配線導体と前記表面配線
    導体の焼成温度以下で共晶を生じない前記両配線導体と
    は異なる良導電性の金属からなることを特徴とするセラ
    ミック多層配線基板。
  2. 【請求項２】前記表面配線導体はＣｕからなり、前記内
    部配線導体はＡｇからなり、前記孔部充填導体はＡｇ−
    Ｐｄからなる請求項１記載のセラミック多層配線基板。
  3. 【請求項３】前記表面配線導体はＣｕからなり、前記内
    部配線導体はＷからなり、前記孔部充填導体はＷ−Ｐｔ
    又はＷ−Ｃｏ又はＷ−Ｃｒ又はＷ−Ｆｅ又はＷ−Ｍｎ又
    はＷ−Ｎｉからなる請求項１記載のセラミック多層配線
    基板。
  4. 【請求項４】前記孔部充填導体は内部配線導体の主材料
    と同一成分金属とＰｄ又はＰｔとの合金からなり、か
    つ、内部配線導体近傍は表面配線導体近傍より前記同一
    成分金属の含有率が大きい請求項１記載のセラミック多
    層配線基板。
JP00917593A 1993-01-22 1993-01-22 セラミック多層配線基板 Expired - Fee Related JP3237258B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP00917593A JP3237258B2 (ja) 1993-01-22 1993-01-22 セラミック多層配線基板
DE4401616A DE4401616B4 (de) 1993-01-22 1994-01-20 Keramische Mehrfachschichten-Verdrahtungskarte
US08/184,104 US5439732A (en) 1993-01-22 1994-01-21 Ceramic multi-layer wiring board
US08/473,773 US5562973A (en) 1993-01-22 1995-06-06 Ceramic multi-layer wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00917593A JP3237258B2 (ja) 1993-01-22 1993-01-22 セラミック多層配線基板

Publications (2)

Publication Number Publication Date
JPH06224560A true JPH06224560A (ja) 1994-08-12
JP3237258B2 JP3237258B2 (ja) 2001-12-10

Family

ID=11713241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00917593A Expired - Fee Related JP3237258B2 (ja) 1993-01-22 1993-01-22 セラミック多層配線基板

Country Status (3)

Country Link
US (2) US5439732A (ja)
JP (1) JP3237258B2 (ja)
DE (1) DE4401616B4 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004343056A (ja) * 2003-04-25 2004-12-02 Denso Corp 厚膜回路基板、その製造方法および集積回路装置
JP2005340302A (ja) * 2004-05-24 2005-12-08 Tdk Corp 積層型セラミック素子及びその製造方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3237258B2 (ja) * 1993-01-22 2001-12-10 株式会社デンソー セラミック多層配線基板
JP3286651B2 (ja) * 1993-12-27 2002-05-27 株式会社住友金属エレクトロデバイス セラミック多層配線基板およびその製造法並びにセラミック多層配線基板用導電材料
US5782891A (en) * 1994-06-16 1998-07-21 Medtronic, Inc. Implantable ceramic enclosure for pacing, neurological, and other medical applications in the human body
JP3467872B2 (ja) * 1994-12-02 2003-11-17 株式会社村田製作所 多層セラミック基板の製造方法
JP3331083B2 (ja) * 1995-03-06 2002-10-07 株式会社住友金属エレクトロデバイス 低温焼成セラミック回路基板
JP3019136B2 (ja) * 1995-03-09 2000-03-13 株式会社住友金属エレクトロデバイス 厚膜ペースト及びそれを用いたセラミック回路基板
FR2735910B1 (fr) * 1995-06-20 1997-07-18 Thomson Csf Systeme d'interconnexion et procede de realisation
US6795120B2 (en) * 1996-05-17 2004-09-21 Sony Corporation Solid-state imaging apparatus and camera using the same
US6323549B1 (en) * 1996-08-29 2001-11-27 L. Pierre deRochemont Ceramic composite wiring structures for semiconductor devices and method of manufacture
JP3451868B2 (ja) * 1997-01-17 2003-09-29 株式会社デンソー セラミック積層基板の製造方法
US5855995A (en) * 1997-02-21 1999-01-05 Medtronic, Inc. Ceramic substrate for implantable medical devices
US6146743A (en) * 1997-02-21 2000-11-14 Medtronic, Inc. Barrier metallization in ceramic substrate for implantable medical devices
US6329065B1 (en) * 1998-08-31 2001-12-11 Kyocera Corporation Wire board and method of producing the same
US6215320B1 (en) * 1998-10-23 2001-04-10 Teradyne, Inc. High density printed circuit board
JP3752949B2 (ja) * 2000-02-28 2006-03-08 日立化成工業株式会社 配線基板及び半導体装置
US7038572B2 (en) * 2001-03-19 2006-05-02 Vishay Dale Electronics, Inc. Power chip resistor
DE10145190A1 (de) * 2001-09-13 2003-04-03 Siemens Ag Verfahren zur Herstellung glasbasierter elektronischer Bauelemente
US6943447B2 (en) * 2002-01-10 2005-09-13 Fujitsu Limited Thin film multi-layer wiring substrate having a coaxial wiring structure in at least one layer
DE10203024B4 (de) * 2002-01-26 2009-11-26 Robert Bosch Gmbh Verfahren zur Herstellung eines Keramiksubstrats
EP1345271A1 (de) * 2002-03-14 2003-09-17 AB Mikroelektronik Gesellschaft m.b.H. Verfahren zum Herstellen elektrischer Schaltkreise
JP2006190701A (ja) * 2003-02-26 2006-07-20 Murata Mfg Co Ltd セラミック回路基板及びこれに用いられる導体ペースト
JP4181510B2 (ja) * 2003-02-28 2008-11-19 日本特殊陶業株式会社 樹脂製配線基板
US20050109727A1 (en) * 2003-11-25 2005-05-26 Salzer Corey A. Sonically-ablated sensor
US7279217B2 (en) * 2004-05-24 2007-10-09 Tdk Corporation Multilayer ceramic device, method for manufacturing the same, and ceramic device
JP2006302972A (ja) * 2005-04-15 2006-11-02 Alps Electric Co Ltd 配線基板およびその製造方法
JP4572759B2 (ja) * 2005-07-06 2010-11-04 セイコーエプソン株式会社 半導体装置及び電子機器
KR100789529B1 (ko) * 2006-11-13 2007-12-28 삼성전기주식회사 내장형 저항을 갖는 인쇄회로기판 및 그 제조방법
US20100038120A1 (en) * 2008-08-13 2010-02-18 Tdk Corporation Layered ceramic electronic component and manufacturing method therefor
US9681559B2 (en) * 2013-12-19 2017-06-13 GM Global Technology Operations LLC Thick film circuits with conductive components formed using different conductive elements and related methods
JP6298174B2 (ja) * 2014-10-29 2018-03-20 京セラ株式会社 回路基板およびこれを備える電子装置
WO2016175206A1 (ja) * 2015-04-27 2016-11-03 京セラ株式会社 回路基板およびこれを備える電子装置
KR102493463B1 (ko) * 2016-01-18 2023-01-30 삼성전자 주식회사 인쇄회로기판, 이를 가지는 반도체 패키지, 및 인쇄회로기판의 제조 방법
JP6801705B2 (ja) * 2016-03-11 2020-12-16 株式会社村田製作所 複合基板及び複合基板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6165464A (ja) * 1984-09-07 1986-04-04 Toshiba Corp 厚膜多層基板における膜抵抗体の製造方法
JPS6165465A (ja) * 1984-09-07 1986-04-04 Toshiba Corp 厚膜多層基板における膜抵抗体の製造方法
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
JPS62279695A (ja) * 1986-05-29 1987-12-04 株式会社住友金属セラミックス セラミツク多層配線基板
JPH0378798A (ja) * 1989-08-22 1991-04-03 Matsushita Electric Ind Co Ltd Ｍｉｄｉ信号記録再生方法
JPH03227095A (ja) * 1990-01-31 1991-10-08 Kyocera Corp セラミック多層配線基板
JP2885477B2 (ja) * 1990-05-29 1999-04-26 京セラ株式会社 多層配線基板及びその製造方法
JP2763664B2 (ja) * 1990-07-25 1998-06-11 日本碍子株式会社 分布定数回路用配線基板
US5200249A (en) * 1990-08-15 1993-04-06 W. R. Grace & Co.-Conn. Via metallization for AlN ceramic electronic package
JP3237258B2 (ja) * 1993-01-22 2001-12-10 株式会社デンソー セラミック多層配線基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004343056A (ja) * 2003-04-25 2004-12-02 Denso Corp 厚膜回路基板、その製造方法および集積回路装置
JP4501464B2 (ja) * 2003-04-25 2010-07-14 株式会社デンソー 厚膜回路基板、その製造方法および集積回路装置
JP2005340302A (ja) * 2004-05-24 2005-12-08 Tdk Corp 積層型セラミック素子及びその製造方法

Also Published As

Publication number Publication date
DE4401616B4 (de) 2010-08-26
DE4401616A1 (de) 1994-09-29
US5562973A (en) 1996-10-08
US5439732A (en) 1995-08-08
JP3237258B2 (ja) 2001-12-10

Similar Documents

Publication Publication Date Title
JP3237258B2 (ja) セラミック多層配線基板
JPH0378798B2 (ja)
US4732798A (en) Multilayer ceramic substrate and method of making the same
US5879788A (en) Low-temperature fired ceramic circuit substrate and thick-film paste for use in fabrication thereof
US3723176A (en) Alumina palladium composite
JPH04169002A (ja) 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法
US5847326A (en) Low-temperature fired ceramic circuit substrate with improved Ag-Au connection reliability
US6338893B1 (en) Conductive paste and ceramic printed circuit substrate using the same
JPS62279695A (ja) セラミツク多層配線基板
JPH08298359A (ja) 銅厚膜回路基板
JPH0637414A (ja) セラミックス回路基板
JP2670679B2 (ja) メタライズ組成物
JP4120736B2 (ja) セラミック回路基板
JPH088505A (ja) 低温焼成セラミック回路基板およびその製造法
JPH0432297A (ja) 多層配線基板及びその製造方法
JP2738600B2 (ja) 回路基板
JP3076214B2 (ja) 低温焼成セラミック多層回路基板
JP2005057095A (ja) セラミック多層回路基板
JP3176258B2 (ja) 多層配線基板
JPH1166951A (ja) 低温焼成セラミック用導体ペースト及び低温焼成セラミック多層基板の製造方法
JP2505107B2 (ja) セラミック多層配線基板およびその製造法
JPS58130590A (ja) セラミツク配線基板および該セラミツク配線基板を用いた厚膜ハイブリツドｉｃ
JPH09172084A (ja) バイアフィルおよびキャプチュアパッドの形成方法および厚膜組成物
JP2002124768A (ja) 低温焼成セラミック回路基板
JPH0137878B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees