JPH1166951A - 低温焼成セラミック用導体ペースト及び低温焼成セラミック多層基板の製造方法 - Google Patents

低温焼成セラミック用導体ペースト及び低温焼成セラミック多層基板の製造方法

Info

Publication number
JPH1166951A
JPH1166951A JP23094397A JP23094397A JPH1166951A JP H1166951 A JPH1166951 A JP H1166951A JP 23094397 A JP23094397 A JP 23094397A JP 23094397 A JP23094397 A JP 23094397A JP H1166951 A JPH1166951 A JP H1166951A
Authority
JP
Japan
Prior art keywords
low
silicide
conductor
fired ceramic
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23094397A
Other languages
English (en)
Other versions
JP4099837B2 (ja
Inventor
Satoru Nakano
悟 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP23094397A priority Critical patent/JP4099837B2/ja
Publication of JPH1166951A publication Critical patent/JPH1166951A/ja
Application granted granted Critical
Publication of JP4099837B2 publication Critical patent/JP4099837B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Conductive Materials (AREA)

Abstract

(57)【要約】 【課題】 低温焼成セラミックと同時焼成するAgペー
ストの過剰焼結を抑制する。 【解決手段】 低温焼成セラミックのグリーンシート2
1のビアホール22に充填する導体ペーストは、導体と
してAg粉末を含み、且つ、焼結抑制材として、酸化開
始温度が300℃以上のケイ化物(例えばCrSi2
ZrSi2 等)を含む。Ag粉末とケイ化物との配合比
は、Agが50〜99.5重量%、ケイ化物が0.5〜
50重量%とする。この導体ペーストを各層のグリーン
シート21のビアホール22に印刷により充填してビア
導体23を形成する。更に、最上層のグリーンシート2
1のビア導体23上に、ケイ化物を含まない導体ペース
ト(Agペースト、Ag−Pdペースト等)を印刷して
パッド25を形成する。印刷工程終了後、各層のグリー
ンシート21を積層し、これを空気中で800〜100
0℃で焼成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、Ag系の金属粉末
を含む低温焼成セラミック用導体ペースト及びこの導体
ペーストを用いて製造する低温焼成セラミック多層基板
の製造方法に関するものである。
【0002】
【従来の技術】従来より、1000℃以下で焼成する低
温焼成セラミック基板では、同時焼成用の導体として、
Ag、Au、Ag−Pd、Ag−Pt、Cu等の低融点
金属が用いられている。これらの金属のうち、Auは高
価であるため、コスト面から使用範囲が制限され、Ag
−Pd、Ag−Ptは、合金化により抵抗値が大幅に増
加する欠点がある。また、Cuは、空気中(酸化性雰囲
気中)で焼成すると酸化するため、還元性雰囲気
(N2 )中で同時焼成しなければならず、焼成コストが
高くつくという欠点がある。この点、Agは、空気中で
焼成できると共に、Ag−Pd、Ag−Ptと比較して
抵抗値が小く、しかも、Auより安価であり、コスト面
でも有利である。
【0003】
【発明が解決しようとする課題】しかし、Agは、上記
した低融点金属の中で最も融点が低い(960.7℃)
ため、850℃以上で焼成する低温焼成セラミックと同
時焼成すると、Agが焼結過剰となり、焼成収縮が大き
くなる。このため、低温焼成セラミック基板の同時焼成
用の導体ペーストとして、Agペーストを用いて同時焼
成すると、図1(b)に示すように、ビアホール11内
に充填したAgのビア導体12,13が過剰に焼成収縮
して、内層のビア導体12の層間接続部に空隙14が発
生してビア導体12の接続信頼性が低下する原因となっ
たり、或は、基板表層のビア導体13の真上に形成した
パッド15に凹みが発生して、該パッド15に接合する
半導体チップの接合信頼性が低下する原因となってい
た。
【0004】本発明はこのような事情を考慮してなされ
たものであり、従ってその目的は、Ag系の導体ペース
トでありながら、焼成収縮量を小さくできる低温焼成セ
ラミック用導体ペーストを提供することであり、更に
は、低温焼成セラミックと同時焼成する導体の信頼性を
向上することができる低温焼成セラミック多層基板の製
造方法を提供することにある。
【0005】
【課題を解決するための手段】上記目的を達成するため
に、本発明の低温焼成セラミック用導体ペーストは、導
体としてAg系の金属粉末を含み、且つ、焼結抑制材と
して酸化開始温度が300℃以上のケイ化物の粉末を含
んでいる(請求項1)。このように、酸化開始温度が3
00℃以上のケイ化物の粉末をAg系導体ペーストに配
合することで、同時焼成時の低温焼成セラミックの焼結
速度に合わせてAg系導体ペーストの焼結速度を遅くす
ることができ、Ag系導体の過剰な焼結を防ぐことがで
きる。
【0006】この場合、Ag系の金属粉末とケイ化物と
の配合比は、Ag系の金属粉末が50〜99.5重量
%、ケイ化物が0.5〜50重量%とすることが好まし
い(請求項2)。この配合比であれば、Ag系導体とし
ての低抵抗特性とケイ化物による焼結抑制効果とを両立
できる。
【0007】また、請求項3のように、ケイ化物を含む
導体ペーストを複数枚の低温焼成セラミックのグリーン
シートに印刷し、これらを積層して同時焼成すれば、導
体とセラミックとの焼成収縮量の差が少ない良質の低温
焼成セラミック多層基板を製造することができる。
【0008】この場合、請求項4のように、低温焼成セ
ラミックのグリーンシートに形成されたビアホールに、
ケイ化物を含む導体ペーストを印刷により充填してビア
導体を形成した後、該ビア導体上に、ケイ化物を含まな
い導体ペーストを印刷してパッドを形成し、該グリーン
シートを最上層にして他の印刷済みのグリーンシートと
積層して同時焼成し、低温焼成セラミック多層基板を製
造するようにしても良い。このようにすれば、ビア導体
の過剰な焼結を防ぐことができ、ビア導体に焼結過剰に
よる空隙や凹みが発生することを防ぐことができる。し
かも、パッドはケイ化物を含まない導体で形成されるた
め、ケイ化物による抵抗値の増加は最小限に抑えられ
る。
【0009】
【発明の実施の形態】図1(a)に示す本発明の一実施
形態では、低温焼成セラミックのグリーンシート21の
セラミック材料として、CaO−SiO2 −Al2 3
−B2 3 系ガラス50〜65重量%とアルミナ35〜
50重量%との混合物を用いる。この他、MgO−Si
2 −Al2 3 −B2 3 系ガラスとアルミナ粉末と
の混合物や、SiO2 −B2 3 系ガラスとアルミナと
の混合物、PbO−SiO2 −B2 3 系ガラスとアル
ミナとの混合物、コージェライト系結晶化ガラス等、8
00〜1000℃で焼成できる低温焼成セラミック材料
を用いても良い。このグリーンシート21には、パンチ
ングマシーンや打ち抜き型等によって直径50〜100
0μmのビアホール22を打ち抜き形成する。
【0010】このビアホール22に充填する導体ペース
トは、導体としてAg粉末を含み、且つ、焼結抑制材と
して、酸化開始温度が300℃以上のケイ化物粉末を含
む。酸化開始温度が300℃以上のケイ化物としては、
図2に示すようにCrSi2、TaSi2 、ZrS
2 、WSi2 、NbSi2 、TiSi2 、MoSi2
等があり、これらの中から1種又は複数種のケイ化物を
選択して導体ペーストに配合すれば良い。ここで、Ag
粉末とケイ化物粉末との配合比は、Ag粉末が50〜9
9.5重量%、ケイ化物が0.5〜50重量%とするこ
とが好ましい。尚、導体ペーストには、Ag粉末、ケイ
化物の他に、バインダ樹脂と有機溶剤が配合されてい
る。
【0011】このケイ化物入りの導体ペーストを各層の
グリーンシート21のビアホール22にスクリーン印刷
して充填してビア導体23を形成する。更に、内層のグ
リーンシート21の表面に、ケイ化物を含まない低温焼
成セラミック用導体ペーストを用いて内層配線パターン
24をスクリーン印刷すると共に、最上層のグリーンシ
ート21のビア導体23上に、必要に応じて、ケイ化物
を含まない低温焼成セラミック用導体ペーストを印刷し
てパッド25を形成しても良い。この際、ケイ化物を含
まない低温焼成セラミック用導体ペーストとしては、A
gペースト、Ag−Pdペースト、Ag−Ptペースト
等を用いれば良い。
【0012】印刷工程終了後、各層のグリーンシート2
1を積層して圧着し、これを空気中で800〜1000
℃で焼成する。最後に、パッド25の表面にNi/Au
めっきを施す。
【0013】以上説明したように、ビアホール22に充
填するAg系の導体ペーストにケイ化物を配合すること
で、同時焼成時の低温焼成セラミックの焼結速度に合わ
せてAg系のビア導体23の焼結速度を遅くすることが
でき、ビア導体23の過剰な焼結を防ぐことができて、
ビア導体23の焼成収縮量を低温焼成セラミックの焼成
収縮量に近付けることができる。これにより、ビア導体
23の層間接続部に焼結過剰による空隙が発生すること
を防ぐことができ、ビア導体23の接続信頼性を向上で
きると共に、ビア導体23上のパッド25に凹みが発生
することを防止できて、該パッド25に接合する半導体
チップの接合信頼性を向上できる。
【0014】ところで、導体ペーストにケイ化物を配合
すると、ケイ化物を含まないものより抵抗値が大きくな
るが、ケイ化物の配合量が50重量%以下であれば、抵
抗値が許容範囲に収まる。また、ケイ化物の配合量が少
なくなるに従って、焼結抑制効果が低下するが、ケイ化
物の配合量が0.5重量%以上であれば、ある程度の焼
結抑制効果が得られる。従って、Ag粉末とケイ化物と
の配合比は、Ag粉末:50〜99.5重量%、ケイ化
物:0.5〜50重量%とすれば、Agペーストとして
の低抵抗特性とケイ化物による焼結抑制効果とを両立で
きる。
【0015】更に、上記実施形態では、焼結過剰が問題
となるビア導体23のみをケイ化物入りのAgペースト
で形成し、焼結過剰がさほど問題とならないパッド25
や内層配線パターン24は、ケイ化物を含まない導体ペ
ーストで形成するようにしたので、ケイ化物による抵抗
値の増加を最小限に抑えながら、焼結過剰によるパッド
25の凹み等の問題を解消でき、品質の良い低温焼成セ
ラミック多層基板を製造することができる。
【0016】但し、本発明は、パッド25や内層配線パ
ターン24についても、ケイ化物入りの導体ペーストで
形成するようにしても良く、この場合でも、ケイ化物の
配合量を少なくすることで、抵抗値を低くすることがで
きる。
【0017】
【発明の効果】以上の説明から明らかなように、本発明
によれば、Ag系の導体ペーストに焼結抑制材として酸
化開始温度が300℃以上のケイ化物の粉末を配合した
ので、Ag系の導体ペーストでありながら、同時焼成時
の過剰な焼結を防ぐことができて、導体の焼成収縮量を
低温焼成セラミックのそれに近付けることができる(請
求項1,3)。
【0018】更に、Ag系の金属粉末とケイ化物との配
合比を、Ag系の金属粉末:50〜99.5重量%、ケ
イ化物:0.5〜50重量%としたので、Ag系導体と
しての低抵抗特性を失わずにケイ化物による焼結抑制効
果を得ることができる(請求項2)。
【0019】また、焼結過剰が問題となるビア導体のみ
をケイ化物入りの導体ペーストで形成したので、ケイ化
物による抵抗値の増加を最小限に抑えながら、十分な焼
結抑制効果を得ることができる(請求項4)。
【図面の簡単な説明】
【図1】(a)は本発明の一実施形態における低温焼成
セラミック多層基板の部分拡大縦断面図、(b)は従来
の低温焼成セラミック多層基板の部分拡大縦断面図
【図2】種々のケイ化物粉末の平均粒度と酸化開始温度
との関係を示す図
【符号の説明】
21…グリーンシート、22…ビアホール、23…ビア
導体、24…内層配線パターン、25…パッド。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 低温焼成セラミックのグリーンシートに
    印刷して、該グリーンシートと同時焼成する導体ペース
    トであって、 導体としてAg系の金属粉末を含み、且つ、焼結抑制材
    として酸化開始温度が300℃以上のケイ化物の粉末を
    含んでいることを特徴とする低温焼成セラミック用導体
    ペースト。
  2. 【請求項2】 請求項1に記載の低温焼成セラミック用
    導体ペーストにおいて、 前記Ag系の金属粉末と前記ケイ化物との配合比は、A
    g系の金属粉末が50〜99.5重量%、ケイ化物が
    0.5〜50重量%であることを特徴とする低温焼成セ
    ラミック用導体ペースト。
  3. 【請求項3】 請求項1又は2に記載の低温焼成セラミ
    ック用導体ペーストを複数枚の低温焼成セラミックのグ
    リーンシートに印刷し、これらを積層して同時焼成する
    ことを特徴とする低温焼成セラミック多層基板の製造方
    法。
  4. 【請求項4】 請求項3に記載の低温焼成セラミック多
    層基板の製造方法において、 前記グリーンシートに形成されたビアホールに請求項1
    又は2に記載の低温焼成セラミック用導体ペーストを印
    刷により充填してビア導体を形成した後、該ビア導体上
    に、ケイ化物を含まない低温焼成セラミック用導体ペー
    ストを印刷してパッドを形成し、該グリーンシートを最
    上層にして他の印刷済みのグリーンシートと積層して同
    時焼成することを特徴とする低温焼成セラミック多層基
    板の製造方法。
JP23094397A 1997-08-27 1997-08-27 低温焼成セラミック多層基板の製造方法 Expired - Lifetime JP4099837B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23094397A JP4099837B2 (ja) 1997-08-27 1997-08-27 低温焼成セラミック多層基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23094397A JP4099837B2 (ja) 1997-08-27 1997-08-27 低温焼成セラミック多層基板の製造方法

Publications (2)

Publication Number Publication Date
JPH1166951A true JPH1166951A (ja) 1999-03-09
JP4099837B2 JP4099837B2 (ja) 2008-06-11

Family

ID=16915747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23094397A Expired - Lifetime JP4099837B2 (ja) 1997-08-27 1997-08-27 低温焼成セラミック多層基板の製造方法

Country Status (1)

Country Link
JP (1) JP4099837B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393592B1 (ko) * 2001-07-05 2003-08-02 엘지전자 주식회사 도전성 페이스트 및 이를 이용한 집적 회로 장치
US6750537B2 (en) 2000-11-27 2004-06-15 Fujitsu Ten Limited Substrate structure
WO2009120016A3 (ko) * 2008-03-25 2010-01-07 주식회사 아이엠텍 프로브 카드, 프로브 카드용 스페이스 트랜스포머 및 스페이스 트랜스포머 제조 방법
WO2016114119A1 (ja) * 2015-01-13 2016-07-21 日本特殊陶業株式会社 セラミック基板およびその製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750537B2 (en) 2000-11-27 2004-06-15 Fujitsu Ten Limited Substrate structure
KR100393592B1 (ko) * 2001-07-05 2003-08-02 엘지전자 주식회사 도전성 페이스트 및 이를 이용한 집적 회로 장치
WO2009120016A3 (ko) * 2008-03-25 2010-01-07 주식회사 아이엠텍 프로브 카드, 프로브 카드용 스페이스 트랜스포머 및 스페이스 트랜스포머 제조 방법
KR100951344B1 (ko) 2008-03-25 2010-04-08 주식회사 아이엠텍 프로브 카드, 프로브 카드용 스페이스 트랜스포머 및스페이스 트랜스포머 제조 방법
JPWO2016114121A1 (ja) * 2015-01-13 2017-04-27 日本特殊陶業株式会社 セラミック基板の製造方法、セラミック基板及び銀系導体材料
JPWO2016114120A1 (ja) * 2015-01-13 2017-04-27 日本特殊陶業株式会社 セラミック基板
WO2016114121A1 (ja) * 2015-01-13 2016-07-21 日本特殊陶業株式会社 セラミック基板の製造方法、セラミック基板及び銀系導体材料
WO2016114118A1 (ja) * 2015-01-13 2016-07-21 日本特殊陶業株式会社 回路基板およびその製造方法
WO2016114119A1 (ja) * 2015-01-13 2016-07-21 日本特殊陶業株式会社 セラミック基板およびその製造方法
JPWO2016114119A1 (ja) * 2015-01-13 2017-04-27 日本特殊陶業株式会社 セラミック基板およびその製造方法
JPWO2016114118A1 (ja) * 2015-01-13 2017-04-27 日本特殊陶業株式会社 回路基板およびその製造方法
WO2016114120A1 (ja) * 2015-01-13 2016-07-21 日本特殊陶業株式会社 セラミック基板
CN107113976A (zh) * 2015-01-13 2017-08-29 日本特殊陶业株式会社 陶瓷基板的制造方法、陶瓷基板和银系导体材料
US20180035537A1 (en) * 2015-01-13 2018-02-01 Ngk Spark Plug Co., Ltd. Ceramic substrate and method of manufacturing the same
CN107113976B (zh) * 2015-01-13 2019-07-23 日本特殊陶业株式会社 陶瓷基板的制造方法、陶瓷基板和银系导体材料
US10375837B2 (en) 2015-01-13 2019-08-06 Ngk Spark Plug Co., Ltd. Method of manufacturing a ceramic substrate
US10524365B2 (en) 2015-01-13 2019-12-31 Ngk Spark Plug Co., Ltd. Ceramic substrate
US10785879B2 (en) 2015-01-13 2020-09-22 Ngk Spark Plug Co., Ltd. Circuit board and production method therefor

Also Published As

Publication number Publication date
JP4099837B2 (ja) 2008-06-11

Similar Documents

Publication Publication Date Title
JP3237258B2 (ja) セラミック多層配線基板
JP5077418B2 (ja) 多層セラミック基板の製造方法
US5879788A (en) Low-temperature fired ceramic circuit substrate and thick-film paste for use in fabrication thereof
JPH04169002A (ja) 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法
US5847326A (en) Low-temperature fired ceramic circuit substrate with improved Ag-Au connection reliability
JPH0577197B2 (ja)
JPH1166951A (ja) 低温焼成セラミック用導体ペースト及び低温焼成セラミック多層基板の製造方法
JPH09260844A (ja) セラミック多層基板の製造方法
JP3493310B2 (ja) 多層配線基板
JPH03108203A (ja) 導体ペーストおよび配線基板
US5261950A (en) Composition for metalizing ceramics
JPH0812953B2 (ja) ガラスセラミックス多層回路基板焼結体
JP2003224338A (ja) ガラスセラミック配線基板
JP3748283B2 (ja) 積層ガラスセラミック回路基板の製造方法
JPS63292504A (ja) 導体ペ−スト
JP2703850B2 (ja) セラミックス配線基板の製造方法
JPH07231049A (ja) セラミックス多層基板の製造方法及びセラミックス多層基板
JP3628088B2 (ja) 窒化アルミニウム多層配線基板およびその製造方法
JPH03116608A (ja) 導体ペーストおよび導体
JPH11220261A (ja) コンデンサ内蔵セラミック多層基板
JP3914958B2 (ja) 積層ガラス−セラミック回路基板の製造方法
JP3833672B2 (ja) 積層ガラス−セラミック回路基板の製造方法
JP2004031624A (ja) 配線基板
JP2007235158A (ja) 積層ガラス−セラミック回路基板
JPS6077187A (ja) セラミツク電子部品及びその製造法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040623

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080310

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110328

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120328

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130328

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130328

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140328

Year of fee payment: 6

EXPY Cancellation because of completion of term