WO2016114120A1 - セラミック基板 - Google Patents

セラミック基板 Download PDF

Info

Publication number
WO2016114120A1
WO2016114120A1 PCT/JP2016/000081 JP2016000081W WO2016114120A1 WO 2016114120 A1 WO2016114120 A1 WO 2016114120A1 JP 2016000081 W JP2016000081 W JP 2016000081W WO 2016114120 A1 WO2016114120 A1 WO 2016114120A1
Authority
WO
WIPO (PCT)
Prior art keywords
ceramic layer
ceramic
ceramic substrate
conductor pattern
silver
Prior art date
Application number
PCT/JP2016/000081
Other languages
English (en)
French (fr)
Inventor
達哉 加藤
正憲 伊東
沓名　正樹
Original Assignee
日本特殊陶業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本特殊陶業株式会社 filed Critical 日本特殊陶業株式会社
Priority to US15/542,871 priority Critical patent/US10524365B2/en
Priority to KR1020177019498A priority patent/KR102059318B1/ko
Priority to JP2016541735A priority patent/JP6553048B2/ja
Priority to EP16737191.3A priority patent/EP3247180A4/en
Priority to CN201680005732.7A priority patent/CN107113969B/zh
Publication of WO2016114120A1 publication Critical patent/WO2016114120A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/005—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C10/00—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition
    • C03C10/0054—Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing PbO, SnO2, B2O3
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C4/00—Compositions for glass with special properties
    • C03C4/14—Compositions for glass with special properties for electro-conductive glass
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/626—Preparing or treating the powders individually or as batches ; preparing or treating macroscopic reinforcing agents for ceramic products, e.g. fibres; mechanical aspects section B
    • C04B35/63—Preparing or treating the powders individually or as batches ; preparing or treating macroscopic reinforcing agents for ceramic products, e.g. fibres; mechanical aspects section B using additives specially adapted for forming the products, e.g.. binder binders
    • C04B35/6303—Inorganic additives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/285—Permanent coating compositions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202—Conductive
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2204/00—Glasses, glazes or enamels with special properties
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40—Metallic
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70—Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C04B2237/704—Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the ceramic layers or articles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/017—Glass ceramic coating, e.g. formed on inorganic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0769—Anti metal-migration, e.g. avoiding tin whisker growth
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126—Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12458—All metal or with adjacent metals having composition, density, or hardness gradient

Definitions

  • the present invention relates to a ceramic substrate.
  • a ceramic substrate having a ceramic layer mainly made of glass ceramics and a conductor pattern mainly containing silver (Ag) is known.
  • Such a ceramic substrate is formed by applying a conductive paste which is a form before firing of a conductor pattern to a green sheet which is a form before firing of the ceramic layer, and then firing.
  • a ceramic substrate is also called a low temperature co-fired ceramic (LTCC) substrate.
  • the silver component of the conductor paste may diffuse into the ceramic layer, resulting in voids, deformation, or discoloration in the ceramic layer. It is considered that diffusion of the silver component into the ceramic layer is promoted by oxidation of the silver component contained in the conductor pattern.
  • Patent Document 1 discloses a technique for suppressing diffusion of a silver component into a ceramic layer by covering the surface of silver powder contained in a conductor paste with an antimony salt.
  • Patent Document 2 discloses a technique for suppressing diffusion of a silver component into a ceramic layer by adding silicon powder to a conductor paste.
  • the present invention has been made to solve the above-described problems, and can be realized as the following modes.
  • One embodiment of the present invention provides a ceramic substrate comprising a ceramic layer mainly composed of glass ceramics; and a conductor pattern mainly composed of silver (Ag).
  • the concentration of boron atoms (B) contained in the ceramic layer increases as it approaches the conductor pattern in an adjacent region adjacent to the conductor pattern. According to this aspect, it is possible to suppress the occurrence of voids, deformation, discoloration and the like in the ceramic layer due to the diffusion of the silver component. As a result, the quality of the ceramic substrate can be improved.
  • the adjacent region has a region containing boron atoms (B) having a concentration three or more times higher than the central region located in the center of the ceramic layer in the thickness direction. Also good. According to this embodiment, it is possible to sufficiently suppress the occurrence of voids, deformation, and discoloration in the ceramic layer due to the diffusion of the silver component.
  • At least one of a lanthanum atom (La) and a titanium atom (Ti) may be present in the conductor pattern. According to this aspect, it is possible to suppress the occurrence of voids, deformation, discoloration and the like in the ceramic layer due to the diffusion of the silver component.
  • the ceramic layer may include borosilicate glass and alumina (Al 2 O 3 ). According to this embodiment, the quality of the borosilicate glass-based ceramic substrate can be improved.
  • the present invention is not limited to the ceramic substrate and can be realized in various forms, for example, in the form of a manufacturing method for manufacturing a ceramic substrate, an apparatus including the ceramic substrate, a manufacturing apparatus for manufacturing the ceramic substrate, and the like.
  • FIG. 1 is an explanatory view schematically showing a cross section of a ceramic substrate 110.
  • the ceramic substrate 110 is a low temperature co-fired ceramic (LTCC) substrate.
  • the ceramic substrate 110 is formed with at least a part of a circuit that realizes a predetermined function.
  • the ceramic substrate 110 is formed with a circuit for transmitting a signal using an electronic component or the like.
  • the ceramic substrate 110 includes a ceramic layer 120 and a conductor pattern 130.
  • the ceramic substrate 110 has a structure in which a conductor pattern 130 is formed between the ceramic layers 120 stacked on each other.
  • the ceramic substrate 110 is provided with vias and through holes (not shown) in addition to the conductor pattern 130 as conductors constituting the circuit.
  • two or more conductor patterns 130 may be further stacked together with other ceramic layers 120.
  • the ceramic layer 120 of the ceramic substrate 110 has electrical insulation.
  • the ceramic layer 120 is mainly made of glass ceramics.
  • “consisting mainly of (component)” means that the component occupies 50% by mass or more of the whole.
  • the ceramic layer 120 is a ceramic layer obtained by firing borosilicate glass powder and alumina (Al 2 O 3 ) powder.
  • Borosilicate glass is mainly composed of silicon dioxide (SiO 2 ), alumina (Al 2 O 3 ), and boron oxide (B 2 O 3 ).
  • the ceramic layer 120 has an adjacent region 121 adjacent to the conductor pattern 130.
  • concentration of the boron atom (B) contained in the ceramic layer 120 becomes so high that the conductor pattern 130 is approached in the adjacent area
  • the adjacent region 121 contains boron atoms (B) whose concentration of boron atoms (B) is three or more times higher than the central region located in the center of the ceramic layer 120 in the thickness direction. Has a region.
  • the conductor pattern 130 of the ceramic substrate 110 is mainly made of silver (Ag).
  • the conductor pattern 130 contains silver (Ag) powder and borosilicate glass powder, and has conductivity.
  • the conductor pattern 130 has at least one of lanthanum atoms (La) and titanium atoms (Ti).
  • the thickness of the conductor pattern 130 is about 10 ⁇ m.
  • FIG. 2 is a process diagram showing a method for manufacturing the ceramic substrate 110. First, the green sheet which is the state before baking of the ceramic layer 120 is produced (process P110).
  • the green sheet is formed by mixing an inorganic component powder with a binder (binder), a plasticizer, a solvent, and the like to form a thin plate (sheet).
  • a binder binder
  • plasticizer plasticizer
  • a solvent solvent
  • the like borosilicate glass powder and alumina powder, which are inorganic component powders, are weighed so that the volume ratio is 60:40 and the total amount is 1 kg, and these powders are then made into an alumina container (pot). Put in. Thereafter, 120 g of acrylic resin as a binder, an appropriate amount of methyl ethyl ketone (MEK) as a solvent, and an appropriate amount of dioctyl phthalate (DOP) as a plasticizer are added to the material in the pot.
  • MEK methyl ethyl ketone
  • DOP dioctyl phthalate
  • the ceramic slurry is obtained by mixing the materials in the pot for 5 hours. Thereafter, a green sheet is produced from the ceramic slurry by a doctor blade method.
  • the green sheet has a thickness of 0.15 mm.
  • the green sheet is formed by punching.
  • a conductor paste in a state before firing the conductor pattern 130 is produced (process P120).
  • the conductor paste which is a form before firing of the conductor pattern 130 is a paste obtained by adding metal boride powder to silver (Ag) powder.
  • metal borides added to the conductor paste are lanthanum hexaboride (LaB 6 ), silicon hexaboride (SiB 6 ), and titanium diboride (TiB 2). ) Is preferred. From the viewpoint of sufficiently suppressing the diffusion of silver into the ceramic layer 120, the total content of the metal boride and the metal silicide in the inorganic component contained in the conductor paste is 3% by volume or more and 9% by volume or less. preferable.
  • boron (Ag) powder which is a conductor material, is used as an inorganic component material of the conductor paste, and boron that is common to the components of the ceramic layer 120 is used.
  • a mixed powder prepared by mixing silicate glass powder is prepared. Thereafter, metal boride powder, ethyl cellulose as a binder, and terpineol as a solvent are added to the mixed powder of inorganic components. Thereafter, the material is kneaded using a three-roll mill to obtain a conductor paste.
  • the conductor paste is applied to the green sheet (process P130).
  • the conductor paste is applied to the green sheet by screen printing.
  • the green sheet coated with the conductor paste is fired (process P140). Thereby, the ceramic substrate 110 is completed.
  • a laminate in which a plurality of green sheets are laminated is produced before firing the green sheet.
  • the laminate is formed into a shape suitable for firing by cutting.
  • the laminate is degreased by exposing the laminate to the atmosphere at 250 ° C. for 10 hours.
  • a laminated body is baked by exposing a laminated body to 850 degreeC air
  • the metal boride which is an additive component oxidized during firing, diffuses into the adjacent region 121 adjacent to the conductor pattern 130 in the ceramic layer 120. Therefore, the concentration of boron atoms (B) contained in the ceramic layer 120 becomes higher as the conductor pattern 130 is approached in the adjacent region 121 adjacent to the conductor pattern 130. From the viewpoint of sufficiently suppressing the diffusion of silver into the ceramic layer 120, the adjacent region 121 contains boron atoms (B) having a concentration three times or more that of the central region located in the center of the ceramic layer 120 in the thickness direction. It is preferable to have a containing region.
  • the conductor pattern 130 contains lanthanum atoms (La) derived from the added components.
  • the conductor pattern 130 contains titanium atoms (Ti) derived from the added components.
  • FIG. 3 is a table showing the results of the evaluation test.
  • samples S01 to S07 were produced as ceramic substrates 110 using different conductive pastes.
  • the content of the additive in the conductor paste in the state before firing the conductor pattern 130 indicates the volume percentage of the additive in the inorganic component contained in the ceramic paste.
  • the manufacturing method of the samples S01 to S06 is the same as the manufacturing method of FIG.
  • the manufacturing method of sample S07 is the same as the manufacturing method of FIG. 2 except that no metal boride is added to the conductor paste.
  • the diffusion distance of boron (B) and silver (Ag) into the ceramic layer 120 was measured by observing the cross section of each sample using a scanning electron microscope (SEM) and an electron beam microanalyzer (EPMA).
  • SEM scanning electron microscope
  • EPMA electron beam microanalyzer
  • the boron (B) concentration in the central region located in the center in the thickness direction of the ceramic layer 120 is a reference value, and the boron (B) concentration is less than three times the reference value from the interface between the ceramic layer 120 and the conductor pattern 130.
  • the distance to this position was measured at 10 locations as the boron diffusion distance.
  • the silver (Ag) concentration at the interface between the ceramic layer 120 and the conductor pattern 130 is taken as a reference value, and the distance from the interface to the position where the silver (Ag) concentration is half the reference value in the ceramic layer 120 is measured at 10 points. The average value was obtained as the silver diffusion distance.
  • lanthanum hexaboride (LaB 6 ), silicon hexaboride (SiB 6 ) and titanium diboride (TiB 2 ), which are metal borides, were used as conductor patterns. It can be seen that by adding to the conductive paste in the form before firing 130, silver diffusion into the ceramic layer 120 can be suppressed. Further, when the content of the metal boride in the inorganic component contained in the conductor paste in a state before firing the conductor pattern 130 is 3% by volume or more and 9% by volume or less, sufficient diffusion of silver into the ceramic layer 120 is achieved. It can be seen that it can be suppressed.
  • the ceramic layer 120 contains boron atoms (B) having a concentration three times or more than the central region located in the center in the thickness direction. It can be seen that the region to be formed is formed as the adjacent region 121.
  • the concentration of boron atoms (B) contained in the ceramic layer 120 increases as the conductor pattern 130 is approached in the adjacent region 121 adjacent to the conductor pattern 130.
  • the adjacent region 121 has a region containing boron atoms (B) having a concentration three times or more than the central region located in the center in the thickness direction of the ceramic layer 120. For this reason, it is possible to sufficiently suppress the occurrence of voids, deformation, discoloration and the like in the ceramic layer 120 due to the diffusion of the silver component.
  • B boron atoms
  • the metal boride powder when producing a conductor paste that is in a state before firing of the conductor pattern 130 (process P120), before adding a binder and a solvent to the raw material powder, the metal boride powder is mixed with the raw material powder.
  • the metal boride powder may be adhered to the surface of the silver (Ag) powder. Thereby, diffusion of the silver component from the conductor pattern 130 to the ceramic layer 120 can be further suppressed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Structural Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Conductive Materials (AREA)

Abstract

　セラミック基板は、ガラスセラミックスから主に成るセラミック層と；銀（Ａｇ）から主に成る導体パターンとを備え、セラミック層に含まれるホウ素原子（Ｂ）の濃度は、導体パターンに隣接する隣接領域において導体パターンに近づくほど高くなる。

Description

セラミック基板
　本発明は、セラミック基板に関する。
　セラミック基板には、ガラスセラミックスから主に成るセラミック層と、銀（Ａｇ）を主に含有する導体パターンとを備えるものが知られている。このようなセラミック基板は、セラミック層の焼成前の形態であるグリーンシートに、導体パターンの焼成前の形態である導体ペーストを塗布した後に、焼成することによって形成される。このようなセラミック基板は、低温同時焼成セラミックス（ＬＴＣＣ：Low Temperature Co-fired Ceramics）基板とも呼ばれる。
　焼成によってセラミック基板を形成する際、導体ペーストの銀成分がセラミック層へと拡散することによって、セラミック層に空隙、変形、変色などが発生する場合があった。セラミック層への銀成分の拡散は、導体パターンに含まれる銀成分の酸化によって促進されると考えられる。
　特許文献１には、導体ペーストに含まれる銀粉末の表面をアンチモン塩で覆うことによって、セラミック層への銀成分の拡散を抑制する技術が開示されている。特許文献２には、導体ペーストにケイ素粉末を添加することによって、セラミック層への銀成分の拡散を抑制する技術が開示されている。
特開平６－２５２５２４号公報 特開２００７－２３４５３７号公報
　特許文献１，２の技術では、セラミック層への銀成分の拡散を十分に抑制できない場合があった。
　本発明は、上述の課題を解決するためになされたものであり、以下の形態として実現することが可能である。
（１）本発明の一形態は、ガラスセラミックスから主に成るセラミック層と；銀（Ａｇ）から主に成る導体パターンとを備えるセラミック基板を提供する。このセラミック基板において、前記セラミック層に含まれるホウ素原子（Ｂ）の濃度は、前記導体パターンに隣接する隣接領域において前記導体パターンに近づくほど高くなる。この形態によれば、銀成分の拡散に起因してセラミック層に空隙、変形、変色などが発生することを抑制できる。その結果、セラミック基板の品質を向上させることができる。
（２）上記形態のセラミック基板において、隣接領域は、セラミック層のうち厚さ方向の中央に位置する中央領域よりも３倍以上の濃度となるホウ素原子（Ｂ）を含有する領域を有してもよい。この形態によれば、銀成分の拡散に起因してセラミック層に空隙、変形、変色などが発生することを十分に抑制できる。
（３）上記形態のセラミック基板において、前記導体パターンには、ランタン原子（Ｌａ）およびチタン原子（Ｔｉ）の少なくとも一方が存在してもよい。この形態によれば、銀成分の拡散に起因してセラミック層に空隙、変形、変色などが発生することを抑制できる。
（４）上記形態のセラミック基板において、前記セラミック層は、ホウケイ酸ガラスおよびアルミナ（Ａｌ2Ｏ3）を含んでもよい。この形態によれば、ホウケイ酸ガラス系のセラミック基板の品質を向上させることができる。
　本発明は、セラミック基板に限らず種々の形態で実現でき、例えば、セラミック基板を製造する製造方法、セラミック基板を備える装置、セラミック基板を製造する製造装置などの形態で実現できる。
セラミック基板の断面を模式的に示す説明図である。 セラミック基板の製造方法を示す工程図である。 評価試験の結果を示す表である。
Ａ．実施形態
　図１は、セラミック基板１１０の断面を模式的に示す説明図である。セラミック基板１１０は、低温同時焼成セラミックス（ＬＴＣＣ）基板である。セラミック基板１１０には、所定の機能を実現する回路の少なくとも一部が形成されている。本実施形態では、セラミック基板１１０には、電子部品等で信号を伝達する回路が形成されている。
　セラミック基板１１０は、セラミック層１２０と、導体パターン１３０とを備える。本実施形態では、セラミック基板１１０は、相互に積層されたセラミック層１２０同士の間に導体パターン１３０が形成された構造を有する。本実施形態では、セラミック基板１１０には、回路を構成する導体として、導体パターン１３０の他、ビアおよびスルーホールなど（図示しない）が設けられている。他の実施形態では、セラミック基板１１０において、２以上の導体パターン１３０が他のセラミック層１２０と共にさらに積層されていてもよい。
　セラミック基板１１０のセラミック層１２０は、電気絶縁性を有する。セラミック層１２０は、ガラスセラミックスから主に成る。本明細書において、「（成分）から主に成る」とは、その成分が全体の５０質量％以上を占めることを意味する。本実施形態では、セラミック層１２０は、硼珪酸系ガラス粉末とアルミナ（Ａｌ２Ｏ３）粉末とを焼成したセラミック層である。硼珪酸系ガラスは、二酸化ケイ素（ＳｉＯ２）、アルミナ（Ａｌ２Ｏ３）および酸化ホウ素（Ｂ２Ｏ３）から主に成る。
　セラミック層１２０は、導体パターン１３０に隣接する隣接領域１２１を有する。セラミック層１２０に含まれるホウ素原子（Ｂ）の濃度は、隣接領域１２１において導体パターン１３０に近づくほど高くなる。本実施形態では、隣接領域１２１は、ホウ素原子（Ｂ）の濃度がセラミック層１２０のうち厚さ方向の中央に位置する中央領域よりも３倍以上の濃度となるホウ素原子（Ｂ）を含有する領域を有する。
　セラミック基板１１０の導体パターン１３０は、銀（Ａｇ）から主に成る。本実施形態では、導体パターン１３０は、銀（Ａｇ）粉末と硼珪酸系ガラス粉末とを含有し、導電性を備えている。本実施形態では、導体パターン１３０には、ランタン原子（Ｌａ）およびチタン原子（Ｔｉ）の少なくとも一方が存在する。本実施形態では、導体パターン１３０の厚さは、約１０μｍである。
　図２は、セラミック基板１１０の製造方法を示す工程図である。まず、セラミック層１２０の焼成前の状態であるグリーンシートを作製する（工程Ｐ１１０）。
　グリーンシートは、無機成分の粉末に、結合剤（バインダ）、可塑剤、溶剤などを混合して薄板状（シート状）に成形したものである。本実施形態では、無機成分の粉末である硼珪酸系ガラス粉末とアルミナ粉末とを、体積比６０：４０、総量で１ｋｇとなるように秤量した後、これらの粉末をアルミナ製の容器（ポット）に入れる。その後、結合剤として１２０ｇのアクリル樹脂と、溶剤として適量のメチルエチルケトン（ＭＥＫ）と、可塑剤として適量のジオクチルフタレート（ＤＯＰ）とを、ポット内の材料に加える。その後、５時間、ポット内の材料を混合することによって、セラミックスラリを得る。その後、ドクターブレード法によって、セラミックスラリからグリーンシートを作製する。本実施形態では、グリーンシートの厚みは、０．１５ｍｍである。本実施形態では、打ち抜き加工によってグリーンシートを成形する。
　グリーンシートを作製した後（工程Ｐ１１０）、導体パターン１３０の焼成前の状態である導体ペーストを作製する（工程Ｐ１２０）。導体パターン１３０の焼成前の形態である導体ペーストは、金属ホウ化物の粉末を銀（Ａｇ）粉末に添加したペーストである。
　セラミック層１２０への銀の拡散を抑制する観点から、導体ペーストに添加される金属ホウ化物は、六ホウ化ランタン（ＬａＢ6）、六ホウ化ケイ素（ＳｉＢ6）および二ホウ化チタン（ＴｉＢ2）のうち少なくとも１つであることが好ましい。セラミック層１２０への銀の拡散を十分に抑制する観点から、導体ペーストに含まれる無機成分における金属ホウ化物および金属ケイ化物を合わせた含有量は、３体積％以上９体積％以下であることが好ましい。
　本実施形態では、導体パターン１３０の焼成前の状態である導体ペーストを作製する際、導体ペーストの無機成分材料として、導体材料である銀（Ａｇ）粉末に、セラミック層１２０の成分と共通する硼珪酸系ガラス粉末を混合した混合粉末を用意する。その後、金属ホウ化物の粉末と、結合剤としてエチルセルロースと、溶剤としてターピネオールとを、無機成分の混合粉末に加える。その後、３本ロールミルを用いて材料を混練することによって、導体ペーストを得る。
　導体ペーストを作製した後（工程Ｐ１２０）、導体ペーストをグリーンシートに塗布する（工程Ｐ１３０）。本実施形態では、スクリーン印刷によって導体ペーストをグリーンシートに塗布する。
　導体ペーストをグリーンシートに塗布した後（工程Ｐ１３０）、導体ペーストを塗布したグリーンシートを焼成する（工程Ｐ１４０）。これによって、セラミック基板１１０が完成する。
　本実施形態では、グリーンシートを焼成する前に、複数のグリーンシートを積層した積層体を作製する。本実施形態では、切削加工によって積層体を焼成に適した形状に成形する。本実施形態では、２５０℃の大気中に１０時間、積層体を曝すことによって、積層体を脱脂する。本実施形態では、積層体を脱脂した後、８５０℃の大気中に６０分、積層体を曝すことによって、積層体を焼成する。これらの工程を経て、セラミック基板１１０を得る。
　積層体を焼成する際、導体ペーストに含まれる添加成分である金属ホウ化物の酸化反応によって、導体ペースト近傍の酸素が消費される。これによって、導体ペーストに含まれる銀成分の酸化が抑制される。したがって、セラミック層１２０への銀成分の拡散が抑制される。
　焼成中に酸化した添加成分である金属ホウ化物の少なくとも一部は、セラミック層１２０のうち導体パターン１３０に隣接する隣接領域１２１に拡散する。そのため、セラミック層１２０に含まれるホウ素原子（Ｂ）の濃度は、導体パターン１３０に隣接する隣接領域１２１において導体パターン１３０に近づくほど高くなる。セラミック層１２０への銀の拡散を十分に抑制する観点から、隣接領域１２１は、セラミック層１２０のうち厚さ方向の中央に位置する中央領域よりも３倍以上の濃度のホウ素原子（Ｂ）を含有する領域を有することが好ましい。
　導体ペーストに六ホウ化ランタン（ＬａＢ6）を添加した場合、導体パターン１３０には、添加成分に由来するランタン原子（Ｌａ）が存在する。導体ペーストに二ホウ化チタン（ＴｉＢ6）を添加した場合、導体パターン１３０には、添加成分に由来するチタン原子（Ｔｉ）が存在する。
　図３は、評価試験の結果を示す表である。図３の評価試験では、それぞれ異なる導体ペーストを用いたセラミック基板１１０として、試料Ｓ０１～Ｓ０７を作製した。図３の表において、導体パターン１３０の焼成前の状態である導体ペーストにおける添加剤の含有量は、セラミックペーストに含まれる無機成分における添加剤の体積百分率を示す。
　試料Ｓ０１～Ｓ０６の製造方法は、図２の製造方法と同様である。試料Ｓ０７の製造方法は、導体ペーストに金属ホウ化物を添加しない点を除き、図２の製造方法と同様である。
　走査型電子顕微鏡（ＳＥＭ）および電子線マイクロアナライザ（ＥＰＭＡ）を用いて各試料の断面を観察することによって、セラミック層１２０へのホウ素（Ｂ）および銀（Ａｇ）の拡散距離を測定した。セラミック層１２０のうち厚さ方向の中央に位置する中央領域におけるホウ素（Ｂ）濃度を基準値とし、セラミック層１２０と導体パターン１３０との界面からホウ素（Ｂ）濃度が基準値の３倍未満となる位置までの距離を、ホウ素の拡散距離として１０箇所で測定した。セラミック層１２０と導体パターン１３０との界面における銀（Ａｇ）濃度を基準値とし、その界面からセラミック層１２０において銀（Ａｇ）濃度が基準値の半分となる位置までの距離を１０箇所で測定し、その平均値を銀の拡散距離として求めた。
　次の基準で各試料を判定した。
　○（優）：銀の拡散距離が５μｍ未満
　×（劣）：銀の拡散距離が５μｍ以上
　試料Ｓ０１～Ｓ０６と試料Ｓ０７との評価結果によれば、金属ホウ化物である六ホウ化ランタン（ＬａＢ6）、六ホウ化ケイ素（ＳｉＢ6）および二ホウ化チタン（ＴｉＢ2）を、導体パターン１３０の焼成前の形態である導体ペーストに添加することによって、セラミック層１２０への銀の拡散を抑制できることが分かる。また、導体パターン１３０の焼成前の状態である導体ペーストに含まれる無機成分における金属ホウ化物の含有量が、３体積％以上９体積％以下である場合、セラミック層１２０への銀の拡散を十分に抑制できることが分かる。また、セラミック層１２０への銀の拡散が十分に抑制される場合、セラミック層１２０には、厚さ方向の中央に位置する中央領域よりも３倍以上の濃度となるホウ素原子（Ｂ）を含有する領域が隣接領域１２１として形成されることが分かる。
　以上説明した実施形態によれば、セラミック基板１１０において、セラミック層１２０に含まれるホウ素原子（Ｂ）の濃度は、導体パターン１３０に隣接する隣接領域１２１において導体パターン１３０に近づくほど高くなる。これによって、銀成分の拡散に起因してセラミック層１２０に空隙、変形、変色などが発生することを抑制できる。その結果、セラミック基板１１０の品質を向上させることができる。
　また、隣接領域１２１は、セラミック層１２０のうち厚さ方向の中央に位置する中央領域よりも３倍以上の濃度となるホウ素原子（Ｂ）を含有する領域を有する。そのため、銀成分の拡散に起因してセラミック層１２０に空隙、変形、変色などが発生することを十分に抑制できる。
Ｂ．他の実施形態
　本発明は、上述の実施形態や実施例、変形例に限られず、その趣旨を逸脱しない範囲において種々の構成で実現できる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことができる。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除できる。
　他の実施形態において、導体パターン１３０の焼成前の状態である導体ペーストを作製する際（工程Ｐ１２０）、原料粉末に結合剤および溶剤を加える前に、金属ホウ化物の粉末を原料粉末に混合することによって、金属ホウ化物の粉末を銀（Ａｇ）粉末の表面に付着させてもよい。これによって、導体パターン１３０からセラミック層１２０への銀成分の拡散をいっそう抑制できる。
　　１１０…セラミック基板
　　１２０…セラミック層
　　１２１…隣接領域
　　１３０…導体パターン

Claims (4)

  1. 　ガラスセラミックスから主に成るセラミック層と、
    　銀（Ａｇ）から主に成る導体パターンと
    　を備えるセラミック基板であって、
    　前記セラミック層に含まれるホウ素原子（Ｂ）の濃度は、前記導体パターンに隣接する隣接領域において前記導体パターンに近づくほど高くなることを特徴とするセラミック基板。
  2. 　前記隣接領域は、前記セラミック層のうち厚さ方向の中央に位置する中央領域よりも３倍以上の濃度となるホウ素原子（Ｂ）を含有する領域を有する、請求項１に記載のセラミック基板。
  3. 　前記導体パターンには、ランタン原子（Ｌａ）およびチタン原子（Ｔｉ）の少なくとも一方が存在する、請求項１または請求項２に記載のセラミック基板。
  4. 　前記セラミック層は、ホウケイ酸ガラスおよびアルミナ（Ａｌ2Ｏ3）を含む、請求項１から請求項３までのいずれか一項に記載のセラミック基板。
PCT/JP2016/000081 2015-01-13 2016-01-08 セラミック基板 WO2016114120A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US15/542,871 US10524365B2 (en) 2015-01-13 2016-01-08 Ceramic substrate
KR1020177019498A KR102059318B1 (ko) 2015-01-13 2016-01-08 세라믹 기판
JP2016541735A JP6553048B2 (ja) 2015-01-13 2016-01-08 セラミック基板
EP16737191.3A EP3247180A4 (en) 2015-01-13 2016-01-08 Ceramic substrate
CN201680005732.7A CN107113969B (zh) 2015-01-13 2016-01-08 陶瓷基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015003819 2015-01-13
JP2015-003819 2015-01-13

Publications (1)

Publication Number Publication Date
WO2016114120A1 true WO2016114120A1 (ja) 2016-07-21

Family

ID=56405670

Family Applications (4)

Application Number Title Priority Date Filing Date
PCT/JP2016/000080 WO2016114119A1 (ja) 2015-01-13 2016-01-08 セラミック基板およびその製造方法
PCT/JP2016/000081 WO2016114120A1 (ja) 2015-01-13 2016-01-08 セラミック基板
PCT/JP2016/000079 WO2016114118A1 (ja) 2015-01-13 2016-01-08 回路基板およびその製造方法
PCT/JP2016/000082 WO2016114121A1 (ja) 2015-01-13 2016-01-08 セラミック基板の製造方法、セラミック基板及び銀系導体材料

Family Applications Before (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/000080 WO2016114119A1 (ja) 2015-01-13 2016-01-08 セラミック基板およびその製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
PCT/JP2016/000079 WO2016114118A1 (ja) 2015-01-13 2016-01-08 回路基板およびその製造方法
PCT/JP2016/000082 WO2016114121A1 (ja) 2015-01-13 2016-01-08 セラミック基板の製造方法、セラミック基板及び銀系導体材料

Country Status (6)

Country Link
US (5) US20180014408A1 (ja)
EP (4) EP3247182A4 (ja)
JP (4) JP6553048B2 (ja)
KR (4) KR102059318B1 (ja)
CN (4) CN107113986B (ja)
WO (4) WO2016114119A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102059318B1 (ko) * 2015-01-13 2019-12-26 니뽄 도쿠슈 도교 가부시키가이샤 세라믹 기판
CN110255912A (zh) * 2019-07-03 2019-09-20 东北大学秦皇岛分校 一种微晶玻璃工艺品的制作方法
CN111312427B (zh) * 2020-04-17 2021-08-31 洛阳理工学院 一种用于低温共烧低介电常数介质陶瓷的多层布线用银浆
CN112225547B (zh) * 2020-10-19 2022-04-19 上海晶材新材料科技有限公司 Ltcc材料、基板及制备方法
CN112235959A (zh) * 2020-10-28 2021-01-15 上海读家电子科技有限公司 可加强铂钯银导体抗银迁移能力的陶瓷电路板制造方法
US20220367363A1 (en) * 2021-05-17 2022-11-17 Onano Industrial Corp. Ltcc electronic device unit structure
CN113690033A (zh) * 2021-07-23 2021-11-23 东莞市优琥电子科技有限公司 变压器和电源适配器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05298918A (ja) * 1992-04-22 1993-11-12 Murata Mfg Co Ltd 導電ペースト組成物
JPH06204511A (ja) * 1993-01-07 1994-07-22 Dai Ichi Kogyo Seiyaku Co Ltd 半導体基板用電極ペースト
JPH1166951A (ja) * 1997-08-27 1999-03-09 Sumitomo Kinzoku Electro Device:Kk 低温焼成セラミック用導体ペースト及び低温焼成セラミック多層基板の製造方法
JP2007059390A (ja) * 2005-07-28 2007-03-08 E I Du Pont De Nemours & Co 基板上のｌｔｃｃ感光性テープの適用例で使用される導体組成物

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6029240B2 (ja) * 1977-12-02 1985-07-09 富士通株式会社 セラミック回路基板の製法
JPS5491790A (en) * 1977-12-29 1979-07-20 Junkosha Co Ltd Flat cable
US4279654A (en) * 1979-05-14 1981-07-21 The Foundation: The Research Institute For Special Inorganic Materials Process for production of crystallized glass and process for producing composite article using said crystallized glass
JPS61168564A (ja) * 1985-01-18 1986-07-30 株式会社日立製作所 セラミツク絶縁基板
US4639391A (en) * 1985-03-14 1987-01-27 Cts Corporation Thick film resistive paint and resistors made therefrom
DE3621667A1 (de) * 1985-06-29 1987-01-08 Toshiba Kawasaki Kk Mit einer mehrzahl von dickfilmen beschichtetes substrat, verfahren zu seiner herstellung und dieses enthaltende vorrichtung
US4777014A (en) * 1986-03-07 1988-10-11 Lanxide Technology Company, Lp Process for preparing self-supporting bodies and products made thereby
JPH0619926B2 (ja) 1987-11-11 1994-03-16 株式会社日立製作所 回路基板とその製法
DE3935471A1 (de) * 1989-10-25 1991-05-02 Hoechst Ag Keramische stoffzusammensetzung und ihre verwendung
JPH03233831A (ja) * 1990-02-07 1991-10-17 Dai Ichi Kogyo Seiyaku Co Ltd ６ホウ化ランタン含有ペースト
JPH0719964B2 (ja) * 1990-08-08 1995-03-06 日本電気株式会社 銀系配線セラミック基板
JPH04314394A (ja) * 1991-04-12 1992-11-05 Fujitsu Ltd ガラスセラミック回路基板とその製造方法
JPH0793228B2 (ja) * 1991-04-24 1995-10-09 太陽誘電株式会社 希土類入り銀導電ペーストおよびこれを用いた電子部品
JPH0595071U (ja) * 1992-05-28 1993-12-24 京セラ株式会社 厚膜回路基板
EP0575813B1 (en) * 1992-06-08 1996-12-27 NEC Corporation Multilayer glass ceramic substrate and process for producing the same
JP3448747B2 (ja) * 1992-08-25 2003-09-22 松下電器産業株式会社 多層セラミック基板の製造方法
DE4343934B4 (de) * 1992-12-22 2005-08-25 Denso Corp., Kariya Verfahren zum Erzeugen von Vielfach-Dickschichtsubstraten
JPH06252524A (ja) * 1993-02-26 1994-09-09 Asahi Glass Co Ltd 導体付きセラミックス基板の製造方法
JPH07135394A (ja) 1993-11-09 1995-05-23 Ngk Spark Plug Co Ltd 厚膜コンデンサ付きセラミック配線基板及びその製造方法
US5474619A (en) * 1994-05-04 1995-12-12 The United States Of America As Represented By The Secretary Of Commerce Thin film high temperature silicide thermocouples
JPH08259331A (ja) * 1995-03-22 1996-10-08 Agency Of Ind Science & Technol 可塑成形用窒化ケイ素−水系組成物の調製法
JPH08298382A (ja) * 1995-04-26 1996-11-12 Tdk Corp セラミックス多層基板
JP3927250B2 (ja) * 1995-08-16 2007-06-06 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 窒化アルミニウム基板用厚膜導体ペースト組成物
JPH09246722A (ja) * 1996-03-08 1997-09-19 Sumitomo Metal Ind Ltd ガラスセラミックス多層配線基板とその製造方法
US5857253A (en) * 1996-03-20 1999-01-12 Ppg Industries, Inc. System and methods for forming bushing plates
JPH11339560A (ja) 1998-05-29 1999-12-10 Murata Mfg Co Ltd 銀ペースト
JP2001278657A (ja) * 2000-01-24 2001-10-10 Ngk Spark Plug Co Ltd 低温焼成磁器組成物及びその製造方法並びにその低温焼成磁器組成物を用いた低温焼成配線基板
DE60221973T2 (de) * 2001-03-09 2008-05-15 Datec Coating Corp., Mississauga Im sol-gel-verfahren hergestellte widerstands- und leitfähige beschichtung
JP3636123B2 (ja) * 2001-09-20 2005-04-06 株式会社村田製作所 積層セラミック電子部品の製造方法、および積層セラミック電子部品
JP2003268567A (ja) * 2002-03-19 2003-09-25 Hitachi Cable Ltd 導電材被覆耐食性金属材料
JP3988533B2 (ja) * 2002-05-23 2007-10-10 株式会社村田製作所 ガラスセラミック組成物、ガラスセラミック、およびセラミック多層基板
US7323805B2 (en) * 2004-01-28 2008-01-29 Kabushiki Kaisha Toshiba Piezoelectric thin film device and method for manufacturing the same
US7218506B2 (en) * 2004-03-31 2007-05-15 Tdk Corporation Electrolytic capacitor and method of manufacturing the same
JP2006073280A (ja) * 2004-08-31 2006-03-16 Ngk Spark Plug Co Ltd メタライズ組成物及びセラミック配線基板
JP4548050B2 (ja) * 2004-09-03 2010-09-22 株式会社村田製作所 セラミック多層基板
JP2006253600A (ja) 2005-03-14 2006-09-21 Ngk Spark Plug Co Ltd 配線基板の製造方法
KR100657321B1 (ko) * 2005-06-30 2006-12-14 삼성전자주식회사 인쇄데이터 관리방법 및 장치
TW200710882A (en) * 2005-07-28 2007-03-16 Du Pont Conductor composition for use in LTCC photosensitive tape on substrate applications
JP4797534B2 (ja) 2005-09-16 2011-10-19 Ｔｄｋ株式会社 多層セラミックス基板
US7666328B2 (en) * 2005-11-22 2010-02-23 E. I. Du Pont De Nemours And Company Thick film conductor composition(s) and processing technology thereof for use in multilayer electronic circuits and devices
JP4867399B2 (ja) 2006-03-03 2012-02-01 旭硝子株式会社 導体ペーストおよびセラミック多層基板製造方法
JP4967388B2 (ja) * 2006-03-15 2012-07-04 パナソニック株式会社 セラミック積層デバイスの製造方法およびセラミック積層デバイス
KR100956219B1 (ko) * 2008-02-25 2010-05-04 삼성전기주식회사 확산 방지층을 갖는 저온동시소성 세라믹 기판 및 그 제조방법
TW201130093A (en) * 2010-02-19 2011-09-01 Asahi Glass Co Ltd Substrate for mounting element, and method for manufacturing the substrate
JP5488282B2 (ja) 2010-07-13 2014-05-14 昭栄化学工業株式会社 導電性ペースト
JP5949770B2 (ja) * 2011-08-09 2016-07-13 旭硝子株式会社 ガラスセラミックス体、発光素子搭載用基板、および発光装置
JP2013153051A (ja) * 2012-01-25 2013-08-08 Tokuyama Corp メタライズドセラミックスビア基板及びその製造方法
GB2504957A (en) * 2012-08-14 2014-02-19 Henkel Ag & Co Kgaa Curable compositions comprising composite particles
JP2014179473A (ja) 2013-03-15 2014-09-25 Ngk Spark Plug Co Ltd セラミック基板の製造方法および導体材料
KR102059318B1 (ko) * 2015-01-13 2019-12-26 니뽄 도쿠슈 도교 가부시키가이샤 세라믹 기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05298918A (ja) * 1992-04-22 1993-11-12 Murata Mfg Co Ltd 導電ペースト組成物
JPH06204511A (ja) * 1993-01-07 1994-07-22 Dai Ichi Kogyo Seiyaku Co Ltd 半導体基板用電極ペースト
JPH1166951A (ja) * 1997-08-27 1999-03-09 Sumitomo Kinzoku Electro Device:Kk 低温焼成セラミック用導体ペースト及び低温焼成セラミック多層基板の製造方法
JP2007059390A (ja) * 2005-07-28 2007-03-08 E I Du Pont De Nemours & Co 基板上のｌｔｃｃ感光性テープの適用例で使用される導体組成物

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3247180A4 *

Also Published As

Publication number Publication date
US10524365B2 (en) 2019-12-31
KR101994566B1 (ko) 2019-06-28
CN107113986B (zh) 2019-11-19
EP3247180A1 (en) 2017-11-22
JP6261746B2 (ja) 2018-01-17
WO2016114119A1 (ja) 2016-07-21
JPWO2016114118A1 (ja) 2017-04-27
CN107113969A (zh) 2017-08-29
EP3247184A1 (en) 2017-11-22
WO2016114118A1 (ja) 2016-07-21
JP6309632B2 (ja) 2018-04-11
KR20170094433A (ko) 2017-08-17
EP3247181A4 (en) 2018-08-29
JPWO2016114121A1 (ja) 2017-04-27
CN107113976B (zh) 2019-07-23
KR102017401B1 (ko) 2019-09-02
KR102028896B1 (ko) 2019-10-07
US20180324957A1 (en) 2018-11-08
EP3247180A4 (en) 2018-08-29
EP3247182A1 (en) 2017-11-22
EP3247182A4 (en) 2018-09-05
US10375837B2 (en) 2019-08-06
KR102059318B1 (ko) 2019-12-26
JP6309631B2 (ja) 2018-04-11
KR20170094432A (ko) 2017-08-17
CN107211535B (zh) 2019-08-16
JPWO2016114119A1 (ja) 2017-04-27
CN107113986A (zh) 2017-08-29
EP3247181A1 (en) 2017-11-22
US20180035537A1 (en) 2018-02-01
JPWO2016114120A1 (ja) 2017-04-27
US20180035549A1 (en) 2018-02-01
CN107211535A (zh) 2017-09-26
US20180027653A1 (en) 2018-01-25
CN107113969B (zh) 2019-06-25
US10785879B2 (en) 2020-09-22
EP3247184A4 (en) 2018-08-29
CN107113976A (zh) 2017-08-29
US20180014408A1 (en) 2018-01-11
KR20170097117A (ko) 2017-08-25
WO2016114121A1 (ja) 2016-07-21
JP6553048B2 (ja) 2019-07-31
KR20170097118A (ko) 2017-08-25

Similar Documents

Publication Publication Date Title
JP6553048B2 (ja) セラミック基板
JP5492191B2 (ja) メタライズド基板を製造する方法、メタライズド基板
JP2013241322A (ja) アルミナ焼結体、それを備える部材、および半導体製造装置
WO2016148217A1 (ja) 配線基板
JP4959950B2 (ja) 焼結体および配線基板
WO2001056047A1 (fr) Reseau conducteur integre a une carte multicouche, carte multicouche a reseau conducteur integre et procede de fabrication de carte multicouche
JP2014179473A (ja) セラミック基板の製造方法および導体材料
JP6335081B2 (ja) 多層セラミック基板およびその製造方法
JP2019041022A (ja) 配線基板の製造方法及び導電ペースト
JP2017109895A (ja) セラミック焼成体の製造方法
JP2018006248A (ja) 粉末及び導電ペースト並びにセラミック基板の製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2016541735

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16737191

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15542871

Country of ref document: US

REEP Request for entry into the european phase

Ref document number: 2016737191

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20177019498

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE