KR102028896B1 - 세라믹 기판의 제조 방법, 세라믹 기판 및 은계 도체 재료 - Google Patents

세라믹 기판의 제조 방법, 세라믹 기판 및 은계 도체 재료 Download PDF

Info

Publication number
KR102028896B1
KR102028896B1 KR1020177019495A KR20177019495A KR102028896B1 KR 102028896 B1 KR102028896 B1 KR 102028896B1 KR 1020177019495 A KR1020177019495 A KR 1020177019495A KR 20177019495 A KR20177019495 A KR 20177019495A KR 102028896 B1 KR102028896 B1 KR 102028896B1
Authority
KR
South Korea
Prior art keywords
silver
conductor material
metal boride
unbaked
ceramic
Prior art date
Application number
KR1020177019495A
Other languages
English (en)
Other versions
KR20170094432A (ko
Inventor
다츠야 가토
마사노리 이토
마사키 구츠나
Original Assignee
니뽄 도쿠슈 도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니뽄 도쿠슈 도교 가부시키가이샤 filed Critical 니뽄 도쿠슈 도교 가부시키가이샤
Publication of KR20170094432A publication Critical patent/KR20170094432A/ko
Application granted granted Critical
Publication of KR102028896B1 publication Critical patent/KR102028896B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/005Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C10/00Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition
    • C03C10/0054Devitrified glass ceramics, i.e. glass ceramics having a crystalline phase dispersed in a glassy phase and constituting at least 50% by weight of the total composition containing PbO, SnO2, B2O3
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C4/00Compositions for glass with special properties
    • C03C4/14Compositions for glass with special properties for electro-conductive glass
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/626Preparing or treating the powders individually or as batches ; preparing or treating macroscopic reinforcing agents for ceramic products, e.g. fibres; mechanical aspects section B
    • C04B35/63Preparing or treating the powders individually or as batches ; preparing or treating macroscopic reinforcing agents for ceramic products, e.g. fibres; mechanical aspects section B using additives specially adapted for forming the products, e.g.. binder binders
    • C04B35/6303Inorganic additives
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/285Permanent coating compositions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00Properties of the layers or laminate
    • B32B2307/20Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/202Conductive
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2204/00Glasses, glazes or enamels with special properties
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40Metallic
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C04B2237/704Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the ceramic layers or articles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/017Glass ceramic coating, e.g. formed on inorganic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0753Insulation
    • H05K2201/0769Anti metal-migration, e.g. avoiding tin whisker growth
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49163Manufacturing circuit on or in base with sintering of base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12458All metal or with adjacent metals having composition, density, or hardness gradient

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Structural Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Conductive Materials (AREA)

Abstract

유리를 함유하는 세라믹 기판의 제조 방법은, 미소성의 은계 도체 재료를 미소성의 세라믹층에 배치하여 소성하는 소성 공정을 구비하고, 미소성의 은계 도체 재료는, 금속 붕화물 또는 금속 규화물 중 적어도 하나를 함유한다.

Description

세라믹 기판의 제조 방법, 세라믹 기판 및 은계 도체 재료{METHOD FOR MANUFACTURING CERAMIC SUBSTRATE, CERAMIC SUBSTRATE, AND SILVER-BASED CONDUCTOR MATERIAL}
본 발명은 세라믹 기판의 제조 방법, 세라믹 기판 및 은계 도체 재료에 관한 것이다.
세라믹 기판으로는, LTCC (Low Temperature Co-fired Ceramics) 기판이라고도 불리는 저온 소성 세라믹 다층 기판이 알려져 있다. LTCC 기판은, 통상적으로 미소성의 도체 재료에 의해 배선 패턴이 형성된 그린 시트를 복수 적층하여 소성함으로써 제조된다 (예를 들어, 하기 특허문헌 1, 2 등).
일본 공개특허공보 평6-252524호 일본 공개특허공보 2007-234537호
LTCC 기판에 한정하지 않고, 은계 도체 재료를 사용한 세라믹 기판의 제조 공정에서는, 소성 중에 도체 재료 중의 은이 세라믹 중에 확산됨으로써, 보이드라고도 불리는 공극이나, 기판의 변형, 변색 등의 문제가 발생한다는 문제가 있었다. 종래부터, 은계 도체 재료 중에, 소성 중에 있어서의 은의 확산을 억제하기 위한 여러 가지 물질을 첨가하는 기술이 제안되어 있다. 예를 들어, 상기의 특허문헌 1 의 기술에서는, 은계 도체성 분말의 표면을, 안티몬의 염 또는 안티몬산염으로 코팅하고 있다. 또, 특허문헌 2 의 기술에서는, 도체 페이스트 중에 Si 분말을 첨가하고 있다.
그러나, 그러한 물질을 은계 도체 재료 중에 첨가한 경우에도, 당해 물질에 의한 은의 확산을 억제하기 위한 반응이 소성 온도 부근에 있어서 기대대로 일어나지 않아, 은의 확산을 억제하는 효과가 충분히 얻어지지 않는 경우가 있었다. 이와 같이, 세라믹 기판의 제조 공정에 있어서, 소성 중에 있어서의 은의 확산을 억제하는 것에 대해서는 여전히 개선의 여지가 있다.
본 발명은, 종래와는 상이한 방법에 의해, 적어도 상기 서술한 과제를 해결하기 위해서 이루어진 것으로, 이하의 형태로 하여 실현할 수 있다.
[1] 본 발명의 제 1 형태에 의하면, 유리를 함유하는 세라믹 기판의 제조 방법이 제공된다. 이 제조 방법은 소성 공정을 구비한다. 상기 소성 공정은, 미소성의 은계 도체 재료를 미소성의 세라믹층에 배치하여 소성하는 공정이어도 된다. 상기 미소성의 은계 도체 재료는, 금속 붕화물 또는 금속 규화물 중 적어도 하나를 함유해도 된다. 이 형태의 제조 방법에 의하면, 미소성의 은계 도체 재료 중에 금속 붕화물 또는 금속 규화물 중 적어도 하나가 첨가되어 있는 것에 의해, 소성 중에 있어서의 은의 확산이 억제된다. 또한, 미소성의 은계 도체 재료는, 미소성의 세라믹층의 표면에 배치되어도 되고, 미소성의 세라믹층끼리의 사이나, 미소성 세라믹층에 형성되어 있는 관통공 안에 배치되어도 된다.
[2] 상기 형태의 제조 방법에 있어서, 상기 금속 붕화물은, 육붕화란탄, 육붕화규소, 이붕화티탄, 이붕화탄탈 중 적어도 하나를 함유해도 된다. 이 형태의 제조 방법에 의하면, 소성 중에 있어서의 은의 확산이 보다 효과적으로 억제된다.
[3] 상기 형태의 제조 방법에 있어서, 상기 금속 규화물은, 이규화티탄, 이규화지르코늄, 이규화텅스텐, 이규화크롬, 이규화몰리브덴, 이규화탄탈 중 적어도 하나를 함유해도 된다. 이 형태의 제조 방법에 의하면, 소성 중에 있어서의 은의 확산이 보다 효과적으로 억제된다.
[4] 상기 형태의 제조 방법에 있어서, 상기 미소성의 은계 도체 재료는 상기 금속 붕화물 또는 상기 금속 규화물을 함유하고, 상기 미소성의 은계 도체 재료의 무기 성분 중에 있어서의 상기 금속 붕화물 또는 상기 금속 규화물의 함유율은 3 체적% 보다 크고, 20 체적% 보다 작아도 된다. 이 형태의 제조 방법에 의하면, 소성 중에 있어서의 은의 확산이 보다 효과적으로 억제됨과 함께, 기판의 도체 중에 불순물이 잔류되는 것이 억제된다.
[5] 상기 형태의 제조 방법에 있어서, 상기 미소성의 은계 도체 재료는 은 분말을 함유하고, 상기 금속 붕화물 또는 상기 금속 규화물 중 적어도 하나는, 상기 은계 도체 재료에 있어서, 상기 은 분말의 표면에 부착되어 있어도 된다. 이 형태의 제조 방법이면, 소성 중에 있어서의 은의 산화가 보다 효과적으로 억제되기 때문에, 세라믹층으로의 은의 확산의 억제 효과가 높아진다.
[6] 본 발명의 제 2 형태에 의하면, 세라믹 기판이 제공된다. 이 세라믹 기판은, 상기 형태의 제조 방법 중 어느 하나에 기재된 소성 공정을 거쳐 형성된 세라믹층과, 은계 도체의 배선층을 구비해도 된다. 이 형태의 세라믹 기판에 의하면, 보이드나, 휨, 변색 등의 문제의 발생이 억제되고 있다.
[7] 본 발명의 제 3 형태에 의하면, 세라믹 기판에 있어서 배선층을 형성하고, 미소성의 세라믹층과 동시에 소성되는 미소성의 은계 도체 재료가 제공된다. 이 형태의 은계 도체 재료는, 금속 붕화물 또는 금속 규화물 중 적어도 하나를 함유해도 된다. 이 형태의 은계 도체 재료에 의하면, 세라믹 기판의 제조 공정에 있어서 은의 확산의 발생을 억제할 수 있다. 또한, 이 형태의 은계 도체 재료에 있어서, 상기 금속 붕화물은, 육붕화란탄, 육붕화규소, 이붕화티탄, 이붕화탄탈 중 적어도 하나를 함유해도 된다. 또, 이 형태의 은계 도체 재료에 있어서, 상기 금속 규화물은, 이규화티탄, 이규화지르코늄, 이규화텅스텐, 이규화크롬, 이규화몰리브덴, 이규화탄탈 중 적어도 하나를 함유해도 된다.
상기 서술한 본 발명의 각 형태가 갖는 복수의 구성 요소는 모든 것이 필수인 것은 아니고, 상기 서술한 과제의 일부 또는 전부를 해결하기 위해서, 혹은, 본 명세서에 기재된 효과의 일부 또는 전부를 달성하기 위해서, 적절히 상기 복수의 구성 요소의 일부의 구성 요소에 대해, 그 변경, 삭제, 새로운 다른 구성 요소와의 교체, 한정 내용의 일부 삭제를 실시하는 것이 가능하다. 또, 상기 서술한 과제의 일부 또는 전부를 해결하기 위해, 혹은, 본 명세서에 기재된 효과의 일부 또는 전부를 달성하기 위해서, 상기 서술한 본 발명의 일 형태에 포함되는 기술적 특징의 일부 또는 전부를 상기 서술한 본 발명의 다른 형태에 포함되는 기술적 특징의 일부 또는 전부와 조합하여, 본 발명의 독립된 일 형태로 하는 것도 가능하다.
본 발명은, 세라믹 기판의 제조 방법, 세라믹 기판 및 은계 도체 재료 이외의 여러 가지 형태로 실현하는 것도 가능하다. 예를 들어, 세라믹 기판의 소성 방법이나, 은계 도체 재료의 제조 방법, 그것들의 방법을 실현하는 장치 등의 형태로 실현할 수 있다.
도 1 은 LTCC 기판의 구성을 나타내는 개략도.
도 2 는 LTCC 기판의 제조 공정의 순서를 나타내는 공정도.
도 3 은 도체 페이스트에 대한 첨가재의 첨가에 의한 은의 확산 억제 효과를 검증한 실험의 결과를 나타내는 설명도.
도 4 는 LTCC 기판의 SEM 화상과, 은의 농도 분포를 나타내는 화상을 나타내는 설명도.
A. 실시형태 :
도 1 은, 본 발명의 일 실시형태로서의 LTCC 기판 (10) 의 구성을 나타내는 개략도이다. 세라믹 기판인 LTCC 기판 (10) 은, 예를 들어, 컴퓨터나 통신 기기 등에서 사용되는 전자 부품이나, 고주파 모듈, IC 패키지, 배선 기판 등에 사용된다. LTCC 기판 (10) 은, 복수의 세라믹 절연층 (11) 이 적층된 다층 구조를 가지고 있다. 세라믹 절연층 (11) 은, 소성 온도가 1000 ℃ 이하인 저온 소성에 의해 생성되는 세라믹층이다.
각 세라믹 절연층 (11) 에는, 비아 전극 (12) 을 배치하기 위한 관통공인 비아 (via) 가 형성되어 있다. 각 세라믹 절연층 (11) 사이에는 내층 전극 (13) 과 외부 전극 (14) 을 포함하는 배선층이 형성되어 있고, 각 배선층은 세라믹 절연층 (11) 에 형성되어 있는 비아 전극 (12) 을 개재하여 전기적으로 접속되어 있다.
본 실시형태의 LTCC 기판 (10) 에서는, 각 전극 (12 ∼ 14) 은, 은을 주성분으로 하는 은계의 도체 재료에 의해 구성된다. 본 명세서에 있어서 「주성분」이란, 혼합물에 있어서의 전체의 50 중량% 이상의 함유율을 차지하는 재료 성분을 의미한다. LTCC 기판 (10) 의 최외표면에는, 외부 전극 (14) 에 접속되는 저항체 등의 수동 소자나 IC 등의 능동 소자 등이 배치된다. 본 명세서에서는, 수동 소자나 능동 소자에 대한 도시 및 상세한 설명은 생략한다.
도 2 는, LTCC 기판 (10) 의 제조 공정의 순서를 나타내는 공정도이다. LTCC 기판 (10) 은, 미소성의 세라믹 재료 (그린 시트) 와, 미소성의 은계 도체 재료를 저온에서 동시 소성함으로써 제조된다.
공정 1 에서는, 세라믹 입자와 유리 입자를 함유하는 미소성의 세라믹층을 구성하는 그린 시트가 준비된다. 그린 시트는, 유리 분말 및 무기 필러를 함유하는 무기 성분과, 바인더 성분과 가소제와 용제를 혼합한 세라믹 슬러리를 닥터 블레이드법 등에 의해 시트상으로 성형함으로써 제조된다.
공정 2 에서는, 전극 (12 ∼ 14) 을 구성하는 미소성의 은계 도체 재료인 도체 페이스트가 준비된다. 도체 페이스트는, 무기 성분인 은계 재료의 분말 및 유리 분말과, 바니시 성분인 수지 및 유기 용제를 혼합하여 제조된다.
여기서, 본 발명의 발명자는, 도체 페이스트 중의 무기 성분에 금속 붕화물 또는 금속 규화물 중 적어도 하나를 첨가함으로써, 후술하는 소성 공정에 있어서 도체 페이스트 중의 은 혹은 은 성분이 세라믹 절연층 중에 확산되는 것이 억제되는 것을 알아내었다. 이것은, 소성 공정 중에 있어서의 금속 붕화물 또는 금속 규화물의 산화 반응에 의해 도체 페이스트 근방의 산소가 소비됨으로써, 도체 페이스트 중의 은의 산화가 억제되기 때문이라고 추찰된다.
본 실시형태에서는, 공정 2 에 있어서, 도체 페이스트에, 금속 붕화물 또는 금속 규화물 중 적어도 하나를 함유하는 첨가재가 첨가된다. 도체 페이스트에 첨가되는 첨가재로는, 예를 들어, 이하의 물질을 사용할 수 있다.
금속 붕화물의 구체예로는, 육붕화란탄 (LaB6), 육붕화규소 (SiB6), 이붕화티탄 (TiB2), 이붕화탄탈 (TaB2), 이붕화니오브 (NbB2), 이붕화크롬 (CrB2), 붕화몰리브덴 (MoB), 이붕화지르코늄 (ZrB2), 붕화텅스텐 (WB), 이붕화바나듐 (VB2), 이붕화하프늄 (HfB2) 등을 들 수 있다. 또, 금속 규화물의 구체예로는, 이규화지르코늄 (ZrSi2), 이규화티탄 (TiSi2), 이규화텅스텐 (WSi2), 이규화몰리브덴 (MoSi2), 이규화탄탈 (TaSi2), 이규화크롬 (CrSi2), 이규화니오브 (NbSi2), 이규화철 (FeSi2), 이규화하프늄 (HfSi2) 등을 들 수 있다.
상기 금속 붕화물 및 금속 규화물은 어디까지나 예시에 지나지 않는다. 첨가재로는, 상기 이외의 금속 붕화물 및 금속 규화물이어도 된다. 단, 첨가재로서의 금속 붕화물 및 금속 규화물은, 후술하는 소성 공정 중에 산소와의 반응을 개시하는 것임이 바람직하다. 특히, 금속 붕화물 및 금속 규화물은, 그 산화 온도가 후술하는 공정 4 의 소성 공정에 있어서의 소성 온도보다 낮은 것이 바람직하다. 여기서, 「산화 온도」는, 산화 반응이 발생하는 피크의 온도를 나타내는 값으로, 열중량·시차열 분석 (TG-DTA) 에 의해 측정되는 값이다. 구체적으로, 첨가재로서의 금속 붕화물 및 금속 규화물의 산화 온도는 800 ℃ 이하인 것이 바람직하고, 700 ℃ 이하인 것이 보다 바람직하다. 또, 첨가재로서의 금속 붕화물 및 금속 규화물의 산화 온도는 400 ℃ 이상인 것이 바람직하고, 500 ℃ 이상인 것이 보다 바람직하다. 또한, 소성 공정 중에 그린 시트 중의 유리 재료가 연화되었을 때, 산화된 은이 당해 유리 재료에 젖지 않으면, 은의 확산은 억제된다. 이것으로부터, 첨가재로서의 금속 붕화물 및 금속 규화물의 산화 온도는 공정 1 에서 준비되는 그린 시트에 함유되는 유리 재료의 유리 전이점보다 낮은 것이 바람직하다고도 할 수 있다.
첨가재는, 예를 들어, 무기 성분과 바니시 성분을 혼합할 때 동시에, 혹은, 혼합한 후에, 분말 상태로 첨가되어도 된다. 혹은, 첨가재는, 무기 성분과 바니시 성분을 혼합하기 전에, 무기 성분에 함유되는 은계 재료의 입자 표면을 코팅하도록 은계 재료에 부착된 상태로 첨가되어도 된다. 첨가재에 의한 은계 재료의 코팅 방법으로는, 예를 들어, 이하의 방법이 있다. 먼저, 유기 용매 (톨루엔이나 자일렌, 그 밖의 알코올 등) 에 첨가재를 용해 또는 분산시킨다. 다음으로, 그 용해액 또는 분산액에, 은계 재료의 분말을 분산·현탁시키고, 소정의 시간만큼 정치 (靜置) 또는 교반하여, 은계 재료의 분말의 표면에 첨가재를 부착시킨다. 이와 같이, 은계 재료를 첨가재로 코팅해 두면, 그 코팅층에 의해 은의 산화가 보다 억제되게 되어, 은의 확산 억제 효과가 높아진다. 또한, 첨가재는, 도체 페이스트에 대해, 상기 이외의 다른 방법에 의해 첨가되어도 된다.
도체 페이스트의 무기 성분 중에 있어서의 첨가재의 함유율은, 체적 백분율로, 3 체적% (vol%) 보다 큰 것이 바람직하고, 5 체적% 보다 큰 것이 보다 바람직하다. 이로써, 은의 확산 억제 효과를 보다 확실하게 얻을 수 있다. 또, 도체 페이스트의 무기 성분 중에 있어서의 첨가재의 함유율은 20 체적% 보다 작은 것이 바람직하고, 18체적% 보다 작은 것이 보다 바람직하다. 이로써, 도체 페이스트 중의 첨가재에서 유래하는 불순물이, 소성 후의 LTCC 기판 (10) 중에 잔류되는 것이 억제된다.
공정 3 에서는, 상기 도체 페이스트가 그린 시트에 배치된다. 구체적으로는, 그린 시트에 펀치 가공 등의 천공 가공에 의해 비아가 형성되고, 당해 비아에 도체 페이스트가 충전된다. 그리고, 스크린 인쇄법 등의 인쇄에 의해, 그린 시트의 각 면에, 배선 패턴이 도체 페이스트에 인쇄된다. 배선 패턴이 형성된 후에, 각 그린 시트가 적층됨으로써 미소성 적층체가 구성된다.
공정 4 에서는, 그 미소성 적층체가 저온 소성된다. 공정 4 에 있어서의 소성 온도는, 공정 1 에 있어서 준비되는 그린 시트의 재료 성분의 유리 전이 온도에 따라 미리 설정된 온도이면 된다. 구체적으로는, 공정 4 의 소성 온도는, 예를 들어, 750 ∼ 950 ℃ 정도의 온도여도 된다. 공정 4 이후, LTCC 기판 (10) 이 완성된다. 완성 후의 LTCC 기판 (10) 에는, 외부 전극 (14) 에 접속되는 수동 소자나 능동 소자 등이 배치된다.
상기 서술한 바와 같이, 본 실시형태의 LTCC 기판 (10) 이면, 공정 2 에 있어서, 도체 페이스트에 금속 붕화물 또는 금속 규화물이 첨가되어 있는 것에 의해 은계 도체 재료로부터 세라믹 절연층 (11) 에 은이 확산되는 것이 억제되고 있다. 그 때문에, 은의 확산에 의한 세라믹 절연층 (11) 에 있어서의 절연성의 저하가 억제된다. 또, 배선 패턴 근방에 있어서의 세라믹의 조성의 변화에서 기인하는 국소적인 변색이나, 국소적인 강도의 저하 등이 억제된다. 그 외에, 도체 페이스트 근방만의 소성 수축의 진행이 촉진되는 것이 억제되고, 각 전극 (12 ∼ 14) 과 세라믹 절연층 (11) 사이에 공극 (보이드) 이 생기는 것이 억제된다.
도 3 은, 도체 페이스트에 대한 첨가재의 첨가에 의한 은의 확산 억제 효과를 검증한 실험 결과를 나타내는 설명도이다. 이 실험에서는, 첨가재가 첨가된 도체 페이스트를 사용한 LTCC 기판의 샘플 S01 ∼ S18 (결번 : S04, S16) 과, 첨가재가 첨가되어 있지 않은 도체 페이스트를 사용한 LTCC 기판의 샘플 T01 ∼ T03 에 대해, 세라믹 절연층 중으로의 은의 확산이 검증되었다. 각 샘플 S01 ∼ S18 (결번 : S04, S16), T01 ∼ T03 의 구체적인 제조 조건은 이하와 같다.
<그린 시트의 조성>
샘플 S01 ∼ S03, S05 ∼ S12, S18, T01, T03 에 대해서는, SiO2-B2O3-CaO 계의 유리와 알루미나 (Al2O3) 를 함유하는 그린 시트를 제조하였다. 또, 샘플 S13 ∼ S15, S17, T02 에 대해서는, SiO2-CaO-BaO-MgO 계의 유리와 알루미나 (Al2O3) 를 함유하는 그린 시트를 제조하였다.
<그린 시트의 제조 순서>
(1) 실리카 (SiO2) 나 알루미나 (Al2O3), 붕산 (H3BO3) 을 주성분으로 하는 붕산계 유리 분말과, 알루미나 분말을 체적비로 60 : 40, 총량으로 1 ㎏, 알루미나제 포트에 투입하였다.
(2) 당해 알루미나제 포트에, 추가로 아크릴 수지를 120 g 과, 용제인 메틸에틸케톤 (MEK) 과, 가소제인 프탈산디옥틸 (DOP) 을 원하는 슬러리 점도나 시트 강도를 확보할 수 있는 만큼의 양을 투입하였다.
(3) 상기 재료를 5 시간 혼합하여 세라믹 슬러리를 얻었다.
(4) 상기 세라믹 슬러리를 사용하여, 닥터 블레이드법에 의해, 두께 0.15 ㎜ 의 그린 시트를 제조하였다.
<도체 페이스트>
(1) 샘플 S01 ∼ S17 (결번 : S04, S16) 용의 도체 페이스트
이하의 무기 성분과, 바니시 성분과, 첨가재를 3 본롤 밀을 사용하여 혼련하여, 샘플 S01 ∼ S17 용의 도체 페이스트를 제조하였다.
·무기 성분 : 은 분말, 붕규산계 유리 분말
·바니시 성분 : 에틸셀룰로오스 수지, 터피네올 용제
·첨가재 : LaB6, SiB6, TiB2, TaB2, ZrSi2, TiSi2, WSi2, CrSi2, MoSi2, TaSi2 중 어느 하나
도체 페이스트의 무기 성분 중에 있어서의 첨가재의 함유율은, 샘플 S01 ∼ S03, S05 ∼ S10, S13 ∼ S15 용에 대해서는 15 체적% 로 하고, 샘플 S11, S17 용에 대해서는 9 체적% 로 하고, 샘플 S12 용에 대해서는 3 체적% 로 하였다. 또한, 표 중의 산화 온도는, TG-DTA 법에 의한 측정값이다.
(2) 샘플 S18 용의 도체 페이스트
무기 성분인 은 분말의 표면을, 첨가재인 SiB6 에 의해 코팅한 후에, 상기 무기 성분과, 바니시 성분을 3 본롤 밀을 사용하여 혼련하여 샘플 S18 용의 도체 페이스트를 제조하였다. 도체 페이스트 중에 있어서의 첨가재의 함유율은 15 체적% 로 하였다.
(3) 샘플 T01 ∼ T03 용의 도체 페이스트
샘플 T01, T02 용의 도체 페이스트는, 첨가재를 첨가하지 않았던 점 이외에는, 상기 샘플 S01 ∼ S17 (결번 : S04, S16) 용의 도체 페이스트와 동일한 방법으로 제조하였다. 샘플 T03 용의 도체는, 첨가재로서 금속 붕화물이나 금속 규화물이 아니라, SiO2 를 첨가한 점 이외에는, 상기 샘플 S01 ∼ S17 (결번 : S04, S16) 용의 도체 페이스트와 동일한 방법으로 제조하였다.
<미소성 적층체의 제조와 소성>
(1) 그린 시트에 비아를 형성하고, 도전 페이스트를 충전하여, 그린 시트의 표면에 도체 페이스트에 의해 배선 패턴을 형성하였다. 배선 패턴이 형성된 그린 시트를 적층하여 미소성 적층체를 제조하였다.
(2) 각 샘플 S01 ∼ S18 (결번 : S04, S16), T01 ∼ T03 의 미소성 적층체를 소성하였다. SiO2-B2O3-CaO 계의 그린 시트를 사용하고 있는 샘플 S01 ∼ S03, S05 ∼ S12, S18, T01, T03 에 대해서는, 소성 온도를 약 850 ℃ 로 하였다. 또, SiO2-CaO-BaO-MgO 계의 그린 시트를 사용하고 있는 샘플 S13 ∼ S15, S17, T02 에 대해서는, 소성 온도를 약 900 ℃ 로 하였다. 어느 샘플 S01 ∼ S18 (결번 : S04, S16), T01 ∼ T03 에 대해서도 소성 시간은 약 60 분으로 하였다.
도 4 를 참조하여, 도 3 의 표에 나타내고 있는 「은의 확산 거리」에 대해 설명한다. 도 4 의 (A) ∼ (G) 란에는 각각 LTCC 기판의 적층 방향에 평행한 단면에 있어서의 SEM 화상과, 당해 SEM 화상과 동일한 단면에 있어서 EPMA (Electron Probe Micro Analyzer) 에 의해 얻어진 화상이 상하로 나열되어 배치되어 있다. EPMA 에 의해 얻어진 화상 (이하, 간단히 「EPMA 화상」이라고도 부른다) 에는, 은의 농도 분포가 은의 농도의 레벨에 따른 색으로 나타나 있다. 도 4 의 (A) ∼ (F) 란에는 각각, 첨가재로서 SiB6, TiB2, ZrSi2, TiSi2, WSi2, CrSi2 를 첨가한 도체 페이스트를 사용하여 제조된 샘플 S02, S03, S05 ∼ S08 의 SEM 화상 및 EPMA 화상이 배치되어 있다. 도 4 의 (G) 란에는, 첨가재를 첨가하지 않은 도체 페이스트를 사용하여 제조된 샘플 T01 의 SEM 화상 및 EPMA 화상이 배치되어 있다. SEM 화상 및 EPMA 화상의 중앙에는, 은계 도체에 의해 구성되어 있는 내층 전극이 화상의 좌우 방향으로 연장되어 있다. 도 4 의 (G) 란에 나타내는 EPMA 화상에서는, 내층 전극으로부터 화상의 상하 방향에 있어서의 넓은 범위에 걸쳐서 내층 전극과 동일한 정도의 농도의 은이 확산되어 분포되어 있다. 본 발명의 발명자는, 각 샘플 S01 ∼ S18 (결번 : S04, S16), T01 ∼ T03 의 소정의 연마 단면에 있어서의 SEM 화상 및 EPMA 화상을 취득하였다. 그리고, EPMA 화상에 있어서, 내층 전극이 세라믹 절연층에 접하는 전극 계면에 있어서의 Ag 농도를 기준값으로 하여, 세라믹 절연층 중 Ag 농도가 기준값의 절반 이하가 되는 영역까지의 전극 계면으로부터의 거리를 5 개 지점에서 계측하고, 그 평균값을 「은의 확산 거리」로 하였다.
금속 규화물 또는 금속 붕화물의 첨가재가 첨가된 도체 페이스트를 사용하여 제조된 샘플 S01 ∼ S18 (결번 : S04, S16) 에서는, 모두 은의 확산 거리가 30 ㎛ 이하였다. 이에 반해, 금속 규화물 또는 금속 붕화물의 첨가재가 첨가된 도체 페이스트를 사용하지 않은 샘플 T01 ∼ T03 에서는, 은의 확산 거리가 30 ㎛ 보다 커졌다. 이 결과로부터, 도체 페이스트 중에 첨가된 금속 규화물 또는 금속 붕화물에 의해, 소성 중에 있어서의 도체 재료로부터의 은의 확산이 억제된 것을 알 수 있다.
그린 시트의 조성이 상이한 경우에도, 동일한 첨가재가 첨가되어 있으면, 은의 확산이 거의 동일하게 억제되었다 (샘플 S01 ∼ S03, S13 ∼ S15 및 샘플 S11, S17). 또, 첨가재는, 분말로서 도체 페이스트에 첨가된 경우에도, 은 분말의 코팅재로서 도체 페이스트에 첨가된 경우에도, 은의 확산이 높은 레벨로 억제된 것을 나타내는 결과가 얻어졌다 (샘플 S01, S18).
특히, 첨가재로서, LaB6, SiB6, TiB2, TaSi2, ZrSi2 를, 3 체적% 보다 큰 함유율로, 도체 페이스트에 첨가한 샘플 S01 ∼ S03, S05, S10 ∼ S15, S17, S18 에서는, 모두 은의 확산 거리가 5 ㎛ 보다 작은 값으로 억제되었다. 여기서, SiB6 을 첨가재로서 사용하는 경우에는, 소성 중의 산화 반응에 의해 발생하는 SiO2 가 세라믹 절연층 중에 잔류한다. 요컨대, 샘플 S02 와 같이, SiB6 을 첨가재로서 사용하는 경우에는, 세라믹 절연층에 함유되어 있는 것과 동일한 조성의 화합물이 잔류할 뿐으로, 세라믹 절연층 중에 있어서의 불순물의 혼입이 억제된다.
이상과 같이, 본 실시형태의 제조 공정 (도 2) 이면, 도체 페이스트 중에 첨가된 금속 붕화물 또는 금속 규화물에 의해, 소성 공정 중에 도체 재료 중으로부터 은이 확산되는 것이 억제된다. 따라서, 그 제조 공정에 의해 제조된 LTCC 기판 (10) 이면, 소성 공정 중에 있어서의 도체 재료 중으로부터의 은의 확산에서 기인하는 보이드의 발생이나 세라믹 기판의 열화 등의 여러 가지 문제의 발생이 억제된다.
B. 변형예 :
B1. 변형예 1 :
상기 실시형태에서는, 도체 페이스트에 첨가되는 첨가재로서, 일 종류의 금속 붕화물 또는 일 종류의 금속 규화물 중 어느 것이 첨가되어 있다. 이에 대하여, 도체 페이스트에는, 금속 붕화물과 금속 규화물의 양방이 첨가재로서 첨가되어도 된다. 또, 복수 종류의 첨가재로서 금속 붕화물이 조합되어 첨가되어도 되고, 복수 종류의 금속 규화물이 첨가재로서 조합되어 첨가되어도 된다. 혹은, 일 종류 또는 복수 종류의 금속 붕화물이 일 종류 또는 복수 종류의 금속 규화물과 조합되어 첨가재로서 첨가되어도 된다.
B2. 변형예 2 :
상기 실시형태에서는, LTCC 기판의 제조 공정에 있어서, 은계 도체 재료인 도체 페이스트에, 금속 붕화물 또는 금속 규화물 중 적어도 하나가 첨가재로서 첨가되어 있다. 이에 대하여, LTCC 기판 이외의 세라믹 기판의 제조 공정에 있어서, 은계 도체 재료에, 상기 첨가재가 첨가되어도 된다. 예를 들어, 소성 온도가 1000 ℃ 이상인 세라믹 기판의 제조 공정에 있어서 상기 첨가재가 첨가되어도 된다. 또, 금속 붕화물 또는 금속 규화물 중 적어도 하나가 첨가되어 있는 은계 도체 재료는 페이스트상이 아니어도 되며, 예를 들어, 분말상이어도 된다.
B3. 변형예 3 :
상기 실시형태에서는, 그린 시트의 제조에 있어서, 무기 필러로서 알루미나를 사용하고 있다. 이에 대하여, 그린 시트의 제조에 사용되는 무기 필러로는, 알루미나 이외의 재료가 사용되어도 된다. 무기 필러로는, 예를 들어, 멀라이트를 사용할 수 있다.
본 발명은, 상기 서술한 실시형태나 실시예, 변형예에 한정되는 것은 아니고, 그 취지를 일탈하지 않는 범위에 있어서 여러 가지 구성으로 실현할 수 있다. 예를 들어, 발명의 개요의 란에 기재한 각 형태 중의 기술적 특징에 대응하는 실시형태, 실시예, 변형예 중의 기술적 특징은, 상기 서술한 과제의 일부 또는 전부를 해결하기 위해서, 혹은, 상기 서술한 효과의 일부 또는 전부를 달성하기 위해서, 적절히 교체나, 조합을 실시할 수 있다. 또, 그 기술적 특징이 본 명세서 중에 필수적인 것으로서 설명되어 있지 않으면, 적절히 삭제할 수 있다.
10 : LTCC 기판
11 : 세라믹 절연층
12 : 비아 전극
13 : 내층 전극
14 : 외부 전극

Claims (7)

  1. 유리를 함유하는 세라믹 기판의 제조 방법에 있어서,
    미소성의 은계 도체 재료를 미소성의 세라믹층에 배치하여 소성하는 소성 공정을 구비하고,
    상기 미소성의 은계 도체 재료는, 금속 붕화물을 함유하고,
    상기 금속 붕화물은, 육붕화란탄, 육붕화규소, 이붕화탄탈 중 적어도 하나를 함유하고,
    상기 금속 붕화물의 산화 온도는 상기 소성 공정에 있어서의 소성 온도보다 낮은 것을 특징으로 하는, 제조 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 미소성의 은계 도체 재료는 상기 금속 붕화물을 함유하고,
    상기 미소성의 은계 도체 재료의 무기 성분 중에 있어서의 상기 금속 붕화물의 함유율은 3 체적% 보다 크고, 20 체적% 보다 작은, 제조 방법.
  4. 제 1 항에 있어서,
    상기 미소성의 은계 도체 재료는 은 분말을 함유하고,
    상기 금속 붕화물은, 상기 은계 도체 재료에 있어서, 상기 은 분말의 표면에 부착되어 있는, 제조 방법.
  5. 삭제
  6. 삭제
  7. 삭제
KR1020177019495A 2015-01-13 2016-01-08 세라믹 기판의 제조 방법, 세라믹 기판 및 은계 도체 재료 KR102028896B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015003819 2015-01-13
JPJP-P-2015-003819 2015-01-13
PCT/JP2016/000082 WO2016114121A1 (ja) 2015-01-13 2016-01-08 セラミック基板の製造方法、セラミック基板及び銀系導体材料

Publications (2)

Publication Number Publication Date
KR20170094432A KR20170094432A (ko) 2017-08-17
KR102028896B1 true KR102028896B1 (ko) 2019-10-07

Family

ID=56405670

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020177019498A KR102059318B1 (ko) 2015-01-13 2016-01-08 세라믹 기판
KR1020177019496A KR101994566B1 (ko) 2015-01-13 2016-01-08 세라믹 기판 및 그 제조 방법
KR1020177019497A KR102017401B1 (ko) 2015-01-13 2016-01-08 회로 기판 및 그 제조 방법
KR1020177019495A KR102028896B1 (ko) 2015-01-13 2016-01-08 세라믹 기판의 제조 방법, 세라믹 기판 및 은계 도체 재료

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR1020177019498A KR102059318B1 (ko) 2015-01-13 2016-01-08 세라믹 기판
KR1020177019496A KR101994566B1 (ko) 2015-01-13 2016-01-08 세라믹 기판 및 그 제조 방법
KR1020177019497A KR102017401B1 (ko) 2015-01-13 2016-01-08 회로 기판 및 그 제조 방법

Country Status (6)

Country Link
US (5) US20180014408A1 (ko)
EP (4) EP3247182A4 (ko)
JP (4) JP6553048B2 (ko)
KR (4) KR102059318B1 (ko)
CN (4) CN107113986B (ko)
WO (4) WO2016114119A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102059318B1 (ko) * 2015-01-13 2019-12-26 니뽄 도쿠슈 도교 가부시키가이샤 세라믹 기판
CN110255912A (zh) * 2019-07-03 2019-09-20 东北大学秦皇岛分校 一种微晶玻璃工艺品的制作方法
CN111312427B (zh) * 2020-04-17 2021-08-31 洛阳理工学院 一种用于低温共烧低介电常数介质陶瓷的多层布线用银浆
CN112225547B (zh) * 2020-10-19 2022-04-19 上海晶材新材料科技有限公司 Ltcc材料、基板及制备方法
CN112235959A (zh) * 2020-10-28 2021-01-15 上海读家电子科技有限公司 可加强铂钯银导体抗银迁移能力的陶瓷电路板制造方法
US20220367363A1 (en) * 2021-05-17 2022-11-17 Onano Industrial Corp. Ltcc electronic device unit structure
CN113690033A (zh) * 2021-07-23 2021-11-23 东莞市优琥电子科技有限公司 变压器和电源适配器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001278657A (ja) * 2000-01-24 2001-10-10 Ngk Spark Plug Co Ltd 低温焼成磁器組成物及びその製造方法並びにその低温焼成磁器組成物を用いた低温焼成配線基板
JP2007059390A (ja) * 2005-07-28 2007-03-08 E I Du Pont De Nemours & Co 基板上のltcc感光性テープの適用例で使用される導体組成物
WO2014026910A1 (en) * 2012-08-14 2014-02-20 Henkel Ag & Co. Kgaa Curable compositions comprising composite particles

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6029240B2 (ja) * 1977-12-02 1985-07-09 富士通株式会社 セラミック回路基板の製法
JPS5491790A (en) * 1977-12-29 1979-07-20 Junkosha Co Ltd Flat cable
US4279654A (en) * 1979-05-14 1981-07-21 The Foundation: The Research Institute For Special Inorganic Materials Process for production of crystallized glass and process for producing composite article using said crystallized glass
JPS61168564A (ja) * 1985-01-18 1986-07-30 株式会社日立製作所 セラミツク絶縁基板
US4639391A (en) * 1985-03-14 1987-01-27 Cts Corporation Thick film resistive paint and resistors made therefrom
DE3621667A1 (de) * 1985-06-29 1987-01-08 Toshiba Kawasaki Kk Mit einer mehrzahl von dickfilmen beschichtetes substrat, verfahren zu seiner herstellung und dieses enthaltende vorrichtung
US4777014A (en) * 1986-03-07 1988-10-11 Lanxide Technology Company, Lp Process for preparing self-supporting bodies and products made thereby
JPH0619926B2 (ja) 1987-11-11 1994-03-16 株式会社日立製作所 回路基板とその製法
DE3935471A1 (de) * 1989-10-25 1991-05-02 Hoechst Ag Keramische stoffzusammensetzung und ihre verwendung
JPH03233831A (ja) * 1990-02-07 1991-10-17 Dai Ichi Kogyo Seiyaku Co Ltd 6ホウ化ランタン含有ペースト
JPH0719964B2 (ja) * 1990-08-08 1995-03-06 日本電気株式会社 銀系配線セラミック基板
JPH04314394A (ja) * 1991-04-12 1992-11-05 Fujitsu Ltd ガラスセラミック回路基板とその製造方法
JPH0793228B2 (ja) * 1991-04-24 1995-10-09 太陽誘電株式会社 希土類入り銀導電ペーストおよびこれを用いた電子部品
JP2985503B2 (ja) * 1992-04-22 1999-12-06 株式会社村田製作所 導電ペースト組成物
JPH0595071U (ja) * 1992-05-28 1993-12-24 京セラ株式会社 厚膜回路基板
EP0575813B1 (en) * 1992-06-08 1996-12-27 NEC Corporation Multilayer glass ceramic substrate and process for producing the same
JP3448747B2 (ja) * 1992-08-25 2003-09-22 松下電器産業株式会社 多層セラミック基板の製造方法
DE4343934B4 (de) * 1992-12-22 2005-08-25 Denso Corp., Kariya Verfahren zum Erzeugen von Vielfach-Dickschichtsubstraten
JPH06204511A (ja) * 1993-01-07 1994-07-22 Dai Ichi Kogyo Seiyaku Co Ltd 半導体基板用電極ペースト
JPH06252524A (ja) * 1993-02-26 1994-09-09 Asahi Glass Co Ltd 導体付きセラミックス基板の製造方法
JPH07135394A (ja) 1993-11-09 1995-05-23 Ngk Spark Plug Co Ltd 厚膜コンデンサ付きセラミック配線基板及びその製造方法
US5474619A (en) * 1994-05-04 1995-12-12 The United States Of America As Represented By The Secretary Of Commerce Thin film high temperature silicide thermocouples
JPH08259331A (ja) * 1995-03-22 1996-10-08 Agency Of Ind Science & Technol 可塑成形用窒化ケイ素−水系組成物の調製法
JPH08298382A (ja) * 1995-04-26 1996-11-12 Tdk Corp セラミックス多層基板
JP3927250B2 (ja) * 1995-08-16 2007-06-06 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 窒化アルミニウム基板用厚膜導体ペースト組成物
JPH09246722A (ja) * 1996-03-08 1997-09-19 Sumitomo Metal Ind Ltd ガラスセラミックス多層配線基板とその製造方法
US5857253A (en) * 1996-03-20 1999-01-12 Ppg Industries, Inc. System and methods for forming bushing plates
JP4099837B2 (ja) * 1997-08-27 2008-06-11 株式会社村田製作所 低温焼成セラミック多層基板の製造方法
JPH11339560A (ja) 1998-05-29 1999-12-10 Murata Mfg Co Ltd 銀ペースト
DE60221973T2 (de) * 2001-03-09 2008-05-15 Datec Coating Corp., Mississauga Im sol-gel-verfahren hergestellte widerstands- und leitfähige beschichtung
JP3636123B2 (ja) * 2001-09-20 2005-04-06 株式会社村田製作所 積層セラミック電子部品の製造方法、および積層セラミック電子部品
JP2003268567A (ja) * 2002-03-19 2003-09-25 Hitachi Cable Ltd 導電材被覆耐食性金属材料
JP3988533B2 (ja) * 2002-05-23 2007-10-10 株式会社村田製作所 ガラスセラミック組成物、ガラスセラミック、およびセラミック多層基板
US7323805B2 (en) * 2004-01-28 2008-01-29 Kabushiki Kaisha Toshiba Piezoelectric thin film device and method for manufacturing the same
US7218506B2 (en) * 2004-03-31 2007-05-15 Tdk Corporation Electrolytic capacitor and method of manufacturing the same
JP2006073280A (ja) * 2004-08-31 2006-03-16 Ngk Spark Plug Co Ltd メタライズ組成物及びセラミック配線基板
JP4548050B2 (ja) * 2004-09-03 2010-09-22 株式会社村田製作所 セラミック多層基板
JP2006253600A (ja) 2005-03-14 2006-09-21 Ngk Spark Plug Co Ltd 配線基板の製造方法
KR100657321B1 (ko) * 2005-06-30 2006-12-14 삼성전자주식회사 인쇄데이터 관리방법 및 장치
TW200710882A (en) * 2005-07-28 2007-03-16 Du Pont Conductor composition for use in LTCC photosensitive tape on substrate applications
JP4797534B2 (ja) 2005-09-16 2011-10-19 Tdk株式会社 多層セラミックス基板
US7666328B2 (en) * 2005-11-22 2010-02-23 E. I. Du Pont De Nemours And Company Thick film conductor composition(s) and processing technology thereof for use in multilayer electronic circuits and devices
JP4867399B2 (ja) 2006-03-03 2012-02-01 旭硝子株式会社 導体ペーストおよびセラミック多層基板製造方法
JP4967388B2 (ja) * 2006-03-15 2012-07-04 パナソニック株式会社 セラミック積層デバイスの製造方法およびセラミック積層デバイス
KR100956219B1 (ko) * 2008-02-25 2010-05-04 삼성전기주식회사 확산 방지층을 갖는 저온동시소성 세라믹 기판 및 그 제조방법
TW201130093A (en) * 2010-02-19 2011-09-01 Asahi Glass Co Ltd Substrate for mounting element, and method for manufacturing the substrate
JP5488282B2 (ja) 2010-07-13 2014-05-14 昭栄化学工業株式会社 導電性ペースト
JP5949770B2 (ja) * 2011-08-09 2016-07-13 旭硝子株式会社 ガラスセラミックス体、発光素子搭載用基板、および発光装置
JP2013153051A (ja) * 2012-01-25 2013-08-08 Tokuyama Corp メタライズドセラミックスビア基板及びその製造方法
JP2014179473A (ja) 2013-03-15 2014-09-25 Ngk Spark Plug Co Ltd セラミック基板の製造方法および導体材料
KR102059318B1 (ko) * 2015-01-13 2019-12-26 니뽄 도쿠슈 도교 가부시키가이샤 세라믹 기판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001278657A (ja) * 2000-01-24 2001-10-10 Ngk Spark Plug Co Ltd 低温焼成磁器組成物及びその製造方法並びにその低温焼成磁器組成物を用いた低温焼成配線基板
JP2007059390A (ja) * 2005-07-28 2007-03-08 E I Du Pont De Nemours & Co 基板上のltcc感光性テープの適用例で使用される導体組成物
WO2014026910A1 (en) * 2012-08-14 2014-02-20 Henkel Ag & Co. Kgaa Curable compositions comprising composite particles

Also Published As

Publication number Publication date
US10524365B2 (en) 2019-12-31
KR101994566B1 (ko) 2019-06-28
CN107113986B (zh) 2019-11-19
EP3247180A1 (en) 2017-11-22
JP6261746B2 (ja) 2018-01-17
WO2016114119A1 (ja) 2016-07-21
WO2016114120A1 (ja) 2016-07-21
JPWO2016114118A1 (ja) 2017-04-27
CN107113969A (zh) 2017-08-29
EP3247184A1 (en) 2017-11-22
WO2016114118A1 (ja) 2016-07-21
JP6309632B2 (ja) 2018-04-11
KR20170094433A (ko) 2017-08-17
EP3247181A4 (en) 2018-08-29
JPWO2016114121A1 (ja) 2017-04-27
CN107113976B (zh) 2019-07-23
KR102017401B1 (ko) 2019-09-02
US20180324957A1 (en) 2018-11-08
EP3247180A4 (en) 2018-08-29
EP3247182A1 (en) 2017-11-22
EP3247182A4 (en) 2018-09-05
US10375837B2 (en) 2019-08-06
KR102059318B1 (ko) 2019-12-26
JP6309631B2 (ja) 2018-04-11
KR20170094432A (ko) 2017-08-17
CN107211535B (zh) 2019-08-16
JPWO2016114119A1 (ja) 2017-04-27
CN107113986A (zh) 2017-08-29
EP3247181A1 (en) 2017-11-22
US20180035537A1 (en) 2018-02-01
JPWO2016114120A1 (ja) 2017-04-27
US20180035549A1 (en) 2018-02-01
CN107211535A (zh) 2017-09-26
US20180027653A1 (en) 2018-01-25
CN107113969B (zh) 2019-06-25
US10785879B2 (en) 2020-09-22
EP3247184A4 (en) 2018-08-29
CN107113976A (zh) 2017-08-29
US20180014408A1 (en) 2018-01-11
KR20170097117A (ko) 2017-08-25
WO2016114121A1 (ja) 2016-07-21
JP6553048B2 (ja) 2019-07-31
KR20170097118A (ko) 2017-08-25

Similar Documents

Publication Publication Date Title
KR102028896B1 (ko) 세라믹 기판의 제조 방법, 세라믹 기판 및 은계 도체 재료
US5015314A (en) Method for production of ceramic circuit board
JPH025315B2 (ko)
JP2014179473A (ja) セラミック基板の製造方法および導体材料
JP7497274B2 (ja) セラミック配線基板およびセラミック配線基板の製造方法
JP2022076097A (ja) セラミック配線基板およびセラミック配線基板の製造方法
JPH0669651A (ja) セラミックス回路基板の製造方法
JP2000353877A (ja) 多層回路基板及びその製造方法
JP2001185855A (ja) 多層配線基板
JPH1075031A (ja) セラミック回路基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant