JP7497274B2 - セラミック配線基板およびセラミック配線基板の製造方法 - Google Patents

セラミック配線基板およびセラミック配線基板の製造方法 Download PDF

Info

Publication number
JP7497274B2
JP7497274B2 JP2020186347A JP2020186347A JP7497274B2 JP 7497274 B2 JP7497274 B2 JP 7497274B2 JP 2020186347 A JP2020186347 A JP 2020186347A JP 2020186347 A JP2020186347 A JP 2020186347A JP 7497274 B2 JP7497274 B2 JP 7497274B2
Authority
JP
Japan
Prior art keywords
glass
resistor
ceramic
ceramic wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020186347A
Other languages
English (en)
Other versions
JP2022076098A (ja
Inventor
正樹 沓名
晃 清家
延隆 敷根
真史 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2020186347A priority Critical patent/JP7497274B2/ja
Publication of JP2022076098A publication Critical patent/JP2022076098A/ja
Application granted granted Critical
Publication of JP7497274B2 publication Critical patent/JP7497274B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、セラミック配線基板およびセラミック配線基板の製造方法に関する。
ガラスセラミックスからなる絶縁層と、絶縁層間に形成された内部導体と、内部導体に接続された抵抗体を備える抵抗体内蔵多層ガラスセラミック基板(以降「セラミック配線基板」とも呼ぶ)が知られている(例えば、特許文献1参照)。特許文献1に記載されたセラミック配線基板では、抵抗体に含まれるガラス粉末のガラス軟化点は、絶縁層に用いられるガラス粉末のガラス軟化点から110℃を引いた温度以上、かつ、絶縁層に用いられるガラス粉末のガラス軟化点から70℃を加えた温度以下である。
特許第6113664号公報
ここで、絶縁層間に抵抗体が内蔵されたセラミック配線基板を製造する場合には、一般に、絶縁層を形成するためのグリーンシートと、抵抗体とを同時に焼成する。この場合に、グリーンシートに含まれるガラスと、抵抗体に含まれるガラスとが混ざり合う場合があった。これらのガラスが混ざり合うと、焼成条件における時間や温度の変化によって抵抗体内部のガラス量が変化し、抵抗体の特性、主に耐電圧特性に影響が出るおそれがある。したがって、このような抵抗体の特性の悪化を抑制したいという要望があった。この点、特許文献1に記載された技術において考慮されている「ガラス軟化点」は、ガラスが流動し始めるタイミングを指すものであり、このガラス軟化点のみをもって、グリーンシートに含まれるガラスと、抵抗体に含まれるガラスとの混合を抑制することは容易でない。
本発明は、上述した課題を解決するためになされたものであり、セラミック配線基板において、抵抗体の耐電圧特性の悪化を抑制することを目的とする。
本発明は、上述の課題を解決するためになされたものであり、以下の形態として実現できる。
(1)本発明の一形態によれば、第1ガラスを含むセラミック基板に、導電性材料と第2ガラスとを含む抵抗体が形成されたセラミック配線基板が提供される。このセラミック配線基板において、前記セラミック基板中の前記第1ガラスの組織と、前記抵抗体中の前記第2ガラスの組織とが異なり、さらに、前記第1ガラスの軟化点Tsaと前記第2ガラスの結晶化温度Tcbとが、下記の式(1)を満たす。
Tsa>Tcb ・・(1)
この構成のセラミック配線基板の製造時に、セラミック基板に含まれる第1ガラスの成分が軟化点Tsaに達する前に、抵抗体に含まれる第2ガラスの成分が結晶化温度Tcbに達する。これにより、セラミック配線基板の焼成時間が長くなっても、セラミック基板に含まれる第1ガラスの成分が軟化する前に、抵抗体に含まれる第2ガラスの成分が結晶化する。そのため、セラミック基板に含まれる第1ガラスの成分と、抵抗体に含まれる第2ガラスの成分とが混ざり合うことを抑制できる。この結果、焼成時間の長短による抵抗体の抵抗値のバラツキが抑制され、緻密な抵抗体が得られるため、抵抗体の特性を悪化せずに済む。
(2)上記態様のセラミック配線基板において、前記第1ガラスは、ディオプサイドを含んでいてもよい。
この構成によれば、セラミック基板は、急激な温度変化に対する耐性を有する。
(3)上記態様のセラミック配線基板において、前記抵抗体は、前記基板に内蔵されていてもよい。
この構成によれば、抵抗体がセラミック基板に内蔵されているため、セラミック基板の表面に実装する抵抗体の量を減らすことができる。
なお、本発明は、種々の態様で実現することが可能であり、例えば、セラミック配線基板、抵抗体材料内蔵配線基板、配線基板、セラミック配線基板の製造方法、およびこれらを備えるシステム等の形態で実現することができる。
本発明の実施形態のセラミック配線基板を備える複合積層焼結体の概略断面図である。 セラミック配線基板を備える複合積層焼結体の製造方法のフローチャートである。 一次積層体の概略断面図である。 貫通穴が形成された第1グリーンシートの概略断面図である。 積層される前の複合シート積層体の概略断面図である。 実施例および比較例のセラミック配線基板の評価についての説明図である。
<実施形態>
・セラミック配線基板の構成
図1は、本発明の実施形態のセラミック配線基板10を備える複合積層焼結体100の概略断面図である。複合積層焼結体100は、複数のセラミックを主成分とする層が厚さ方向に積層された焼結体である。図1に示されるように、本実施形態の複合積層焼結体100は、1層のセラミック配線基板10と、セラミック配線基板10の両面に積層された外側セラミック基板20,30と、を備えている。
本実施形態のセラミック配線基板10は、ガラスを含む低温焼成積層セラミックス基板(LTCC:Low Temperature Co-fired Ceramics)である。セラミック配線基板10は、セラミックとガラスとを含む内側セラミック基板(セラミック基板)1,2に、導電性材料の粉末であるRuO2とガラスとを含む抵抗体3が形成された基板である。なお、以降では、内側セラミック基板1,2に含まれるガラスを第1ガラスGL1と呼び、抵抗体3に含まれるガラスを第2ガラスGL2と呼ぶ。
図1に示されるように、セラミック配線基板10は、厚さ方向(Z軸方向)に積層された内側セラミック基板1,2と、2つの内側セラミック基板1,2間に形成されている内層電極4,5と、一部の内層電極4,5に接するように形成されている抵抗体3と、を備えている。本実施形態の内側セラミック基板1,2は、第1ガラスGL1としてのSiO2,CaO,BaO,MgOなどを含むホウケイ酸系ガラスと、セラミックとしてのAl23(アルミナ)と、により形成されている。
内側セラミック基板1,2は、結晶化しており、ディオプサイドを含んでいる。本実施形態の第1ガラスGL1の軟化点Tsaは、摂氏863度(℃)である。第1ガラスGL1の軟化点Tsaは、第1ガラスGL1に含まれるSiO2などの割合により制御される。
内層電極4,5は、Agと、ホウケイ酸系ガラスと、により形成されている。本実施形態の抵抗体3は、図1に示されるように、内側セラミック基板2に内蔵されている。抵抗体3は、第2ガラスGL2の成分としてのRuO2と、第2ガラスGL2としてのホウケイ酸系ガラスと、により形成されている。本実施形態の第2ガラスGL2の結晶化温度Tcbは、790℃である。なお、本実施形態では、第1ガラスGL1に含まれるSiO2などの割合と、第2ガラスGL2に含まれるSiO2などの割合とが異なる。すなわち、第1ガラスGL1の組成と、第2ガラスGL2の組成とは異なる。
上記に示されるように、本実施形態における内側セラミック基板1,2の第1ガラスGL1軟化点Tsaと、抵抗体3の第2ガラスGL2結晶化温度Tcbとには、下記(1)の関係が満たされている。
Tsa>Tcb・・・(1)
図1に示されるように、外側セラミック基板20,30は、セラミック配線基板10の内側セラミック基板1,2の外側の各面に積層されている。外側セラミック基板20,30は、セラミックであるAl23(アルミナ)を主成分として形成されている。
・セラミック配線基板を備える複合積層焼結体の製造方法
図2は、セラミック配線基板10を備える複合積層焼結体100の製造方法のフローチャートである。図2に示される複合積層焼結体100の製造フローでは、初めに、内側セラミック基板1,2、外側セラミック基板20,30、内層電極4,5、および抵抗体3の各材料が準備される(ステップS1)。
焼結前の内側セラミック基板1,2の第1グリーンシートの材料として、平均粒径が2.0μmのSiO2,CaO,BaO,MgOなどを含むホウケイ酸ガラス粉末と、平均粒径が2.5μmのAl23(アルミナ)とが準備される。焼結前の外側セラミック基板20,30の第2グリーンシートの材料として、平均粒径が2.5μmのAl23(アルミナ)が準備される。焼結前の内層電極4,5の内層電極ペーストの材料として、平均粒径が2.0μmのAg粉末と、平均粒径が2.0μmのガラス粉末とが準備される。焼結前の抵抗体3の抵抗体ペーストの材料として、RuO2粉末と、ガラス粉末とが準備される。なお、各材料として準備されるガラス粉末は焼結後の各部材の組成を制御するために、ガラス粉末に含まれる分量や成分の割合が適宜選択される。
次に、準備された各部材の材料に、バインダーおよび溶剤が加えられて撹拌されたスラリーとペースト材が作製される(ステップS2)。第1グリーンシートのスラリーは、ホウケイ酸ガラス粉末とアルミナ粉末とを質量比3:2で混合された総量800gに、バインダー成分としてのアクリル系バインダーを80gと、溶剤としてのMEK(メチルエチルケトン)およびトルエンと、可塑剤としてのDOP(ジ・オクチル・フタレート)と、を混合して作製される。この混合物がアルミナ製のポットに投入されて5時間混合されると、セラミックススラリーが得られる。なお、混合物に加えられる溶剤および可塑剤の量は、スラリー粘度およびシート強度を持たせるために必要な量が選択される。
第2グリーンシートのスラリーは、アルミナ粉末1000gに、アクリル系バインダーを120gと、溶剤としてのMEKおよびトルエンと、可塑剤としてのDOPと、を混合して作製される。この混合物がアルミナ製のポットに投入されて3時間混合されると、スラリーが得られる。
内層電極ペーストは、Ag粉末とガラス粉末とが体積比80:20で混合された混合粉末に、ワニス成分としてのエチルセルロース樹脂と、ブチルカルビトール溶剤とが加えられて作製される。この混合物が3本ロールミルにより混練されると、内層電極ペーストが作製される。
抵抗体ペーストは、RuO2粉末とガラス粉末とを体積比80:20で混合された混合粉末に、ワニス成分としてのエチルセルロース樹脂(2~8wt%)と、ブチルカルビトール溶剤(25~35wt%)と、添加剤(0~3wt%)と、が加えられて作製される。この混合物が3本ロールミルにより混練されると、抵抗体ペーストが作製される。
次に、作製された第1グリーンシートおよび第2グリーンシートの元となるスラリーが、成膜される(ステップS3)。第1グリーンシートの元となるスラリーは、ドクターブレード法により、厚み0.20mmに成膜される。第2グリーンシートの元となるスラリーは、ドクターブレード法により、厚み0.50mmに成膜される。
成膜後に、所定の寸法にカットされた第1グリーンシートおよび第2グリーンシートが作製される(ステップS4)。作製された第1グリーンシートの表面に、接続用の内部導体用電極パターンとしての内層電極ペーストが印刷により形成される(ステップS5)。内層電極ペーストが印刷された第1グリーンシートは乾燥させられた後に、第1グリーンシートの所定位置に抵抗体ペーストが印刷により形成され(ステップS6)、一次積層体11が作製される。
図3は、一次積層体11の概略断面図である。図3に示されるように、第1グリーンシート(グリーンシート)SH1の表面に、内層電極ペーストP4,P5が印刷された後、抵抗体ペーストP3が印刷されている。本実施形態の抵抗体ペーストP3は、1.0mm×1.2mmの印刷パターンにより、内部導体用電極パターンと重なるように印刷される。
内層電極ペーストP4,P5および抵抗体ペーストP3が印刷された第1グリーンシートSH1とは別の第1グリーンシートに対して、マイコンパンチングにより厚さ方向に貫通するφ1.0mmの貫通穴が形成される(図2のステップS7)。
図4は、貫通穴H1が形成された第1グリーンシート(グリーンシート)SH2の概略断面図である。図4には、貫通穴H1が形成された第1グリーンシートSH2に加えて、後で第1グリーンシートSH2に積層される一次積層体11も示されている。貫通穴H1は、一次積層体11と、貫通穴H1が形成された第1グリーンシートSH2とが積層された場合に、2つの第1グリーンシートSH1,SH2間に形成される内層電極4,5に接続可能にするための穴である。
一次積層体11と、貫通穴H1が形成された第1グリーンシートSH2とが積層された多層体の両側に第2グリーンシートが積層されて、図1に示されるような複合シート積層体が作製される(図2のステップS8)。
図5は、積層される前の複合シート積層体の概略断面図である。図5に示されるように、一次積層体11と、一次積層体11の上側に配置された第1グリーンシートSH2と、第1グリーンシートSH2の上側に配置された第2グリーンシートSH30と、一次積層体11の下側に配置された第2グリーンシートSH20と、が積層されることにより、複合シート積層体が作製される。
作製された複合シート積層体が900℃にて1時間(1h)焼成されて(図2のステップS9)、複合積層焼結体100が生成される。焼成工程では、第1グリーンシートSH1,SH2と、抵抗体ペーストP3とは同時焼成されている。複合積層焼結体100が生成されると、複合積層焼結体100の製造フローが終了する。
・セラミック配線基板の評価
図6は、実施例および比較例のセラミック配線基板の評価についての説明図である。図6には、上記実施形態のセラミック配線基板10としての実施例と、第2ガラスGL2の組成を調整することにより結晶化温度Tcbを変化させた比較例の配線基板とのESD(Electro-Statics Discharge)特性値(%)の評価結果が示されている。本実施形態の評価では、図2の製造方法の焼成工程において900℃で1h焼成された場合のESD特性と、900℃で3時間(3h)焼成された場合のESD特性とにおけるバラツキが評価された。ESD特性の測定には、ノイズ研究所製のESS-100Lの装置を用いた。測定では、2kVの電圧を5パルス印加し、電圧の印加前後抵抗値を測定し、測定値の変化率をESD特性値とした。なお、図6に示されるガラス組成は、実施例および比較例の第2ガラスGL2に含まれる元素である。
実施例および比較例は、図2のセラミック配線基板10の製造方法を用いて、ガラス組成を制御することにより結晶化温度Tcbを変化させたサンプルである。実施例のサンプルは、第2ガラスGL2の結晶化温度Tcbが第1ガラスGL1の軟化点Tsaよりも小さくなるように作製されている。比較例のサンプルは、第2ガラスGL2の結晶化温度Tcbが第1ガラスGL1の軟化点Tsaよりも高くなるように作製されている。なお、各サンプルの結晶化温度Tcbおよび第1ガラスGL1の軟化点Tsaは、示差熱分析(DTA)により測定された。示差熱分析は、Ptパン(φ5mm×5mmt)に各サンプルのガラス試料を40mg充填させ、大気中で1000℃まで昇温速度5℃/minの条件で行った。示差熱分析によって得られた曲線において、第2吸熱部の吸熱ピーク温度を「軟化点Tsa」、第2吸熱ピークよりも高温で発現する発熱部のピーク温度を「結晶化温度Tcb」として測定した。
例えば、図6に示されるように、実施例の結晶化温度Tcbは、790℃であり、第1ガラスGL1の軟化点Tsaの863℃よりも低い。一方で、比較例の結晶化温度Tcbは、914℃であり、第1ガラスGL1の軟化点Tsaの863℃よりも高い。
図6に示されるように、実施例の第2ガラスGL2を含むセラミック配線基板10では、焼成時間にかかわらずにいずれのESD特性の測定値が0.0である。すなわち、実施例のESD特性は、焼成時間に影響されずに測定値のバラツキが小さい。一方で、比較例の第2ガラスGL2を含むセラミック配線基板のESD特性の測定値は、焼成時間が1hである場合に-7.2であり、焼成時間が3時間である場合に-1.3である。すなわち、比較例のESD特性は、焼成時間に影響されて測定値のバラツキが大きくなる。
以上説明したように、本実施形態のセラミック配線基板10では、内側セラミック基板1,2に含まれる第1ガラスGL1の組成と、抵抗体3に含まれる第2ガラスGL2の組成とが異なる。また、図6に示されるように、第1ガラスGL1の軟化点Tsaと、実施例の結晶化温度Tcbとには、上記式(1)で示されるTsa>Tcbの大小関係が満たされている。そのため、本実施形態のセラミック配線基板10の製造時に、内側セラミック基板1,2に含まれる第1ガラスGL1の成分が軟化点Tsaに達する前に、抵抗体3に含まれる第2ガラスGL2の成分が結晶化温度Tcbに達する。これにより、セラミック配線基板10の焼成時間が長くなっても、内側セラミック基板1,2に含まれる第1ガラスGL1の成分が軟化する前に、抵抗体3に含まれる第2ガラスGL2の成分が結晶化する。そのため、内側セラミック基板1,2に含まれる第1ガラスGL1の成分と、抵抗体3に含まれる第2ガラスGL2の成分とが混ざり合うことを抑制できる。この結果、焼成時間の長短による抵抗体3の抵抗値のバラツキが抑制され、緻密な抵抗体3が得られるため、抵抗体3の特性を悪化せずに済む。
また、本実施形態の内側セラミック基板1,2に含まれる第1ガラスGL1は、ディオプサイドを含んでいる。そのため、本実施形態の内側セラミック基板1,2は、急激な温度変化に対する耐性を有する。
また、本実施形態の抵抗体3は、図1に示されるように、内側セラミック基板2に内蔵されている。そのため、内側セラミック基板2の表面に実装する抵抗体の量を減らすことができる。
<本実施形態の変形例>
本発明は上記の実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
上記実施形態および実施例は、セラミック配線基板10の一例であり、セラミック配線基板10が備える構成および成分等については種々変形可能である。例えば、第1ガラスGL1のガラス組成は、上記式(1)の関係を満たす範囲で変更可能であり、例えば、Mg等を含んでいなくてもよいし、第1ガラスGL1と同じ元素を異なる量で含んでいてもよい。また、セラミック配線基板10は、ディオプサイドを含んでいなくてもよい。
他の実施形態の複合積層焼結体100は、複数のセラミック配線基板が積層されていてもよい。例えば、上記実施形態の複数のセラミック配線基板10が積層された積層体の両面を、第2グリーンシートSH20,SH30で挟み込んだ複合積層焼結体であってもよい。抵抗体3が含む導電性材料は、RuO2以外であってもよく、周知の導電性を有する粉末を採用できる。
以上、実施形態、変形例に基づき本態様について説明してきたが、上記した態様の実施の形態は、本態様の理解を容易にするためのものであり、本態様を限定するものではない。本態様は、その趣旨並びに特許請求の範囲を逸脱することなく、変更、改良され得ると共に、本態様にはその等価物が含まれる。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することができる。
1,2…内側セラミック基板(セラミック基板)
3…抵抗体
4…内層電極
10…セラミック配線基板
11…一次積層体
20,30…外側セラミック基板
100…複合積層焼結体
GL1…第1ガラス
GL2…第2ガラス
H1…貫通穴
P3…抵抗体ペースト
P4…内層電極ペースト
SH1,SH2…第1グリーンシート(グリーンシート)
SH20,SH30…第2グリーンシート
Tcb…第2ガラスGL2の結晶化温度
Tsa…第1ガラスGL1の軟化点

Claims (4)

  1. 第1ガラスを含むセラミック基板に、導電性材料と第2ガラスとを含む抵抗体が形成されたセラミック配線基板において、
    前記セラミック基板中の前記第1ガラスの組成と、前記抵抗体中の前記第2ガラスの組成とが異なり、
    さらに、前記第1ガラスの軟化点Tsaと前記第2ガラスの結晶化温度Tcbとが、下記の式(1)を満たすことを特徴とするセラミック配線基板。
    Tsa>Tcb ・・(1)
  2. 請求項1に記載のセラミック配線基板において、
    前記第1ガラスは、ディオプサイドを含むことを特徴とする、セラミック配線基板。
  3. 請求項1または請求項2に記載のセラミック配線基板において、
    前記抵抗体は、前記セラミック基板に内蔵されていることを特徴とする、セラミック配線基板。
  4. セラミックと第1ガラスとを含むグリーンシートの表面に、導電性材料と第2ガラスとを含む抵抗体ペーストを用いて抵抗体パターンを形成し、前記グリーンシートと前記抵抗体パターンとを同時焼成して、抵抗体を備えたセラミック配線基板を製造するセラミック配線基板の製造方法において、
    前記グリーンシート中の前記第1ガラスの組織と、前記抵抗体ペースト中の前記第2ガラスの組織とが異なり、
    さらに、前記第1ガラスの軟化点Tsaと前記第2ガラスの結晶化温度Tcbとが、下記の式(1)を満たすことを特徴とするセラミック配線基板の製造方法。
    Tsa>Tcb ・・(1)
JP2020186347A 2020-11-09 2020-11-09 セラミック配線基板およびセラミック配線基板の製造方法 Active JP7497274B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020186347A JP7497274B2 (ja) 2020-11-09 2020-11-09 セラミック配線基板およびセラミック配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020186347A JP7497274B2 (ja) 2020-11-09 2020-11-09 セラミック配線基板およびセラミック配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2022076098A JP2022076098A (ja) 2022-05-19
JP7497274B2 true JP7497274B2 (ja) 2024-06-10

Family

ID=81606692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020186347A Active JP7497274B2 (ja) 2020-11-09 2020-11-09 セラミック配線基板およびセラミック配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP7497274B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013088957A1 (ja) 2011-12-16 2013-06-20 Tdk株式会社 抵抗体内蔵多層ガラスセラミック基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013088957A1 (ja) 2011-12-16 2013-06-20 Tdk株式会社 抵抗体内蔵多層ガラスセラミック基板

Also Published As

Publication number Publication date
JP2022076098A (ja) 2022-05-19

Similar Documents

Publication Publication Date Title
JP4495409B2 (ja) テープ組成物および低温共焼成セラミックの拘束焼結方法
JPH0411495B2 (ja)
JP6079899B2 (ja) 積層セラミック電子部品
JP2006165585A (ja) セラミック多層プリント回路基板
JP6309632B2 (ja) セラミック基板の製造方法及びセラミック基板
JP5796602B2 (ja) セラミック電子部品およびその製造方法
JPWO2016185921A1 (ja) 低温焼結セラミック材料、セラミック焼結体およびセラミック電子部品
JP2004214573A (ja) セラミック多層基板の製造方法
JP7497274B2 (ja) セラミック配線基板およびセラミック配線基板の製造方法
JP7550025B2 (ja) セラミック配線基板およびセラミック配線基板の製造方法
JPWO2010084813A1 (ja) 積層型セラミック電子部品およびその製造方法
JP2022152136A (ja) 通信衛星用のセラミック配線基板
JP2000034136A (ja) ガラスセラミック焼結体とその製造方法、およびこの焼結体を用いたガラスセラミック配線基板とその製造方法
CN100590754C (zh) 电阻体膏剂、电阻体、及使用了所述电阻体的电路基板
JP2989936B2 (ja) ガラスフリット、抵抗体ペーストおよび配線基板
JP2008186909A (ja) セラミック多層基板
JPH034594A (ja) コンデンサー内蔵複合回路基板
JP6693836B2 (ja) セラミック配線基板及びセラミック配線基板の製造方法
JPH0260236B2 (ja)
JP2004281924A (ja) セラミック多層基板
JP2009181987A (ja) セラミック多層基板の製造方法
JPH0686327B2 (ja) セラミツク基板用組成物
JP2008085035A (ja) 多層配線基板
JP3097878B2 (ja) 多層回路基板
JP4462695B2 (ja) セラミック回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240529

R150 Certificate of patent or registration of utility model

Ref document number: 7497274

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150