JPWO2010084813A1 - 積層型セラミック電子部品およびその製造方法 - Google Patents

積層型セラミック電子部品およびその製造方法 Download PDF

Info

Publication number
JPWO2010084813A1
JPWO2010084813A1 JP2010547469A JP2010547469A JPWO2010084813A1 JP WO2010084813 A1 JPWO2010084813 A1 JP WO2010084813A1 JP 2010547469 A JP2010547469 A JP 2010547469A JP 2010547469 A JP2010547469 A JP 2010547469A JP WO2010084813 A1 JPWO2010084813 A1 JP WO2010084813A1
Authority
JP
Japan
Prior art keywords
ceramic
unfired
layer
glass
overcoat layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010547469A
Other languages
English (en)
Other versions
JP5071559B2 (ja
Inventor
裕一 飯田
裕一 飯田
裕介 大塚
裕介 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010547469A priority Critical patent/JP5071559B2/ja
Publication of JPWO2010084813A1 publication Critical patent/JPWO2010084813A1/ja
Application granted granted Critical
Publication of JP5071559B2 publication Critical patent/JP5071559B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00Layered products essentially comprising ceramics, e.g. refractory products
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/96Properties of ceramic products, e.g. mechanical properties such as strength, toughness, wear resistance
    • C04B2235/9607Thermal properties, e.g. thermal expansion coefficient
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32Ceramic
    • C04B2237/34Oxidic
    • C04B2237/343Alumina or aluminates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/56Using constraining layers before or during sintering
    • C04B2237/562Using constraining layers before or during sintering made of alumina or aluminates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/62Forming laminates or joined articles comprising holes, channels or other types of openings
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/68Forming laminates or joining articles wherein at least one substrate contains at least two different parts of macro-size, e.g. one ceramic substrate layer containing an embedded conductor or electrode
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/017Glass ceramic coating, e.g. formed on inorganic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

厚膜抵抗体およびオーバーコート層を有する積層型セラミック電子部品を製造するにあたり、各々未焼成のセラミック積層体、厚膜抵抗体およびオーバーコート層が一体的に焼結するように、未焼成の複合積層体を焼成する方法を採用しても、デラミネーション等の不具合が生じず、レーザートリミング後に厚膜抵抗体にクラックが発生しないようにする。未焼成のオーバーコート層(15)を、未焼成のセラミック層(12)に含まれるガラスとその構成成分および組成割合が実質的に同じガラスとセラミックとを含むガラスセラミック材料で構成する。焼成後のセラミック層の熱膨張係数よりも小さな熱膨張係数を持つ結晶相の割合が、セラミック層のそれよりもオーバーコート層のそれが多くなるように、未焼成のセラミック層(12)および未焼成のオーバーコート層(15)をそれぞれ構成する各ガラスセラミック材料を調整する。

Description

この発明は、積層型セラミック電子部品およびその製造方法に関するもので、特に、多層セラミック基板を備えるとともに、この多層セラミック基板の一方主面上に厚膜抵抗体、さらにその上にオーバーコート層が形成された、積層型セラミック電子部品およびその製造方法に関するものである。
セラミック基板の表面に厚膜からなる抵抗体が形成される場合、この抵抗体の保護や耐候性の向上を目的として、抵抗体をガラス系材料でオーバーコートすることが行なわれている。オーバーコートされた抵抗体は、レーザートリミング等の手法を用いて抵抗値が微調整されるが、レーザートリミングの際に極めて大きな熱衝撃が加わるため、レーザートリミング後に、抵抗体にクラックが生じることがある。抵抗体にクラックが生じると、抵抗値を安定に維持することが困難となる。
この問題を解決し得る技術が、たとえば特開平8−250623号公報(特許文献1)および特開2001−322831号公報(特許文献2)に記載されている。
特許文献1では、焼成されたセラミック基板の表面に抵抗体、さらにその上にオーバーコートガラスを塗布し、これら抵抗体およびオーバーコートガラスを同時焼成する、各工程を備える、セラミック基板の製造方法において、抵抗体の熱膨張係数をオーバーコートガラスの熱膨張係数以上とすることによって、レーザートリミングの際の熱衝撃が原因のクラックが抵抗体に生じないようにしている。
特許文献2では、特許文献1の場合と実質的に同様のセラミック基板の製造方法において、オーバーコートガラスの熱膨張係数をセラミック基板の熱膨張係数よりも小さくすることによって、レーザートリミングの際の熱衝撃が原因のクラックが抵抗体に生じないようにしている。
抵抗体およびオーバーコートガラスは、上記特許文献1および2に記載のように、焼成されたセラミック基板の表面に順次塗布し、焼成するといったポストファイアプロセスにより形成されるのが一般的である。しかしながら、ポストファイアプロセスが採用されると、焼成回数が増え、また、ファインパターンの形成が困難であるといった課題に遭遇する。
焼成回数の削減を図るためには、抵抗体およびオーバーコートガラスをセラミック基板と同時焼成すればよい。しかしながら、この場合、セラミック基板材料とオーバーコート材料との間で焼成時の挙動が大きく異なると、デラミネーションや基板の反り等の不具合が生じやすくなるといったことを考慮しなければならない。
焼成回数の削減を図るため、抵抗体およびオーバーコートガラスをセラミック基板と同時焼成することが、たとえば特開2005−039164号公報(特許文献3)および特開2005−174953号公報(特許文献4)に記載されている。
特許文献3では、複数枚のガラスセラミックグリーンシートを積層した未焼成のセラミック積層体の一方主面上に、導体、抵抗体およびオーバーコートガラスを形成し、さらに、セラミック積層体の両主面上に、未焼成のセラミック積層体が焼結する温度では実質的に焼結しないセラミック材料を主成分とする拘束層を配置し、これらの焼成を、無収縮同時焼成プロセスに基づき実施することが記載されている。
また、特許文献3には、好ましい実施の態様として、オーバーコートガラスに含まれるガラス成分は結晶化ガラスを含むこと、オーバーコートガラスに含まれるガラス成分の軟化温度が抵抗体およびガラスセラミックグリーンシートに含まれるガラス成分の軟化点よりも高いこと、オーバーコートガラスに含まれるガラス成分がSiO、BiおよびBを含むことなどが開示されている。
しかしながら、特許文献3に記載の技術において、上述のような好ましい実施の態様を採用しようとすれば、基板材料とオーバーコート材料とで互いに異なるガラスを用いる必要があり、無収縮同時焼成プロセスにおいて収縮挙動に差異が生じ、基板材料とオーバーコート材料の一体化が困難となるという問題に遭遇する。
他方、特許文献4では、抵抗体と表層導体とがセラミックグリーン被覆層で覆われた未焼成回路基板を拘束シートで挟んで同時焼成することが記載されている。ここで、上記セラミックグリーン被覆層は、同時焼成により未焼成回路基板に一体化されるセラミックペースト塗布層とセラミックグリーンシートとで構成される。また、セラミックグリーン被覆層を構成するセラミックペースト塗布層とセラミックグリーンシートとは、未焼成回路基板を構成するセラミックグリーンシートと実質的に同一組成とされる。また、セラミックグリーン被覆層のうち、表層導体を被覆するセラミック被覆層は、焼成後に拘束シートとともに除去され、それによって、表層導体が基板表面に露出するようにされる。
しかしながら、特許文献4に記載の技術では、セラミックグリーン被覆層を構成するセラミックペースト塗布層およびセラミックグリーンシートが、未焼成回路基板を構成するセラミックグリーンシートと実質的に同一組成であるため、両者間に熱膨張係数差がなく、レーザートリミング後にクラックが発生しやすく、抵抗体の抵抗値を安定に制御することが困難となるという問題を招くことがある。特に、セラミックグリーン被覆層上にオーバーコート層を形成しない場合、この問題はより顕著となる。
特開平8−250623号公報 特開2001−322831号公報 特開2005−039164号公報 特開2005−174953号公報
そこで、この発明の目的は、上述したような問題を解決し得る、積層型セラミック電子部品の製造方法、およびこの製造方法によって得られる積層型セラミック電子部品を提供しようとすることである。
この発明は、複数のセラミック層を積層してなる多層セラミック基板の一方主面上に、厚膜抵抗体、さらにその上にオーバーコート層を形成してなる、積層型セラミック電子部品を製造する方法にまず向けられる。この製造方法は、複数の未焼成のセラミック層を積層してなる未焼成のセラミック積層体の一方主面上に、未焼成の厚膜抵抗体、さらにその上に未焼成のオーバーコート層を形成してなる、未焼成の複合積層体を作製する工程と、次いで、未焼成のセラミック積層体、未焼成の厚膜抵抗体および未焼成のオーバーコート層が一体的に焼結するように、未焼成の複合積層体を焼成する工程とを備えている。
この発明に係る積層型セラミック電子部品の製造方法は、前述した技術的課題を解決するため、未焼成のセラミック層を、ガラスとセラミックとを含むガラスセラミック材料で構成し、未焼成のオーバーコート層を、未焼成のセラミック層に含まれるガラスとその構成成分およびその組成割合が実質的に同じガラスを含みかつセラミックを含む、ガラスセラミック材料で構成するとともに、焼成後のセラミック層の熱膨張係数よりも小さな熱膨張係数を持つ結晶相の割合が、セラミック層のそれよりもオーバーコート層のそれが多くなるように、未焼成のセラミック層を構成するガラスセラミック材料および未焼成のオーバーコート層を構成するガラスセラミック材料を調整することを特徴としている。
この発明に係る積層型セラミック電子部品の製造方法において、好ましくは、未焼成のオーバーコート層の結晶化温度が未焼成のセラミック層の結晶化温度よりも高くなるように、未焼成のセラミック層を構成するガラスセラミック材料および未焼成のオーバーコート層を構成するガラスセラミック材料が調整される。
上記の好ましい実施態様において、より好ましくは、未焼成のセラミック層および未焼成のオーバーコート層は、焼成後のセラミック層およびオーバーコート層にて析出する結晶相を含んだ種結晶を含んでおり、未焼成のセラミック層における種結晶の重量割合およびオーバーコート層における種結晶の重量割合を調整することによって、未焼成のオーバーコート層の結晶化温度を未焼成のセラミック層の結晶化温度よりも高くすることが行なわれる。
上述の種結晶として、焼成後のセラミック層と同じ材質の焼結体を粉砕したものを用いることが好ましい。
また、この発明に係る積層型セラミック電子部品の製造方法において、焼成後のセラミック層の熱膨張係数よりも小さな熱膨張係数を持つ結晶相の割合が、セラミック層のそれよりもオーバーコート層のそれが多くなるようにするため、未焼成のセラミック層におけるセラミックの粒径および未焼成のオーバーコート層におけるセラミックの粒径を調整することが行なわれてもよい。
また、この発明に係る積層型セラミック電子部品の製造方法において、未焼成のオーバーコート層を未焼成のセラミック積層体の一方主面の全面を覆うように形成することが好ましい。
また、この発明に係る積層型セラミック電子部品の製造方法において、未焼成の複合積層体は、その少なくとも一方主面上に配置される拘束層をさらに備え、拘束層は、未焼成のセラミック層および未焼成のオーバーコート層が焼結する温度では実質的に焼結しないセラミック材料を主成分としており、未焼成の複合積層体を焼成する工程の後、拘束層を除去する工程をさらに備えることが好ましい。
この発明は、また、複数のセラミック層を積層してなる多層セラミック基板と、その一方主面上に形成される厚膜抵抗体と、さらにその上に形成されるオーバーコート層とを備える、積層型セラミック電子部品にも向けられる。この発明に係る積層型セラミック電子部品は、次のような構成を備えることを特徴としている。
すなわち、セラミック層は、ガラスとセラミックとを含むガラスセラミック材料で構成されており、オーバーコート層は、セラミック層に含まれるガラスとその構成成分およびその組成割合が実質的に同じガラスを含みかつセラミックを含む、ガラスセラミック材料で構成されており、セラミック層の熱膨張係数よりも小さな熱膨張係数を持つ結晶相の割合が、セラミック層のそれよりもオーバーコート層のそれが多いことを特徴としている。
この発明に係る積層型セラミック電子部品において、オーバーコート層は多層セラミック基板の一方主面の全面を覆うように形成されていることが好ましい。
この発明によれば、セラミック層とオーバーコート層とで互いに同じガラスを用いるため、多層セラミック基板とオーバーコート層との間でガラスの拡散が起きたとしても、機械的特性(強度や熱膨張係数など)や電気的特定(Q値や比誘電率など)の変動を抑制することができる。また、ガラスの管理が容易であり、コスト的にも有利である。さらに、収縮挙動の差異に起因するデラミネーションや基板の反り等を抑制することができる。
また、オーバーコート層の熱膨張係数を多層セラミック基板の熱膨張係数よりも小さくしているので、多層セラミック基板の表面に圧縮応力を発生させ、厚膜抵抗体のレーザートリミング後のクラック発生を抑制することができ、正確な抵抗値を安定に維持することが可能となる。
この発明の一実施形態による積層型セラミック電子部品1を図解的に示す断面図である。 図1に示した積層型セラミック電子部品1を製造するために作製される未焼成の複合積層体11を図解的に示す断面図である。
まず、図1を参照して、この発明の一実施形態による積層型セラミック電子部品1の構造について説明する。
積層型セラミック電子部品1は、複数のセラミック層2を積層してなる多層セラミック基板3と、その一方主面上に形成される厚膜抵抗体4と、さらにその上に形成されるオーバーコート層5とを備えている。
多層セラミック基板3は、配線導体を備えている。配線導体は、たとえばコンデンサまたはインダクタのような受動素子を構成したり、あるいは素子間の電気的接続のような接続配線を行なったりするためのものである。配線導体には、多層セラミック基板3の内部に形成されるいくつかの面内配線導体6および層間接続導体7、ならびに多層セラミック基板3の外表面上に形成されるいくつかの表面導体8があり、表面導体8のうちの特定のものが抵抗接続導体8(A)とされる。
多層セラミック基板3に備えるセラミック層2は、ガラスとセラミックとを含むガラスセラミック材料で構成される。オーバーコート層5は、セラミック層2に含まれる上記ガラスとその構成成分および組成割合が実質的に同じガラスを含みかつセラミックを含む、ガラスセラミック材料で構成される。ここで、オーバーコート層5を構成するガラスセラミック材料に含まれるセラミックは、セラミック層2を構成するガラスセラミック材料に含まれるセラミックと同種のものであっても、異種のものであってもよい。なお、「構成成分および組成割合が実質的に同じガラス」とは、「たとえセラミック層とオーバーコート層との間でガラスの構成成分の相互拡散が生じたとしても、各層における機械的な特性や電気的な特性の変動がないようなガラス」であることを意味し、より特定的には、構成成分およびその組成割合が全く同一のものである。
また、セラミック層2の熱膨張係数よりも小さい熱膨張係数を持つ結晶相の割合については、セラミック層2のそれよりもオーバーコート層5のそれが多くされている。その結果、オーバーコート層5の熱膨張係数が多層セラミック基板3の熱膨張係数よりも小さくなっている。
なお、図1に示した積層型セラミック電子部品1において、オーバーコート層5は多層セラミック基板3の一方主面の全面を覆うように形成されたが、たとえば、厚膜抵抗体4が形成された部分のみを覆うように形成されてもよい。
上述した積層型セラミック電子部品1の製造方法について、図2を参照して説明する。図1に示した積層型セラミック電子部品1は、図2に示した未焼成の複合積層体11を同時に焼成することによって得られるものである。
未焼成の複合積層体11は、セラミック層2に対応する未焼成のセラミック層12、多層セラミック基板3に対応する未焼成のセラミック積層体13、厚膜抵抗体4に対応する未焼成の厚膜抵抗体14、オーバーコート層5に対応する未焼成のオーバーコート層15、面内配線導体6に対応する未焼成の面内配線導体16、層間接続導体7に対応する未焼成の層間接続導体17、および表面導体8に対応する未焼成の表面導体18を備えている。また、未焼成の表面導体18のうちの特定のものが、抵抗接続導体8(A)に対応する未焼成の抵抗接続導体18(A)である。
未焼成の複合積層体11は、その各主面上に配置される拘束層21および22を備えている。拘束層21および22は、未焼成のセラミック層12および未焼成のオーバーコート層15が焼結する温度では実質的に焼結しないセラミック材料を主成分としている。なお、拘束層21および22のいずれか一方が省略され、拘束層が未焼成の複合積層体11の一方主面側にのみ配置されてもよい。
積層型セラミック電子部品1を製造するため、複数の未焼成のセラミック層12を積層してなる未焼成のセラミック積層体13がまず用意される。未焼成のセラミック積層体13には、各々未焼成の面内配線導体16、層間接続導体17および表面導体18が形成されている。
次に、上述した未焼成のセラミック積層体13の一方主面上に、未焼成の厚膜抵抗体14、さらにその上に未焼成のオーバーコート層15が形成される。さらに、未焼成の厚膜抵抗体14およびオーバーコート層15が形成された未焼成のセラミック積層体13を積層方向に挟むように、拘束層21および22が配置される。このようにして、未焼成の複合積層体11が得られる。
上述した未焼成の複合積層体11の作製工程において、典型的には、未焼成のセラミック層12となるべきセラミックグリーンシート、未焼成の厚膜抵抗体14を形成するための抵抗体ペースト、未焼成のオーバーコート層15を形成するためのオーバーコート用グリーンシート、各々未焼成の面内配線導体16、層間接続導体17および表面導体18を形成するための導電性ペースト、ならびに拘束層21および22となるべき拘束層用グリーンシートが用意される。
そして、未焼成の層間接続導体17を形成するため、特定のセラミックグリーンシートに貫通孔が設けられ、そこに導電性ペーストが充填される。また、各々未焼成の面内配線導体16および表面導体18を形成するため、特定のセラミックグリーンシート上に導電性ペーストが印刷される。また、厚膜抵抗体14を形成するため、特定のセラミックグリーンシート上に抵抗体ペーストが印刷される。
さらに、これらセラミックグリーンシートが所定の順序で積層され、それによって、複数の未焼成のセラミック層12を積層してなる未焼成のセラミック積層体13が作製される。また、未焼成のセラミック積層体13の一方主面上には、オーバーコート用グリーンシートが積層され、未焼成のオーバーコート層15が形成される。また、拘束層用グリーンシートが積層され、拘束層21および22が形成される。
なお、未焼成のオーバーコート層15を形成するにあたっては、単体としてのオーバーコート用グリーンシートを積層する方法のほか、拘束層21となるべき拘束層用グリーンシート上に未焼成のオーバーコート層15となるべきオーバーコート用スラリーを塗布したものを用意し、拘束層用グリーンシート上に形成された未焼成のオーバーコート層15上に、さらに、未焼成の厚膜抵抗体14を形成するための抵抗体ペースト、未焼成の表面導体18を形成するための導電性ペーストを順次印刷した後、これを他のセラミックグリーンシートとともに積層することによって、未焼成のセラミック積層体13を作製してもよい。
次に、上述のようにして得られた未焼成のセラミック積層体13、未焼成の厚膜抵抗体14および未焼成のオーバーコート層15ならびに面内配線導体16、層間接続導体17および表面導体18が一体的に焼結するように、未焼成の複合積層体11が焼成される。この焼成工程において、拘束層21および22は、実質的に焼結しないため、未焼成のセラミック積層体13および未焼成のオーバーコート層15の主面方向での収縮を抑制するように作用する。その結果、得られた積層型セラミック電子部品1の寸法精度が高められる。
上述の焼成工程の後、拘束層21および22が除去されることによって、図1に示した積層型セラミック電子部品1が取り出される。焼成工程を終えたとき、拘束層21および22はポーラスな状態となっているので、これを容易に除去することができる。
未焼成の複合積層体11において、未焼成のセラミック層12は、ガラスとセラミックとを含むガラスセラミック材料で構成される。また、未焼成のオーバーコート層15は、未焼成のセラミック層12に含まれるガラスとその構成成分および組成割合が実質的に同じガラスを含むとともに、セラミックを含む、ガラスセラミック材料で構成される。
ここで、焼結後のセラミック層2およびオーバーコート層5について前述したように、未焼成のオーバーコート層15を構成するガラスセラミック材料に含まれるセラミックは、未焼成のセラミック層12を構成するガラスセラミック材料に含まれるセラミックと同種のものであっても、異種のものであってもよい。また、前述した未焼成のセラミック層12のためのセラミックグリーンシートと未焼成のオーバーコート層15のためのオーバーコート用グリーンシートとは、スラリー作製のために、通常、溶剤、分散剤、バインダおよび可塑剤を含むものであるが、これらの有機成分およびその添加量は、セラミックグリーンシートとオーバーコート用グリーンシートとで同じであっても、異なっていてもよい。
前述したように、焼成後のセラミック層2の熱膨張係数よりも小さな熱膨張係数をもつ結晶相の割合に関して、セラミック層2のそれよりもオーバーコート層5のそれが多い。この条件を満足するように、未焼成のセラミック層12を構成するガラスセラミック材料および未焼成のオーバーコート層15を構成するガラスセラミック材料が調整される。
より具体的には、未焼成のオーバーコート層15の結晶化温度が未焼成のセラミック層12の結晶化温度よりも高くなるように、未焼成のセラミック層12を構成するガラスセラミック材料および未焼成のオーバーコート層15を構成するガラスセラミック材料を調整する。より具体的には、各層の結晶化温度が920〜1000℃の範囲内となるように調整することが好ましく、また、未焼成のオーバーコート層の結晶化温度が未焼成のセラミック層の結晶化温度よりも2〜60℃(さらには5〜20℃)高くなるように調整することが好ましい。
たとえば、未焼成のセラミック層12および未焼成のオーバーコート層15は、焼成後のセラミック層2およびオーバーコート層5にて析出する結晶相を含んだ種結晶を含んでおり、未焼成のオーバーコート層15における種結晶の重量割合を未焼成のセラミック層12における種結晶の重量割合よりも少なくすることが行なわれる。ここで、種結晶として、焼成後のセラミック層2と同じ材質の焼結体を粉砕したものを用いることが好ましい。この種結晶の重量割合は、ガラスとセラミックの合計量に対して0〜2.0重量%、さらには0.2〜1.0重量%の範囲内で調整することが好ましい。
上述した方法に代えて、あるいは上述した方法に加えて、未焼成のオーバーコート層15におけるセラミックの粒径を未焼成のセラミック層12におけるセラミックの粒径よりも小さくする方法が採用されてもよい。
このように、未焼成のセラミック層12と未焼成のオーバーコート層15とで実質的に同じガラスを用いるため、未焼成のセラミック層12とオーバーコート層15との間でガラスの拡散が生じたとしても、機械的強度や熱膨張係数などの機械的特性の変動、あるいはQ値や非誘電率などの電気的特性の変動を生じさせにくくすることができる。また、同一のガラス原料をセラミック層12とオーバーコート層15の両層に用いることができるので、ガラス原料の管理が容易であり、コスト的にも有利である。
また、この実施形態では、未焼成のオーバーコート層15は、未焼成のセラミック積層体13の一方主面の全面を覆うように形成される。この場合、一方の拘束層21は未焼成のオーバーコート層15と接し、他方の拘束層22は未焼成のセラミック層12と接することになる。ここで、未焼成のオーバーコート層15と未焼成のセラミック層12とで互いに同じガラスを用いているので、2つの拘束層21および22の各々の拘束力が実質的に同等となり、拘束層21および22を用いた無収縮同時焼成を容易に実施することができる。これは、拘束層21および22の各々によって与えられる拘束力は、拘束層21および22の各々に浸透するガラスによって形成される反応層の厚み等によって左右されるからである。
次に、この発明による効果を確認するために実施した実験例について説明する。
出発原料として、SiO−CaO−B−Al系ガラス粉末、アルミナ粉末、ならびにアノーサイト種結晶粉末を用意した。なお、アノーサイト種結晶粉末としては、SiO−CaO−B−Al系ガラス粉末とアルミナ粉末とを混合してなるガラスセラミック粉末をシート状に成形し、これを積層してなるものを焼成して得られた焼結体(アノーサイトを析出したもの)を砕いたものを用いた。
次に、上記ガラス粉末および平均粒径0.6μmのアルミナ粉末を、56:44の重量比で配合するとともに、これらガラス粉末およびアルミナ粉末に対して、上記アノーサイト種結晶粉末を、結晶化温度が935℃となるような重量割合で添加した混合粉末に、溶剤、分散剤、バインダおよび可塑剤を加えて作製したスラリーを、PET(ポリエチレンテレフタレート)フィルム上に塗布して、セラミック層となるセラミックグリーンシートを作製した。
他方、上記アルミナ粉末に、溶剤、分散剤、バインダおよび可塑剤を配合したスラリーを、PETフィルム上に塗布して、拘束層用グリーンシートを作製した。
また、上記ガラス粉末と、表1の「アルミナ粒径」の欄に示すような平均粒径のアルミナ粉末とを、56:44の重量比で配合するとともに、これらガラス粉末およびアルミナ粉末の合計100重量%に対して、上記アノーサイト種結晶粉末を0〜1.0重量%の範囲で添加し、結晶化温度が表1の温度となるように調整した混合粉末に、溶剤、分散剤、バインダおよび可塑剤を加えて、オーバーコート用スラリーを作製した。そして、このオーバーコート用スラリーを、上述の拘束層用グリーンシート上に塗布し、2層構造のグリーンシートを作製した。
Figure 2010084813
次に、前述のセラミックグリーンシートの所定のものに、面内配線導体、層間接続導体および表面導体を形成すべく、Agを主成分とする導電性ペーストを付与するとともに、厚膜抵抗体を形成すべく、RuOを主成分とする抵抗体ペーストを付与した。
次に、複数のセラミックグリーンシートを積層するとともに、オーバーコート用スラリーを塗布したものを含む拘束層用グリーンシートを積層し、次いで圧着することによって、未焼成の複合積層体を得た。
次に、拘束層は焼結しないが、セラミック層、オーバーコート層、厚膜抵抗体および配線導体については、十分に焼結する温度で焼成を実施した。焼成後の複合積層体をウェットブラスト処理し、表面の拘束層を除去し、試料に係る積層型セラミック電子部品を取り出した。
このようにして得られた各試料に係る積層型セラミック電子部品について、表2に示すように、熱膨張係数、結晶化温度、アノーサイト析出度および抵抗変化不良数を評価した。
熱膨張係数、結晶化温度およびアノーサイト析出度については、積層セラミック電子部品のセラミック層部分とオーバーコート層部分とで評価した。結晶化温度は、示差走査熱量測定による発熱ピークトップ温度から求めた。アノーサイト析出度は、各試料のXRD分析によるアルミナとアノーサイトとのピーク強度比を示すもので、当該析出度が高いほど、アノーサイト析出量が多いことを意味している。
抵抗変化不良数は次のように求めたものである。抵抗安定性評価のため、厚膜抵抗体をレーザートリミングした後、−40℃から+150℃の熱衝撃試験を2000サイクル実施した前後の抵抗変化率を測定した。そして、試料数30個のうち、抵抗変化率が1%を超えた試料数を抵抗変化不良数とした。
Figure 2010084813
表2からわかるように、オーバーコート層のアノーサイト析出度が、セラミック層のアノーサイト析出度より高く、オーバーコート層の熱膨張係数が、セラミック層の熱膨張係数より小さい、試料3〜5において、抵抗変化不良数が「0/30」となり、レーザートリミング後に急激な熱衝撃を与えても抵抗値を安定に維持することが可能となった。
具体的には、試料3は、オーバーコート層の結晶化温度がセラミック層の結晶化温度よりも高いため、オーバーコート層のアノーサイト析出度が、セラミック層のアノーサイト析出度より高く、オーバーコート層の熱膨張係数が、セラミック層の熱膨張係数より小さくなっている。
また、試料4は、オーバーコート層におけるセラミックの粒径が、セラミック層におけるセラミックの粒径よりも小さいため、オーバーコート層のアノーサイト析出度が、セラミック層のアノーサイト析出度より高く、オーバーコート層の熱膨張係数が、セラミック層の熱膨張係数より小さくなっている。
さらに、試料5は、オーバーコート層の結晶化温度がセラミック層の結晶化温度よりも高く、かつ、オーバーコート層におけるセラミックの粒径がセラミック層におけるセラミックの粒径よりも小さいため、試料3および4に比べてさらに、オーバーコート層のアノーサイト析出度が、セラミック層のアノーサイト析出度より高く、オーバーコート層の熱膨張係数が、セラミック層の熱膨張係数より小さくなっている。
1 積層型セラミック電子部品
2 セラミック層
3 多層セラミック基板
4 厚膜抵抗体
5 オーバーコート層
11 未焼成の複合積層体
12 未焼成のセラミック層
13 未焼成のセラミック積層体
14 未焼成の厚膜抵抗体
15 未焼成のオーバーコート層
21,22 拘束層

Claims (9)

  1. 複数のセラミック層を積層してなる多層セラミック基板の一方主面上に、厚膜抵抗体、さらにその上にオーバーコート層を形成してなる、積層型セラミック電子部品を製造する方法であって、
    複数の未焼成のセラミック層を積層してなる未焼成のセラミック積層体の一方主面上に、未焼成の厚膜抵抗体、さらにその上に未焼成のオーバーコート層を形成してなる、未焼成の複合積層体を作製する工程と、
    次いで、前記未焼成のセラミック積層体、前記未焼成の厚膜抵抗体および前記未焼成のオーバーコート層が一体的に焼結するように、前記未焼成の複合積層体を焼成する工程と
    を備え、
    前記未焼成のセラミック層を、ガラスとセラミックとを含むガラスセラミック材料で構成し、前記未焼成のオーバーコート層を、前記未焼成のセラミック層に含まれる前記ガラスとその構成成分およびその組成割合が実質的に同じガラスを含みかつセラミックを含む、ガラスセラミック材料で構成するとともに、
    焼成後の前記セラミック層の熱膨張係数よりも小さな熱膨張係数を持つ結晶相の割合が、前記セラミック層のそれよりも前記オーバーコート層のそれが多くなるように、前記未焼成のセラミック層を構成する前記ガラスセラミック材料および前記未焼成のオーバーコート層を構成する前記ガラスセラミック材料を調整することを特徴とする、積層型セラミック電子部品の製造方法。
  2. 前記未焼成のオーバーコート層の結晶化温度が前記未焼成のセラミック層の結晶化温度よりも高くなるように、前記未焼成のセラミック層を構成する前記ガラスセラミック材料および前記未焼成のオーバーコート層を構成する前記ガラスセラミック材料を調整する、請求項1に記載の積層型セラミック電子部品の製造方法。
  3. 前記未焼成のセラミック層および前記未焼成のオーバーコート層は、焼成後の前記セラミック層および前記オーバーコート層にて析出する結晶相を含んだ種結晶を含んでおり、前記未焼成のセラミック層における前記種結晶の重量割合および前記オーバーコート層における前記種結晶の重量割合を調整することによって、前記未焼成のオーバーコート層の結晶化温度を前記未焼成のセラミック層の結晶化温度よりも高くする、請求項2に記載の積層型セラミック電子部品の製造方法。
  4. 前記種結晶として、焼成後の前記セラミック層と同じ材質の焼結体を粉砕したものを用いる、請求項3に記載の積層型セラミック電子部品の製造方法。
  5. 前記未焼成のセラミック層における前記セラミックの粒径および前記未焼成のオーバーコート層における前記セラミックの粒径を調整することによって、前記未焼成のオーバーコート層の結晶化温度を前記未焼成のセラミック層の結晶化温度よりも高くする、請求項1ないし4のいずれかに記載の積層型セラミック電子部品の製造方法。
  6. 前記未焼成のオーバーコート層を前記未焼成のセラミック積層体の一方主面の全面を覆うように形成する、請求項1ないし5のいずれかに記載の積層型セラミック電子部品の製造方法。
  7. 前記未焼成の複合積層体は、その少なくとも一方主面上に配置される拘束層をさらに備え、前記拘束層は、前記未焼成のセラミック層および前記未焼成のオーバーコート層が焼結する温度では実質的に焼結しないセラミック材料を主成分としており、前記未焼成の複合積層体を焼成する工程の後、前記拘束層を除去する工程をさらに備える、請求項1ないし6のいずれかに記載の積層型セラミック電子部品の製造方法。
  8. 複数のセラミック層を積層してなる多層セラミック基板と、その一方主面上に形成される厚膜抵抗体と、さらにその上に形成されるオーバーコート層とを備える、積層型セラミック電子部品であって、
    前記セラミック層は、ガラスとセラミックとを含むガラスセラミック材料で構成されており、前記オーバーコート層は、前記セラミック層に含まれる前記ガラスとその構成成分およびその組成割合が実質的に同じガラスを含みかつセラミックを含む、ガラスセラミック材料で構成されており、
    前記セラミック層の熱膨張係数よりも小さな熱膨張係数を持つ結晶相の割合が、前記セラミック層のそれよりも前記オーバーコート層のそれが多いことを特徴とする、積層型セラミック電子部品。
  9. 前記オーバーコート層は前記多層セラミック基板の一方主面の全面を覆うように形成されている、請求項8の積層型セラミック電子部品。
JP2010547469A 2009-01-20 2010-01-14 積層型セラミック電子部品およびその製造方法 Expired - Fee Related JP5071559B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010547469A JP5071559B2 (ja) 2009-01-20 2010-01-14 積層型セラミック電子部品およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009009516 2009-01-20
JP2009009516 2009-01-20
PCT/JP2010/050323 WO2010084813A1 (ja) 2009-01-20 2010-01-14 積層型セラミック電子部品およびその製造方法
JP2010547469A JP5071559B2 (ja) 2009-01-20 2010-01-14 積層型セラミック電子部品およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2010084813A1 true JPWO2010084813A1 (ja) 2012-07-19
JP5071559B2 JP5071559B2 (ja) 2012-11-14

Family

ID=42355867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010547469A Expired - Fee Related JP5071559B2 (ja) 2009-01-20 2010-01-14 積層型セラミック電子部品およびその製造方法

Country Status (4)

Country Link
US (1) US8491834B2 (ja)
JP (1) JP5071559B2 (ja)
DE (1) DE112010000732T5 (ja)
WO (1) WO2010084813A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5397539B2 (ja) * 2010-03-31 2014-01-22 株式会社村田製作所 多層セラミック基板およびその製造方法
WO2013099944A1 (ja) * 2011-12-27 2013-07-04 株式会社村田製作所 多層セラミック基板およびそれを用いた電子部品
JP6493560B2 (ja) * 2015-11-30 2019-04-03 株式会社村田製作所 多層セラミック基板及び電子部品
WO2017199710A1 (ja) * 2016-05-17 2017-11-23 株式会社村田製作所 多層セラミック基板及び電子装置
WO2020145908A2 (en) * 2019-01-09 2020-07-16 Aselsan Elektronik Sanayi Ve Ticaret Anonim Sirketi Three-dimensional printing of multilayer ceramic missile radomes by using interlayer transition materials

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3093602B2 (ja) 1995-03-09 2000-10-03 株式会社住友金属エレクトロデバイス セラミック回路基板の製造方法
JP3748283B2 (ja) 1995-10-30 2006-02-22 京セラ株式会社 積層ガラスセラミック回路基板の製造方法
JPH11251723A (ja) * 1998-02-26 1999-09-17 Kyocera Corp 回路基板
EP1096512B1 (en) 1999-10-28 2005-08-10 Murata Manufacturing Co., Ltd. Thick-film resistor and ceramic circuit board
JP2001322831A (ja) * 2000-05-12 2001-11-20 Sumitomo Metal Electronics Devices Inc オーバーコートガラス及び厚膜印刷基板
JP2005039164A (ja) 2003-06-25 2005-02-10 Kyocera Corp ガラスセラミック配線基板の製造方法
JP2005174953A (ja) 2003-12-05 2005-06-30 Ngk Spark Plug Co Ltd セラミック回路基板の製造方法
JP5034660B2 (ja) * 2007-05-01 2012-09-26 株式会社村田製作所 セラミック基板の製造方法、セラミック基板、および電子装置

Also Published As

Publication number Publication date
WO2010084813A1 (ja) 2010-07-29
DE112010000732T5 (de) 2012-06-21
US20110266036A1 (en) 2011-11-03
JP5071559B2 (ja) 2012-11-14
US8491834B2 (en) 2013-07-23

Similar Documents

Publication Publication Date Title
US7687137B2 (en) Insulating substrate and manufacturing method therefor, and multilayer wiring board and manufacturing method therefor
JP4793447B2 (ja) 多層セラミック基板およびその製造方法ならびに電子部品
JP5104761B2 (ja) セラミック基板およびその製造方法
JP2006165585A (ja) セラミック多層プリント回路基板
JP5071559B2 (ja) 積層型セラミック電子部品およびその製造方法
CN107921744A (zh) 层叠体和电子部件
JP2004214573A (ja) セラミック多層基板の製造方法
JP2008053525A (ja) 多層セラミック基板およびその製造方法
TWI361800B (en) Low-temperature co-fired ceramics material and multilayer wiring board using the same
JPWO2013088957A1 (ja) 抵抗体内蔵多層ガラスセラミック基板
JP4606115B2 (ja) 多層基板及びその製造方法
JP2006237493A (ja) 配線基板
JP6493560B2 (ja) 多層セラミック基板及び電子部品
JP7180688B2 (ja) 積層体、電子部品及び積層体の製造方法
JP5354011B2 (ja) 多層セラミック基板の製造方法
JP4508625B2 (ja) 多層基板及びその製造方法
JP4699769B2 (ja) セラミック多層基板の製造方法
JP2003273515A (ja) セラミックの低温焼結の間の収縮を低減するための方法および抑制層
WO2011122408A1 (ja) 多層セラミック基板およびその製造方法
JP4655715B2 (ja) 低温焼成基板材料及びそれを用いた多層配線基板
JP2006196674A (ja) 配線基板の製造方法
WO2018216397A1 (ja) セラミック多層基板、及び、電子モジュール
JP2022076098A (ja) セラミック配線基板およびセラミック配線基板の製造方法
JP2022076097A (ja) セラミック配線基板およびセラミック配線基板の製造方法
KR20100000532A (ko) 다층 기판 및 그 제조방법

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120806

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5071559

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees