JP2005174953A - セラミック回路基板の製造方法 - Google Patents

Abstract

【課題】 拘束シートを用いた同時焼成工程によるセラミック回路基板の製造方法において、表層導体や受動素子に不必要な凹凸をスタンプ（stamp）したり、異物付着を起こしたり、メッキ性や半田濡れ性の低下といった問題の発生を防ぎつつ、焼成ひずみをより小さくできる方法を提供する。
【解決手段】 抵抗体７と表層導体８’がセラミックグリーン被覆層２６にて覆われた未焼成回路基板３０を作製する。その後、未焼成回路基板３０の焼成温度では焼結されない拘束シート２４，２４を積層して、該拘束シート２４，２４により未焼成回路基板３０を拘束する。未焼成回路基板３０を、拘束シート２４，２４が焼結されない範囲の温度で焼成してセラミック回路基板３２を得る。拘束シート２４，２４を除去したのち、表層導体８’を被覆するセラミック被覆層３５の除去とともに、表層導体８’の一部を減厚する。
【選択図】 図１

Description

本発明は、同時焼成工程（co-fire process）によって、表層導体およびレジスタ、インダクタ、コンデンサ等の受動素子を有するセラミック回路基板を製造する方法に関する。特に、レジスタ（抵抗体）を表面に持つセラミック回路基板に関連が深い。また、セラミック回路基板が、分割により複数のセラミック回路基板となる連結セラミック回路基板である場合において好適なものである。

セラミックグリーンシートと導体層とを積層してなる未焼成回路基板を作製し、次いで、セラミック体と導体とを同時焼成（co-fire）することによってセラミック回路基板を製造する方法は、同時焼成工程（co-fire process）と呼ばれている。焼成済みのセラミック回路基板上に導体ペーストを印刷し、次いで、導体ペーストをセラミック回路基板に焼き付ける工程（post-fire process）と比較すると、同時焼成工程は、実装パッドなどの表層導体をセラミック体と一括形成できる大きな利点がある。また、近年においては、レジスタ、インダクタ、コンデンサ等の受動素子を同時焼成により内蔵したセラミック回路基板が種々検討されている（下記特許文献３〜５）。

しかしながら、同時焼成工程においては、グリーンシートと導体と受動素子との焼成収縮のタイミングが異なるため、できあがったセラミック回路基板に反り等の焼成ひずみが生じやすい。焼成ひずみが実装工程における実装不良等の不具合を招くことはよく知られている。また、焼成ひずみが受動素子の電気特性の大きな変化、バラつきを招く場合もある。

焼成ひずみの問題を解決するために、種々の方法が検討されている。代表的な方法としては、未焼成回路基板を上下から物理的に拘束しながら焼成することで厚さ方向（Ｚ方向）への焼成収縮を優位的に生じさせ、これにより焼成ひずみの小さいセラミック回路基板を作製する方法が知られている。具体的には、未焼成回路基板に上下面から圧力を加えて拘束しながら焼成する方法（下記特許文献１）や、未焼成回路基板を焼成過程では収縮しない拘束シートで挟んだ状態で焼成した後、拘束シートを除去する方法（下記特許文献２）がある。

特開昭６２−２６０７７７号公報 特開平４−２４３９７８号公報 特開昭６１−２１２０９１号公報 特開平２−５４４８号公報 特開平５−２２６８４０号公報

未焼成回路基板を拘束シートで上下から拘束しながら焼成する方法（上記特許文献２）においては、基板表面に形成された実装パッド等の表層導体に拘束シートが直接接することになる。そのため、表層導体の表面に不必要な凹凸をスタンプ（stamp）したり、異物付着を起こしたり、メッキ性や半田濡れ性を低下させる可能性がある。また、未焼成回路基板を焼成過程では収縮しない拘束シートで挟んだ状態で焼成した後、拘束シートを除去する方法は、表層導体の密着強度や耐半田くわれ性を良好にするために表層導体を厚く形成（焼成後の厚みで１５μｍ以上５０μｍ以下）した場合に問題がある。具体的には、厚く形成された表層導体の凹凸によって拘束シートが部分的に密着し難くなり、拘束が不十分な部分に焼成ひずみが発生しやすい問題がある。

また、これらの手段を用いて、レーザトリミング装置で特性値を調整することを前提にして基板表面上に受動素子を形成したセラミック回路基板を製造すると、拘束シートに含まれる粒子に起因する凹凸が受動素子にスタンプされたり、拘束シートを除去する際に受動素子が一緒に除去されたりする問題がある。表層導体や受動素子をpost-fire processにより形成する方法もあるが、焼成回数が増える問題があるし、ファインパターンの形成にpost-fire processは不向きである。

本発明の１つの課題は、拘束シートを用いた同時焼成工程によるセラミック回路基板の製造方法において、表層導体や受動素子に不必要な凹凸をスタンプ（stamp）したり、異物付着を起こしたり、メッキ性や半田濡れ性の低下といった問題の発生を防ぎつつ、焼成ひずみをより小さくできる方法を提供することにある。

課題を解決するための手段および発明の効果

上記課題を解決するために本発明は、第１のセラミックグリーンシートと導体層とを積層してなる積層体の主表面上に、受動素子およびその受動素子に接続する表層導体が配置された未焼成回路基板を作製する基板作製工程と、未焼成回路基板の受動素子および表層導体を形成した面に、同時焼成により未焼成回路基板に一体化されるセラミックペーストを塗布してセラミックペースト塗布層を形成したのち、さらにその上に、同時焼成によりセラミックペースト塗布層に一体化される第２のセラミックグリーンシートを積層し、それらセラミックペースト塗布層と第２のセラミックグリーンシートとで構成されるセラミックグリーン被覆層により、受動素子および表層導体を被覆する被覆工程と、受動素子および表層導体が被覆された未焼成回路基板の両面に、該未焼成回路基板の焼成温度では焼結されない難焼結性無機材料を主体として含む拘束シートを積層し、該拘束シートによりセラミックグリーン被覆層とともに未焼成回路基板を拘束する拘束工程と、拘束シートによって拘束されたセラミックグリーン被覆層および未焼成回路基板を、それらが焼結および一体化され、且つ、拘束シートが焼結されない範囲の温度で焼成して、拘束シートにより拘束されたセラミック回路基板を作製する焼成工程と、拘束シートにより拘束されたセラミック回路基板から拘束シートと、被覆工程において形成したセラミックグリーン被覆層に基づくセラミック層のうち、表層導体を被覆するセラミック被覆層を除去し、表層導体を基板表面に露出させる除去工程と、を備えることを主要な特徴とする。

上記本発明によれば、未焼成回路基板およびセラミックグリーン被覆層を拘束シートで挟み込んだ状態で焼成するので、ＸＹ方向（面内方向）への焼成収縮が抑制され、Ｚ方向（厚さ方向）への焼成収縮が優位となり、これにより焼成ひずみ（反り）を小さくできる。受動素子と拘束シート、表層導体と拘束シートとの間にはセラミックグリーン被覆層が介挿され、拘束シートの凹凸が受動素子および表層導体にスタンプされることがない。また、焼成時においては、セラミックグリーン被覆層が受動素子および表層導体に基づく凹凸を吸収する作用を奏し、未焼成回路基板の面内に均一な拘束力が働くようになる。すると、面内方向における焼成ひずみの発生バラツキが小さくなり、全体的な焼成ひずみをいっそう小さくできる。また、セラミックグリーン被覆層は、同時焼成により未焼成回路基板に一体化する。したがって、焼成後においては、受動素子および表層導体を覆うセラミック被覆層が形成される。このセラミック被覆層を除去する際に、表層導体に付着した異物（粗大なセラミック粒子等）をいっしょに除去することが可能である。このように、本発明の方法によれば、拘束シートを用いた同時焼成工程によるセラミック回路基板の製造方法において、表層導体に不必要な凹凸をスタンプ（stamp）したり、異物付着を起こしたり、メッキ性や半田濡れ性の低下といった問題の発生を防ぐことができ、尚且つ焼成ひずみをより小さくできる。ひいては、製品ごとに受動素子の電気特性のバラつきを小さくでき、安定した性能のセラミック回路基板を提供することにつながる。

また、セラミックペースト塗布層を形成したあとで、第２のセラミックグリーンシートを積層する手順を採用している。この場合、流動性を有するセラミックペーストの塗布量を比較的少量で済ませることができるので、有機溶媒の染み込みによって表層導体ないし抵抗体が膨潤することを防止できる。その結果、回路パターンの形状鈍り、電気特性の設計値からのズレが小さい製品を安定して製造できるようになる。

上記したセラミックペーストは、未焼成回路基板を構成する第１のセラミックグリーンシートと実質的に同一組成の無機材料と、溶媒や結合剤としての有機材料とを調製したものを好適に使用できる。この構成によれば、セラミックペースト塗布層と、未焼成回路基板との焼成温度、すなわち焼成タイミングが一致するので、容易かつ確実に両者を一体化できる。なお「実質的に同一」とは、不可避不純物の混入については無視することを意味する。

さらに、第２のセラミックグリーンシートを構成する無機材料と、第１のセラミックグリーンシートを構成する無機材料とは、実質的に同一組成のものを好適に使用できる。この構成によれば、第１のセラミックグリーンシートと第２のセラミックグリーンシートとの焼成温度、すなわち焼成タイミングが一致する。したがって、セラミックペーストが塗布されてなるセラミックペースト塗布層、第２のセラミックグリーンシートおよび未焼成回路基板を容易かつ確実に一体化できる。

また、本発明は、受動素子が抵抗体の場合に特に好適である。すなわち、基板作製工程は、積層体の主表面上に抵抗体とこれにのりあげる配置で接続する表層導体とを形成する操作を含むものとされる。そして、焼成工程終了時の寸法で、表層導体の厚さが抵抗体の厚さよりも大となるように、それら抵抗体および表層導体の焼成前の形成厚さ調整を行なうことができる。この場合、除去工程においては、セラミック被覆層の除去とともに抵抗体にのりあげた表層導体を減厚することにより、セラミックグリーン被覆層に基づくセラミック部を抵抗体の上に残しつつ、減厚された表層導体を露出させることができる。たとえば、図１１（ｂ）に示す形態を焼成工程終了時とすると、除去工程においては、図１１（ｃ）の形態となるようにセラミック被覆層３５の除去と表層導体８’（減厚後を符号８で示す）の減厚とを行なうこととなる。こうすることにより、抵抗体と表層導体との導通状態を損なうことなく、セラミック被覆層を除去し、表層導体を露出させることが可能である。また、抵抗体７に直接接して残存するセラミック部１１ｂは、抵抗体７を保護する作用を奏するので好都合である。

また、セラミック部を貫通して抵抗体にレーザ光を照射しその抵抗体の抵抗率調整を行なうレーザトリミング工程を備えてもよい。レーザトリミング工程においては、急激な加熱と冷却により、極めて大きな熱衝撃が抵抗体に加わるが、この際に、残存したセラミック部が熱応力を緩和する作用を期待できる。そうすると、クラックの発生が防止され、抵抗体の抵抗率調整を精度よく行なえるようになる。ゆえに、電気特性のバラつきの小さいセラミック回路基板を製造できるようになる。また一般には、抵抗体の保護にはガラス組成物によるオーバコート層を設けるが、本発明の方法によれば、そのオーバコート層を設けることを要さない場合も考え得る。

ただし、抵抗体の真上に、その抵抗体を被覆するセラミック部と表層導体との両者にまたがるようオーバコート層を形成するオーバコート層形成工程をさらに行なうようにしてもよい。こうすると、レーザトリミング工程におけるクラックの発生防止効果、さらには抵抗体の酸化等の経時劣化を防止する効果がより高くなる。また、レーザトリミング工程の終了後に、オーバコート層を形成するようにしてもよい。この場合には、レーザトリミング工程で形成された孔がオーバコート層で埋められるので、抵抗体の経時劣化の防止には好適である。

また、除去工程を経て露出された表層導体上にメッキ層を形成するメッキ工程を行なってもよい。このようにすれば、セラミック粉などのコンタミが表層導体に付着している場合でも、メッキ層を形成することで、表層導体を良質化することができる。すなわち、半田濡れ性などの諸性質が向上し、集積回路チップ等との半田接続部として使用できるようになる。

上記した本発明の製造方法によれば、次のようなセラミック回路基板が得られる。そのセラミック回路基板は、セラミック誘電体層と導体層とが積層されてなる積層回路部の主表面上に、抵抗体と、その抵抗体に上からのりあげる配置で接続する表層導体とが設けられ、それら抵抗体と表層導体とを保護するオーバコート層を備えたセラミック回路基板において、抵抗体とオーバコート層との間に、セラミック誘電体層と同一組成のセラミックからなる保護層を設けたことを主要な特徴とする。オーバコート層は、もともと抵抗体を保護する目的で設けられるが、積層回路部のセラミック誘電体層との物理的な性質に相違がある。上記本発明においては、その相違を無くするべく抵抗体が上下から同一材料で挟まれるような構成とした。この構成は、抵抗体に熱的なダメージが及ぶことを抑制するうえで有利であり、ひいては安定した電気特性を保てるようになる。

具体的には、保護層を基板厚さ方向に貫通するとともに抵抗体が掘削されたレーザトリミング部を設けた場合に、次のような理由から保護層の恩恵が大きくなる。レーザトリミング部を形成する際に、抵抗体に微細なクラックが発生したりすることは知られている。抵抗体にクラックが発生していると、当該セラミック回路基板を半田リフローのために加熱・冷却した場合などにクラックが進行し、抵抗体の抵抗率が変化したりする。もともと、オーバコート層はそういった現象を防ぐ効果もあるが、本発明のごとく、母材（セラミック誘電体層）と同一材料からなる保護層を設けることで、抵抗体に熱的なダメージが及ぶことをいっそう減じ、ひいてはクラックの進行を積極的に抑制することが可能になる。

以下、添付の図面を参照しつつ本発明の実施形態について説明する。
図１は、本発明のセラミック回路基板１の断面構造を示すものである。セラミック回路基板１は、セラミック誘電体層５と導体層６とが交互に積層された多層構造を有する積層回路部２と、該積層回路部２の第１主表面ＣＰ上に形成された表層導体８および抵抗体７とを備えている。積層回路部２の第２主表面ＤＰ上には、他の実装基板等との電気的接続のための実装パッド１２が形成されている。第２主表面ＤＰは、抵抗体７が形成された側とは反対側の主表面を示す。積層回路部２には、導体層６，６同士、導体層６と表層導体８、さらには導体層６と実装パッド１２を導通する複数のビア導体４が、セラミック誘電体層５の各々を厚さ方向に貫く形で設けられている。これらビア導体４により、層間の電気的接続がなされている。実装パッド１２は、下地導体１３とメッキ層１４とで構成される。なお、図示しないが、実装パッド１２上に、半田バンプや実装用ピンをロー材（半田を含む）を用いてロー付けした構造にすることもできる。

積層回路部２の第１主表面ＣＰ側において、抵抗体７および表層導体８の非形成領域は、表層セラミック部１１ａに被覆されている。この表層セラミック部１１ａは、積層回路部２のセラミック誘電体層５と同一材料にて構成され、同時焼成によりセラミック誘電体層５に一体化されている。また、抵抗体７および表層導体８のさらに上には、オーバコート層９が設けられている。ガラス組成物で構成されたオーバコート層９には、表層導体８の一部を露出させる形で開口９ａが設けられている。開口９ａに露出する表層導体８は、メッキ層１０によって被覆されている。このメッキ層１０の上には、集積回路チップ等の電子部品をフリップチップ接続するための半田バンプを設けることができる。すなわちオーバコート層９はソルダーダムの働きを持つ。本実施形態では、表層導体８が抵抗体７に直接接続している形を示しているが、表層導体８の形成形態はこれに限定されるわけではなく、半田バンプ形成のための端子パッド等についても表層導体８の概念に含まれる。なお、実装パッド１２が形成された第２主表面ＤＰ側についても、同様のオーバコート層９’が設けられる。

図３に、図１のセラミック回路基板１の部分拡大図を示す。図３に示すごとく、抵抗体７と表層導体８とは、表層導体８が抵抗体７に上からのりあげる形で重なり合っている。これにより、対向する１対の表層導体８，８が抵抗体７を介して導通している。抵抗体７と表層導体８，８との位置関係は、図５の上面模式図より容易に理解できる。こうした配置によれば、抵抗体７の真上に段差が生じることとなるが、本セラミック回路基板１では、抵抗体７の上に表層セラミック部１１ｂが配置されることにより、その段差が埋められる形になっている。なお、本明細書中の「上下方向」は当該セラミック回路基板１の厚さ方向を表す。

図３の断面図と直交する向きの断面図を図４に示す。この図によれば、符号で示した表層セラミック部１１ａと１１ｂの関係が明らかとなる。すなわち、図４に示すように、表層セラミック部１１ｂは、積層回路部２の主表面ＣＰを被覆する表層セラミック部１１ａと一体とされ、抵抗体７とオーバコート層９との間に位置しているものである。また、表層セラミック部１１ａと表層セラミック部１１ｂとは同一組成とされる。

図３に戻って説明する。抵抗体７の真上に表層セラミック部１１ｂが配置され、表層導体８が抵抗体７にのりあげてできる段差が消失することにより、表層セラミック部１１ｂの上面１１ｐと表層導体８の上面８ｐが面一となっている。さらに、表層導体８の上面８ｐは、ほぼ一定の高さ（積層回路部２の主表面ＣＰが基準）を呈している。すなわち、表層導体８は、抵抗体７と重なり合う位置ではその厚さが小に調整される一方、抵抗体７から面内にずれた位置ではその厚さが大に調整される。こうすることにより、抵抗体７の形状が表層導体８の上面８ｐに転写することを抑制している。

上記のような構造によると、抵抗体７に近接した位置に集積回路チップ等の電子部品を配置するうえで有利である。セラミック回路基板１に電子部品を実装するためには、たとえば図１に示すごとく、オーバコート層９に開口９ａを形成して半田バンプを設けることが行なわれる。オーバコート層９の平坦性が高い場合、電子部品の配置位置の自由度が高い。

これに対し、図６に示す従来のセラミック回路基板のように、一定の厚さを持つ抵抗体７１の両端に、回路パターンを構成する表層導体７０，７０がのりあげる配置で接続している場合、オーバコート層７２は形成範囲が比較的広範囲に渡るとともに、大きな凹凸を呈することとなる。電子部品の配置位置としては、このような凹凸部分を避ける必要性がある。

要するに、図３に示す本構成によれば、図６の従来構成よりも高密度実装に向いている。もちろん、オーバコート層９の形成位置が抵抗体７を覆う位置に限定されるわけではない。しかしながら、たとえば集積回路チップを表面実装する場合には、基板表面の平坦性が強く要求されるので、本セラミック回路基板１のような構造が有利となる。

また、図３に示すごとく、抵抗体７には当該抵抗体７を掘削する形で、抵抗率調整のためのレーザトリミング部７ａが形成されている。レーザトリミング部７ａは、オーバコート層９および表層セラミック部１１ｂを基板厚さ方向に貫通して形成される。図５に示すように、本実施形態ではレーザトリミング部７ａをＬ字状としているが、形状については種々調整することができる。また、レーザトリミング部７ａは、抵抗体７の酸化を防ぐためにエポキシ等の樹脂で保護（被覆）されていてもよい。

図１に戻って説明する。メッキ層１０は、たとえばＮｉ／Ａｕメッキ層で構成することができる。また、表層導体８に含有される金属と同種金属（たとえばＣｕ、Ａｇ）によるメッキ層と、該メッキ層上に形成されるＮｉ／Ａｕメッキ層とにより構成してもよい。メッキ層１０の厚さは、たとえば１μｍ以上１００μｍ以下に調整される。一方、表層導体８は、メッキ層１０の下地となるものであり、導体層６やビア導体４と同種の金属により構成されている。メッキ層１０上にはＳｎ−Ｐｂ共晶半田や、Ｓｎ−Ａｇ−Ｃｕ半田、Ｓｎ−Ａｇ半田などＰｂを含有しない半田による半田バンプを形成してもよい。

以下、上記セラミック回路基板１の製造工程について説明する。
セラミック回路基板１はセラミックグリーンシートを用いて製造される。該セラミックグリーンシートは、公知のドクターブレード法により製造することができる。まず、誘電体セラミックからなる原料セラミック粉末（たとえば、ガラスセラミック粉末の場合、ホウケイ酸ガラス粉末と、アルミナ、ＢａＴｉＯ_３等のセラミックフィラー粉末との混合粉末：平均粒径は０．３μｍ以上１μｍ以下程度）に溶剤（アセトン、メチルエチルケトン、ジアセトン、メチルイソブチルケトン、ベンゼン、ブロムクロロメタン、エタノール、ブタノール、プロパノール、トルエン、キシレンなど）、結合剤（アクリル系樹脂（たとえば、ポリアクリル酸エステル、ポリメチルメタクリレート）、セルロースアセテートブチレート、ポリエチレン、ポリビニルアルコール、ポリビニルブチラールなど）、可塑剤（ブチルベンジルフタレート、ジブチルフタレート、ジメチルフタレート、フタル酸エステル、ポリエチレングリコール誘導体、トリクレゾールホスフェートなど）、解膠剤（脂肪酸（グリセリントリオレートなど）、界面活性剤（ベンゼンスルホン酸など）、湿潤剤（アルキルアリルポリエーテルアルコール、ポチエチレングリコールエチルエーテル、ニチルフェニルグリコール、ポリオキシエチレンエステルなど）などの添加剤を配合して混練し、スラリーを作る。このスラリーを、ドクターブレードを用いてＰＥＴなどのバックシート上に塗布し、適度に乾燥させることにより、セラミックグリーンシートを得る。

次に、ビア導体形成用のメタライズペースト（以下、ビア導体用ペーストという）を調製する。使用する金属粉末は、たとえばＡｇ、ＡｇＰｔ、ＡｇＰｄ、Ａｕ、ＮｉおよびＣｕのいずれかにより構成され、平均粒径が２μｍ以上２０μｍ以下の範囲で調整されたものである。この金属粉末に、ブチルカルビトール等の有機溶剤を、適度な粘度が得られるように配合・調製することによりビア導体用ペーストが得られる。

次に、表層導体８および導体層６の形成に使用するメタライズペースト（以下、導体層用ペーストという）を調製する。使用する金属粉末は、ビア導体用ペーストで用いたものと同種類、かつ平均粒径が０．１μｍ以上３μｍ以下と小さく調整されたものが好適である。この金属粉末に、平均粒径５００ｎｍ以下（望ましくは１００ｎｍ以下、さらに望ましくは５０ｎｍ以下）の無機化合物粉末を０．５質量％以上３０質量％以下の範囲にて配合し、さらに、エチルセルロース等の有機バインダと、ブチルカルビトール等の有機溶剤を、適度な粘度が得られるように配合・調製することにより導体層用ペーストが得られる。なお、上記の無機化合物粉末には、セラミックグリーンシートの原料セラミック粉末を使用してもよいし、酸化アルミニウム（Ａｌ_２Ｏ_３）、二酸化珪素（ＳｉＯ_２）および酸化チタン（ＴｉＯ_２）の少なくとも１種からなる無機化合物粉末（平均粒径１００ｎｍ以下、望ましくは５０ｎｍ以下）を配合して使用してもよい。

次に、抵抗体７の形成に使用するペースト（以下、抵抗体用ペーストという）を調製する。具体的には、ＲｕＯ_２やＬａＢ_６などの導電体粉末、ホウケイ酸系ガラス組成物の粉末および有機バインダを混錬することにより、抵抗体用ペーストを作製できる。たとえば、平均粒径０．０１μｍ以上２０μｍ以下に調整したＲｕＯ₂ 粉末１００質量部に対し、ガラス粉末を５０質量部以上５００質量部以下の範囲で混合し、前記した有機バインダをＲｕＯ₂ 粉末１００質量部に対して５質量部以上２０質量部以下の範囲で配合する。

上記のようにして作製したセラミックグリーンシートおよびメタライズペーストを用い、次のようにして未焼成回路基板を作製する。まず、図７に示すごとく、予め作製したセラミックグリーンシート２５の所定位置にパンチング、レーザ等の手法により貫通孔を形成し、ビア導体用ペーストを充填することで未焼成のビア導体４を形成する。こののち、スクリーン印刷法等の方法により導体層用ペーストを該セラミックグリーンシート２５の主表面上に印刷することにより、未焼成の導体層６を形成する。こうしてビア導体４および導体層６の形成が完成すれば、その上に別のセラミックグリーンシート２５を重ね、さらにパターン印刷／セラミックグリーンシート積層の工程を繰り返す。そして、一方の主表面（第１主表面ＣＰ）にはビア導体４が露出し、他方の主表面（第２主表面ＤＰ）上には実装パッド１２の下地導体１３を形成するようにして、未焼成の積層体２０を得る。そして、この積層体２０の第１主表面ＣＰ側に、抵抗体７と表層導体８’とをこの順番で印刷形成する。これにより、未焼成回路基板３０が得られる（基板作製工程）。抵抗体７の印刷には抵抗体用ペーストを、表層導体８’の印刷形成には導体用ペーストをそれぞれ用いる。

なお、ビア導体４、導体層６、抵抗体７および下地導体１３等については、便宜上、焼成前と焼成後の符号を同一にすることを断っておく。

次に、図８に示すように、未焼成回路基板３０に対し、スクリーン印刷法等の印刷法によりセラミックペースト１８を塗布する。これにより、未焼成回路基板３０の主表面上に、セラミックペースト塗布層４０，４１が形成される。セラミックペースト塗布層４０，４１の形成厚さは、たとえば表層導体８と抵抗体７がうっすら被覆される程度に調整すればよい。

セラミックペースト１８は、未焼成回路基板３０を構成するセラミックグリーンシート２５と実質的に同一組成の無機材料と、溶媒、結合剤等の有機材料とを調製したものを好適に使用できる。具体的には、セラミックペースト１８としては、セラミックグリーンシート２５の作製に用いたグリーンシート成形用スラリーをそのまま使用することができる。また、有機溶媒等の種類や、有機材料と無機材料との配合比率については、印刷容易性を高めるためにグリーンシート成形用スラリーとは異ならせるようにしてもよい。なお、セラミックペースト１８の印刷工程が終了したら、セラミックペースト塗布層４０，４１に含有される有機溶媒等を適度に除去するために、未焼成回路基板３０ごと乾燥炉で乾燥させてもよい。

次に、セラミックペースト塗布層４０，４１を形成した上から、予め成形した第２のセラミックグリーンシート４２を積層・圧着してセラミックグリーン被覆層２６，２２を形成する（被覆工程）。被覆工程は、セラミックペースト１８の塗布工程と、第２のセラミックグリーンシート４２の貼り合わせ工程とで構成されることとなる。セラミックグリーン被覆層２６，２２を形成するには、ペースト塗布工程と、シート貼り合わせ工程とのいずれか一方で事足りるとも考えられる。しかしながら、ペースト塗布工程のみだと、セラミックペースト１８に含有される有機溶媒等が抵抗体７や表層導体８’に染み込んで、それらが膨潤し、大きな形状鈍りを招く可能性がある。他方、予め成形したグリーンシートを積層させるだけならば、抵抗体７および表層導体８’の膨潤の問題は生じにくい。しかしながら、隣り合う表層導体８’，８’の間まで隈なく充填する観点ではペースト印刷による方法に分がある。したがって、両方を併用することに意義が認められる。

以上のように、本実施形態の方法によれば、表層導体８が密集して配置されている場合でも、セラミックペースト１８が隅々まで行きわたり、表面凹凸の小さいセラミックグリーン被覆層２６，２２を形成できる。すると、後述する拘束シート２４，２４の拘束力が面内で均一に作用するようになるので、焼成ひずみの低減効果をよりいっそう期待できる。また、セラミックペースト１８の印刷は、未焼成回路基板３０の表面全体に行なってもよいし、抵抗体７および表層導体８’の非形成領域にのみ選択的にセラミックペースト１８が載るようにパターン印刷を行なってもよい。この方法によれば、流動性を有するセラミックペースト１８の塗布量を比較的少量で済ませつつ、第２のセラミックグリーンシート４２を積層することから、有機溶媒の染み込みによる抵抗体７および表層導体８’の膨潤を極力抑えることができる。なお、２つの工程（ペースト塗布工程、シート貼り合わせ工程）の間に、乾燥工程を挟んでもよい。

次に、未焼成回路基板３０の両面に、その未焼成回路基板３０の焼成温度では焼結されない難焼結性無機材料を主体として含む拘束シート２４，２４を積層する（拘束工程）。本実施形態のように、セラミック回路基板１を低温焼成セラミック（ガラスセラミック）で構成する場合には、拘束シート２４，２４は、たとえばＡｌ_２Ｏ_３、ＺｒＯ_２およびＢＮから選択される１種以上の難焼結性無機材料を主体とするセラミックグリーンシートにより構成することができる。すなわち、この拘束シート２４，２４は、セラミックグリーン被覆層２６，２２および未焼成回路基板３０の焼成温度では焼結されない組成のものであればよい。なお、「主体とする」若しくは「主体として含む」とは、質量％で最も多く含有することを意味する。

次に、図９に示すごとく、拘束シート２４，２４によって拘束された未焼成回路基板３０を、拘束シート２４，２４が焼結されない範囲の温度で焼成する。この焼成温度域は、未焼成回路基板３０およびセラミックグリーン被覆層２６，２２が焼結かつ一体化され、拘束シート２４，２４が焼結されない範囲の温度である。こうして、拘束シート２４，２４に拘束されたセラミック回路基板３２を作製することができる（焼成工程）。なお、上記の焼成温度域は、低温焼成セラミックで一般的な８００℃以上１０００℃以下（たとえば９５０℃）とすることができる。また、大気圧よりも加圧した雰囲気で焼成したり、拘束シート２４，２４を機械的に加圧しながら焼成したりしてもよい。

焼成終了時のセラミック回路基板３２（ワーク基板）は、セラミックグリーン被覆層２６に由来するセラミック層３４を有する。セラミック層３４は、表層導体８’を被覆するセラミック被覆層３５と、隣り合う表層導体８’，８’間を埋める役割を持つ表層セラミック部１１ａと、抵抗体７を被覆する表層セラミック部１１ｂで構成される。このセラミック回路基板３２から、拘束シート２４，２４と、表層導体８’を被覆するセラミック被覆層３５と、表層導体８’の一部を湿式サンドブラストや研磨により除去し、表層導体８を基板表面に露出させる（除去工程）。拘束シート２４，２４とセラミック被覆層３５の両者の除去容易性は互いに異なるので、それらの除去手法を互いに異ならせてもよい。具体的には、拘束シート２４，２４を湿式サンドブラストにより除去し、セラミック被覆層３５と表層導体８’の一部については機械研磨や化学エッチング若しくはそれらの組み合わせにより除去するといった手順を示せる。

上記の除去工程について詳しく説明する。除去工程においては、セラミック被覆層３５の除去とともに抵抗体７にのりあげた表層導体８’を減厚することにより、図１１（ａ）に示すごとく、抵抗体７の上にセラミックグリーン被覆層２６に基づく表層セラミック部１１ｂを残しつつ、表層導体８を露出させることができる。焼成終了時の表層導体８’の一部を除去することにより、抵抗体７と重なり合う部分が減厚された表層導体８を得るために、次の点に留意することが重要である。

まず、図１１（ｂ）に示すごとく、焼成工程終了時の寸法で、表層導体８’の厚さｔ_１が抵抗体７の厚さｔ_２よりも大となっていることが重要である。そうしないと、除去工程においてセラミック被覆層３５の除去とともに、表層導体８’を抵抗体７にのりあげていない部分の高さに達するまで減厚していったとき、表層導体８と抵抗体７との接続性が損なわれる可能性がある。したがって、基板作製工程における抵抗体７および表層導体８’の形成厚さ調整が重要である。本実施形態では、図１１（ｃ）に示すごとく、表層導体８’の印刷厚さｔ_１０が、抵抗体７の印刷厚さｔ_２０よりも必ず大となるように、基板作製工程を行なうようにしている。

なお、セラミック被覆層３５と表層セラミック部１１ａ，１１ｂとは、ともにセラミックグリーン被覆層２６が焼成されたものである。表層導体８’とセラミック被覆層３５とは一体化しているものの、セラミック被覆層３５の厚さｄ１が十分に小さければ（たとえば５０μｍ以下）、その除去は比較的容易であり、異物もほとんど残留しない。

また、被覆工程においては、セラミックグリーン被覆層２６，２２の厚さを１μｍ以上５０μｍ以下の範囲で調整することが望ましい。セラミックグリーン被覆層２６，２２の厚さが１μｍ未満の場合、拘束力を面内で均一化する作用を十分に得られなくなる。他方、厚さが５０μｍを超えると、焼成後において表面導体上に分厚いセラミック被覆層が形成されることとなり、これを除去することが困難となったり、除去工程に費やされる時間が著しく増大したりする。その結果、生産性が犠牲になる恐れがある。また、未焼成回路基板３０の抵抗体７および表層導体８’が形成された面をプレス加工により少し平坦化したのち、上記の被覆工程を行なうようにしてもよい。そうすることで、抵抗体７や表層導体８’が下地にややめり込む形となり、その結果、セラミックグリーン被覆層２６，２２の形成厚さを若干減じることができるようになる。

なお、第２主表面ＤＰ側に関しても、第１主表面ＣＰ側と同様にして、下地導体１３を覆うセラミック被覆層３７を除去する。セラミック被覆層３７は、セラミックグリーン被覆層２２の焼成品たるセラミック層３８の一部であり、その厚さｄ２は、第１主表面ＣＰ側のセラミック被覆層３５の厚さｄ１に概ね等しい。セラミック層３８の一部は、第２主表面ＤＰを覆う表層セラミック部３６として残余することとなる。

次に、図１０に示すごとく、基板表面に露出した表層導体８の上、さらには表層セラミック部１１ａ，１１ｂの上にオーバコート層９を形成する（オーバコート層形成工程）。オーバコート層９は、表層導体８と重なる位置において、外部接続端子用の開口９ａが設けられる。同様のオーバコート層９’は、下地導体１３が露出する裏面側にも形成される。オーバコート層９，９’は、鉛ケイ酸系あるいは鉛ホウケイ酸系低融点ガラス組成物を含有するガラスペーストをスクリーン印刷法等によって塗布し、これを焼き付けることによって形成できる。このガラスペーストの焼成温度域は、未焼成回路基板３０の焼成温度域よりも低い温度域とする。

次に、オーバコート層９の開口９ａから露出する表層導体８上にメッキ層１０を形成する（メッキ工程）。同様に、反対側についても、下地導体１３上にメッキ層１４を形成して実装パッド１２を得る。このメッキ工程は、表層導体８と同種金属のメッキ工程とすることができ、メッキ層１０はたとえばＣｕメッキ層またはＡｇメッキ層とすることができる。また、これらのメッキ層の上に、さらにＮｉ／Ａｕメッキ層を形成することで、ピット等の少ないメッキ金属層上にＮｉ／Ａｕメッキ層を形成することができる。この手順によれば、より緻密なＮｉ／Ａｕメッキ層を形成できることになり、メッキ層１０の半田濡れ性の向上に寄与する。ただし、表層導体８上に無電解Ｎｉ／Ａｕメッキ層を直接形成してもよい。また、メッキにより導電バンプを形成するようにしてもよい。

次に、オーバコート層９を介して抵抗体７にレーザ光を照射し抵抗率調整を行なう（レーザトリミング工程）。この工程によって形成されるレーザトリミング部７ａをエポキシ等の樹脂で被覆・保護すれば、抵抗体７の酸化防止を図れるので好適である。以上に説明した各工程を経て、セラミック回路基板１が作製される。

なお、本実施形態で示したセラミック回路基板１は、一般には図２に示すように、多数個取りセラミック回路基板８５の形で製造される。個々のセラミック回路基板１は、分割溝１１２に沿って折り取りされる。製造されるセラミック回路基板が、分割により複数のセラミック回路基板１となる連結セラミック回路基板８５である場合には、反り問題がいっそう深刻となるので、本発明の製造方法を適用することが特に有効である。

セラミック回路基板の断面模式図。 多数個取りセラミック回路基板の模式図。 図１の部分拡大断面図。 図３の断面図と直交する向きの断面図。 抵抗体と表層導体の拡大上面図。 従来のセラミック回路基板における抵抗体の拡大断面図。 図１のセラミック回路基板の製造工程説明図。 図７に続く工程説明図。 図８に続く工程説明図。 図９に続く工程説明図。 表層導体の形成手法の説明図。

符号の説明

１ セラミック回路基板
２ 積層回路部
４ ビア導体
５ セラミック誘電体層
６ 導体層
７ 抵抗体
７ａ レーザトリミング部
８ 表層導体
９ オーバコート層
１０ メッキ層
１１ａ，１１ｂ 表層セラミック部
１８ セラミックペースト
２０ 積層体
２２，２６ セラミックグリーン被覆層
２４ 拘束シート
２５ 第１のセラミックグリーンシート
３０ 未焼成回路基板
３４ セラミック層
３５ セラミック被覆層
４０，４１ セラミックペースト塗布層
４２ 第２のセラミックグリーンシート
ＣＰ 第１主表面

Claims (7)

1. 第１のセラミックグリーンシートと導体層とを積層してなる積層体の主表面上に、受動素子およびその受動素子に接続する表層導体が配置された未焼成回路基板を作製する基板作製工程と、
   前記未焼成回路基板の前記受動素子および前記表層導体を形成した面に、同時焼成により前記未焼成回路基板に一体化されるセラミックペーストを塗布してセラミックペースト塗布層を形成したのち、さらにその上に、前記同時焼成により前記セラミックペースト塗布層に一体化される第２のセラミックグリーンシートを積層し、それらセラミックペースト塗布層と第２のセラミックグリーンシートとで構成されるセラミックグリーン被覆層により、前記受動素子および前記表層導体を被覆する被覆工程と、
   前記受動素子および前記表層導体が被覆された前記未焼成回路基板の両面に、該未焼成回路基板の焼成温度では焼結されない難焼結性無機材料を主体として含む拘束シートを積層し、該拘束シートにより前記セラミックグリーン被覆層とともに前記未焼成回路基板を拘束する拘束工程と、
   前記拘束シートによって拘束された前記セラミックグリーン被覆層および前記未焼成回路基板を、それらが焼結および一体化され、且つ、前記拘束シートが焼結されない範囲の温度で焼成して、前記拘束シートにより拘束されたセラミック回路基板を作製する焼成工程と、
   前記拘束シートにより拘束された前記セラミック回路基板から前記拘束シートと、前記被覆工程において形成した前記セラミックグリーン被覆層に基づくセラミック層のうち、前記表層導体を被覆するセラミック被覆層を除去し、前記表層導体を基板表面に露出させる除去工程と、
   を備えることを特徴とするセラミック回路基板の製造方法。
2. 前記セラミックペーストは、前記第１のセラミックグリーンシートと実質的に同一組成の無機材料と、溶媒や結合剤としての有機材料とを調製したものであることを特徴とする請求項１記載のセラミック回路基板の製造方法。
3. 前記第２のセラミックグリーンシートを構成する無機材料と、前記第１のセラミックグリーンシートを構成する無機材料とは、実質的に同一組成であることを特徴とする請求項２記載のセラミック回路基板の製造方法。
4. 前記受動素子が抵抗体として構成され、
   前記基板作製工程は、前記積層体の主表面上に、前記抵抗体と、これにのりあげる配置で接続する前記表層導体とを形成する操作を含むものとされ、
   前記焼成工程終了時の寸法で、前記表層導体の厚さが前記抵抗体の厚さよりも大となるように、それら抵抗体および表層導体の焼成前の形成厚さ調整を行ない、
   前記除去工程においては、前記セラミック被覆層の除去とともに前記抵抗体にのりあげた前記表層導体を減厚することにより、前記抵抗体の上に前記セラミックグリーン被覆層に基づくセラミック部を残しつつ、減厚された前記表層導体を露出させることを特徴とする請求項１ないし３のいずれか１項に記載のセラミック回路基板の製造方法。
5. 前記セラミック部を貫通して前記抵抗体にレーザ光を照射しその抵抗体の抵抗率調整を行なうレーザトリミング工程をさらに備えることを特徴とする請求項４記載のセラミック回路基板の製造方法。
6. 前記抵抗体の真上に、その抵抗体を被覆する前記セラミック部と前記表層導体との両者にまたがるようオーバコート層を形成するオーバコート層形成工程をさらに備えることを特徴とする請求項４または５記載のセラミック回路基板の製造方法。
7. 前記除去工程を経て露出された前記表層導体上にメッキ層を形成するメッキ工程をさらに備えることを特徴とする請求項１ないし６いずれか１項に記載のセラミック回路基板の製造方法。

Images