JP3511982B2 - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法Info
- Publication number
- JP3511982B2 JP3511982B2 JP2000178796A JP2000178796A JP3511982B2 JP 3511982 B2 JP3511982 B2 JP 3511982B2 JP 2000178796 A JP2000178796 A JP 2000178796A JP 2000178796 A JP2000178796 A JP 2000178796A JP 3511982 B2 JP3511982 B2 JP 3511982B2
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- ceramic laminate
- laminate
- layer
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000000919 ceramic Substances 0.000 claims description 166
- 238000010304 firing Methods 0.000 claims description 53
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000000843 powder Substances 0.000 claims description 16
- 239000010410 layer Substances 0.000 description 118
- 239000000758 substrate Substances 0.000 description 27
- 230000008569 process Effects 0.000 description 15
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000011230 binding agent Substances 0.000 description 6
- 238000001354 calcination Methods 0.000 description 6
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000009412 basement excavation Methods 0.000 description 3
- 238000002788 crimping Methods 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000009461 vacuum packaging Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B38/00—Ancillary operations in connection with laminating processes
- B32B38/10—Removing layers, or parts of layers, mechanically or chemically
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2310/00—Treatment by energy or chemical effects
- B32B2310/08—Treatment by energy or chemical effects by wave energy or particle radiation
- B32B2310/0806—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation
- B32B2310/0843—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation using laser
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2315/00—Other materials containing non-metallic inorganic compounds not provided for in groups B32B2311/00 - B32B2313/04
- B32B2315/02—Ceramics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mechanical Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
を搭載するためのキャビティを有した多層配線基板の製
造方法に関するものである。
とする各種電子機器は、小型化、多機能化が強く要求さ
れており、それに伴って、各種電子機器のキーデバイス
であるLSI等の半導体デバイスにおいても、高密度
化、多機能化、高信頼化等が飛躍的に進められている。
そして、そうした半導体デバイスを多層配線基板上に信
頼性良く搭載するためには、高精度の実装技術を確立す
ることが必要である。
めの多層配線基板としては、耐熱性に優れ、高密度配線
化の可能なセラミック多層基板が多用されている。この
セラミック多層基板は、たとえば、セラミックグリーン
シートに導体パターンおよびビアホールを形成し、これ
を複数枚積み重ね、圧着処理を施した後、焼成処理に供
することによって作製される。
うしたセラミック多層基板においても、小型化、高密度
化が要求されており、これらセラミック多層基板に半導
体デバイスを搭載したモジュール部品についても、同様
に、小型化、高密度化が要求されている。特に、移動体
通信用の端末機器におけるモジュール部品は、そのよう
な要求が厳しく、そのさらなる低背化(薄型化)が必要
とされている。
るためには、基板内に、半導体デバイス等を収納するた
めのキャビティを形成することが有効である。すなわ
ち、キャビティを有したセラミック多層基板を準備し、
そのキャビティ内に半導体デバイス等を収納することに
よって、モジュール部品全体としての低背化を達成する
ことができる。
は、通常、キャビティとなる開口部を有したセラミック
グリーンシートを順次積層し、さらに、得られたグリー
ンシート積層体を圧着処理に供した後、焼成処理を施す
ことによって作製されている。つまり、従来の手法で
は、その圧着処理時には、すでに、グリーンシート積層
体にキャビティが形成されている。
処理時にキャビティ周辺にひび割れが発生することがあ
り、さらには、キャビティ底面が歪んで半導体デバイス
の搭載が困難になることがある。特に、キャビティ底面
の歪みは、高精度かつ高密度のデバイス実装を妨げるも
のであって、モジュール部品の信頼性向上や高密度化の
大きな障害になっている。
は、グリーンシート積層体の圧着処理に、圧着圧力が積
層体に均一に加わっていないことによるものと考えられ
ている。すなわち、キャビティを有したグリーンシート
積層体に上下から平面的な圧力を加えただけでは、キャ
ビティ内とそれ以外に加わる圧力が異なってしまい、そ
のため、圧着処理後のグリーンシート積層体には、圧力
が加わった部分と加わらなかった部分とが存在すること
になる。
ト積層体全体に均一な圧着圧力を加えるための手法がい
くつか提案されている。
は、開口部を有したセラミックグリーンシートを積層
し、得られたキャビティ付きのグリーンシート積層体を
一対のゴムシートで挟んだ状態で真空パックした後、焼
成処理に供するといった手法が開示されている。ところ
が、この手法によれば、グリーンシート積層体の全方向
から均一な圧力を加え、圧着処理を実現できるるもの
の、ゴムシートによってキャビティ側壁に不必要な力が
加えられ、その部分がだれてしまうことがある。あるい
は、ゴムシートがキャビティ内に入り込みすぎて、キャ
ビティ底部が盛り上がってしまう可能性もある。
は、キャビティ付きグリーンシート積層体の表面および
キャビティ内に、グリーンシート積層体の焼結温度より
も焼結温度の高い無機粉末層を設け、さらにキャビティ
内にはこれと同形状のグリーンシート(グリーンシート
積層体と同材質のもの)を配置し、これを一括に加圧し
た後、焼成処理に供することによって、キャビティを有
したセラミック多層基板が得られる旨開示されている。
全体に均一な圧力を加えることができるため、キャビテ
ィ底面の平坦性を保ち、かつ、キャビティ周辺の変形や
割れを抑制することができるが、キャビティ内に無機粉
末層を充填する工程や、キャビティ内にグリーンシート
(グリーンシート積層体と同材質のもの)を配置するた
めの工程等、多数の複雑な工程を含んでしまい、生産効
率が低下してしまう。
り、その目的は、平坦性に優れたキャビティを有する多
層配線基板を容易に効率良く製造することにある。
題を解決するために鋭意検討を重ねた結果、グリーンシ
ート積層体のような積層体の層間に、各層同士が密着す
るのを妨げ、それらが剥離し易くなるような層(以下、
剥離層と称する。)を形成しておき、そして、この剥離
層がキャビティ底面となるように前記積層体の一部を除
去することによって、平坦性に優れたキャビティを容易
に効率良く形成できることを見出した。
離層を有した未焼成セラミック積層体を形成する工程
と、前記未焼成セラミック積層体の一部を取り除いて、
前記剥離層を底面部としたキャビティを形成する工程
と、を有することを特徴とする、多層配線基板の製造方
法において、前記未焼成セラミック積層体の少なくとも
一方主面に、前記未焼成セラミック積層体の焼成条件で
は焼結しない難焼結性粉末を主成分とする拘束層を適用
し、これを前記未焼成セラミック積層体の焼成条件で焼
成した後、前記拘束層を除去する工程を有することを特
徴とする多層配線基板の製造方法に係るものである。ま
た、本願請求項2に係る発明は、剥離層を有した未焼成
セラミック積層体を形成する工程と、前記未焼成セラミ
ック積層体の焼成条件で焼成する工程と、前記焼成後の
セラミック積層体の一部を取り除いて、前記剥離層を底
面部としたキャビティを形成する工程と、を有する多層
配線基板の製造方法において、前記剥離層が未焼成セラ
ミック積層体の焼成条件では焼結しない難焼結性粉末を
主成分とすることを特徴とする多層配線基板の製造方法
に係るものである。
体を形成した後にキャビティを形成する手法であって、
積層体の層間、キャビティ底面となる位置には、各層同
士が密着するのを妨げ得る剥離層が形成されているの
で、それを底面とし、平坦性に優れたキャビティを容易
に効率良く形成することができる。
取り除いた際には、剥離層が残っていてもよいし、ある
いは、積層体の一部とともに取り除かれてもよい。な
お、本発明において、剥離層は、上述したように、積層
体を構成する層同士が密着するのを妨げ、かつ、それら
を剥離容易にならしめるといった作用を備える機能層で
あって、前記積層体の一部を取り除く時点で、掘削等に
よる剥離が容易となるようなものであればよい。たとえ
ば、その時点で、積層体と剥離層との接合強度が0.0
5MPa以下であることが望ましい。具体的には、剥離
層としては、たとえば積層体とは異なる材料組成を有し
たセラミック層、樹脂層、金属層等を好適に適用でき
る。
板の製造方法においては、前記積層体を未焼成セラミッ
ク積層体とし、この未焼成セラミック積層体の一部を取
り除いて、前記剥離層を底面部としたキャビティを形成
することができる。この未焼成セラミック積層体の少な
くとも一方主面に、未焼成セラミック積層体の焼成条件
では焼結しない難焼結性粉末を主成分とする拘束層を適
用する。未焼成セラミック積層体の層間、所定の位置に
剥離層を形成しておき、この未焼成セラミック積層体の
一部(キャビティに相当する未焼成セラミック)を掘削
等によって取り除くことにより、剥離層を底面としたキ
ャビティを形成することができ、さらに、これを未焼成
セラミック積層体の焼成条件の焼成処理に供し、拘束層
を除去することによって、キャビティを有したセラミッ
ク多層基板を形成することができる。すなわち、本願請
求項1にかかる発明は、たとえば、低温焼結性セラミッ
クを主成分とする未焼成セラミック積層体上に、その焼
成条件では焼結しない、たとえばアルミナやジルコニア
等の難焼結性粉末を主成分とする拘束層を密着せしめ、
これを未焼成セラミック積層体の焼成条件で焼成した
後、拘束層(ただし、焼成後、拘束層は難焼結性粉末か
らなる多孔質体となっている)を除去するといった、い
わゆる無収縮工法であり、これによって、平坦性の優れ
たキャビティを形成できるうえ、平面方向の収縮を実質
的に抑制した極めて高精度のセラミック多層基板を実現
できる。また、本願請求項2にかかる多層配線基板の製
造方法においては、前記積層体を未焼成セラミック積層
体とし、この未焼成セラミック積層体の一部を取り除い
て、前記剥離層を底面部としたキャビティを形成するこ
とができる。未焼成セラミック積層体の層間、所定の位
置に、セラミック積層体の焼成条件では焼結しない難焼
結性粉末を主成分とした剥離層を形成し、これを未焼成
セラミック積層体の焼成条件の焼成処理にする。その
後、この焼成後のセラミック積層体の一部(キャビティ
に相当する未焼成セラミック)を掘削等によって取り除
くことにより、剥離層を底面としたキャビティを形成す
ることができ、キャビティを有したセラミック多層基板
を形成することができる。すなわち、本願請求項2にか
かる発明は、たとえば、低温焼結性セラミックを主成分
とする未焼成セラミック積層体内に、その焼成条件では
焼結しない、たとえばアルミナやジルコニア等の難焼結
性粉末を主成分とする剥離層を有し、これを未焼成セラ
ミック積層体の焼成条件で焼成するものであり、焼成に
より剥離層は焼結しないため、焼成後のセラミック積層
体の一部を剥離しやすくなる。さらに剥離層がいわゆる
無収縮工法の拘束層と同様の機能を発揮するため、高精
度のセラミック多層基板を実現できる。剥離層は、シー
ト状のものであってもよいし、ペーストの印刷によるも
のであってもよい。
ス複合系、結晶化ガラス系、非ガラス系等の低温焼結性
の未焼成セラミック積層体であってもよいし、アルミ
ナ、ムライト、窒化アルミニウム、炭化ケイ素等を主成
分とした高温焼結性の未焼成セラミック積層体であって
もよい。また、この場合、剥離層は、未焼成セラミック
積層体とは異なる材料組成を有したセラミックを主成分
とする層を好適に用いることができる。また、剥離層
は、フィルムやシートによるものであってもよいし、塗
布や印刷等によるものであってもよい。
おいては、剥離層を有するセラミックグリーンシートと
それを有しないセラミックグリーンシートとを積層して
前記未焼成セラミック積層体を形成し、これを圧着した
後、前記剥離層を底面部としたキャビティを形成するこ
とができる。
層体は、その圧着処理前にはキャビティを有していない
ので、それ全体に均一な圧力を容易に加えることができ
る。つまり、圧着処理時の不均一な圧着圧力によって、
未焼成セラミック積層体に不必要な内部応力が残留する
ことが無い。したがって、平坦性に優れたキャビティを
形成することができ、ひいては、高精度のデバイス実装
を実現することができる。また、圧着工程の簡素化を達
成できるとともに、圧着条件の選択自由度も広げること
ができる。
に、前記剥離層を底面部としたキャビティを形成する場
合、未焼成セラミック積層体は比較的軟らかい状態にあ
るので、側壁が滑らかで加工性の良好なキャビティを形
成することができる。さらに、圧着後であって仮焼前に
前記剥離層を底面部としたキャビティを形成する場合、
仮焼後にキャビティを形成する場合に比べて、焼成炉か
ら未焼成セラミック積層体の出し入れをする必要が無
く、生産効率を向上することができる。
成セラミック積層体の場合、それを仮焼した後にキャビ
ティを形成してもよい。仮焼後、すなわち、脱バインダ
処理後に剥離層を底面部としたキャビティを形成する場
合、未焼成セラミック積層体は比較的もろくなってお
り、キャビティに相当する未焼成セラミックの除去が容
易である。他方、未焼成セラミック積層体の圧着後、仮
焼前にキャビティを形成する場合、除去するべき未焼成
セラミックのハンドリング性が良いといった利点を有す
る。
おいては、積層体の一方主面から剥離層に向かって刃を
入れ、積層体の一部を取り除くことによって、剥離層を
底面部としたキャビティを形成することができる。すな
わち、積層体を構成する層同士が、キャビティの底面部
となる位置で、剥離層によって互いに密着が阻害されて
いるため、一方主面から剥離層に向かって(望ましくは
キャビティ側壁となる位置に)刃を入れ、切れ込みを形
成することによって、キャビティに相当する部分を容易
に取り除くことができる。
数の層に剥離層を形成しておくことによって、これら複
数の剥離層を底面部とした多段のキャビティを形成する
ことができる。すなわち、前記積層体の異なる層にそれ
ぞれ剥離層を形成し、これらの剥離層を底面部としたキ
ャビティを形成することによって、多段キャビティを有
した多層配線基板(特にセラミック多層基板)を製造す
ることができる。
おいては、キャビティに半導体デバイスを搭載する工程
が含まれていてもよい。本発明によれば、上述したよう
に、平坦性に優れたキャビティを加工することができる
ので、ベアチップタイプの半導体デバイス等であって
も、高精度に実装することができ、信頼性の高いモジュ
ール部品を形成することができる。
実施の形態にしたがって説明する。
びセラミックフィラーを有機ビヒクルとともに混合・分
散して、スラリー状組成物を調製する。そして、このス
ラリー状組成物をドクターブレード法によってシート状
に成形し、低温焼結性のセラミックグリーンシート2お
よび2aを作製する。セラミックグリーンシート2およ
び2aには、必要に応じて、AgやCu等の配線パター
ンやビアホールを形成する。そして、キャビティの底面
層となるセラミックグリーンシート2aには、キャビテ
ィ底面となる部分に、アルミナを主成分とするペースト
を塗布して剥離層3を形成しておく。なお、剥離層3と
しては、アルミナを主成分とするセラミックグリーンシ
ートを用いてもよい。そして、図1に示すように、剥離
層3を有したセラミックグリーンシート2a、剥離層を
有しないセラミックグリーンシート2を順次積み重ね、
剥離層3を有した未焼成セラミック積層体1を形成す
る。
の金型に配し、その上面側から押し板を介して、たとえ
ば温度60℃、圧力2000kgf/cm2をかけ、未
焼成セラミック積層体1を圧着する。この圧着処理によ
って、剥離層3が設けられた箇所を除き、各セラミック
グリーンシート同士が密着、一体化される。
焼成セラミック積層体1に対し、キャビティの側壁とな
る位置4に刃5を入れ、キャビティの深さ(高さ)分だ
け、切り込みを入れる。すると、キャビティ底面となる
位置には剥離層3が形成されており、剥離層3は、その
上下セラミック同士の密着を妨げているので、キャビテ
ィ6に相当する未焼成セラミック2bが容易に除去され
る。そして、図3に示すように、未焼成セラミック積層
体1の所定位置には、底面9を有したキャビティ6が形
成される。なお、図示しないが、キャビティ6の底面9
は、それを上面から見下ろしたとき、ほぼ正方形となる
ように形成される。
ミック積層体1を脱バインダ処理し、引き続いて、焼成
処理に供する。たとえば、脱バインダ処理は450℃、
4時間、また、焼成処理は860℃、20分で実施する
ことができる。なお、脱バインダ処理の温度は200〜
600℃程度が望ましく、焼成処理温度は800〜10
00℃程度が望ましい。
ック積層体1が焼結してセラミック焼成体1’となり、
キャビティ6を備えたセラミック多層基板10が作製さ
れる。その後は、同じく図4に示すように、キャビティ
6内に半導体デバイス7を搭載し、半導体デバイス7と
セラミック多層基板10とをワイヤ8を介して接続する
ことによって、半導体デバイス7を搭載したセラミック
多層基板10(モジュール部品)を完成する。
ック積層体1の圧着処理時、未焼成セラミック積層体1
の全体に均一な圧力を加えることができるので、側壁に
だれ等が見られず、底部の平坦性に優れたキャビティを
形成することができる。具体的には、その焼成処理後、
平坦度が垂直方向/水平方向での表示で約20μm/1
0mm以下の極めて平坦性に優れたキャビティを形成す
ることができ、高精度のデバイス実装が可能となる。
1の実施形態と同様にして、剥離層13aおよび13b
を有した未焼成セラミック積層体11を形成する。ここ
で、未焼成セラミック積層体11は、剥離層13aを有
したセラミックグリーンシート12a、剥離層13bを
有したセラミックグリーンシート12bを、剥離層を有
しないセラミックグリーンシート12とともに順次積層
してなるものである。
定の金型に配し、第1の実施形態と同様の条件で圧着処
理を施すことによって、剥離層13aおよび13bが設
けられた箇所を除き、各セラミックグリーンシート同士
を密着、一体化させる。
a)の側壁となる位置14a、ならびに、第2段目の底
面(第2底面15b)の側壁となる位置14bに、第1
の実施形態と同様に、それぞれ刃を入れ、各底面の側壁
となる高さ分の切り込みを入れる。すると、第1底面1
5aとなる位置には剥離層13aが、第2底面15bと
なる位置には剥離層13bがそれぞれ形成されており、
その上下セラミック同士の密着が妨げられているので、
多段キャビティ16に相当する未焼成セラミック12c
が容易に除去される。すなわち、図6に示すように、第
1底面15a、第2底面15bをそれぞれ底面とする多
段キャビティ16を有した未焼成セラミック積層体11
が形成される。
同様に、脱バインダ処理後、焼成処理に供することによ
って、多段キャビティを有したセラミック多層基板を得
ることができる。さらに、半導体デバイスを搭載するこ
とによって、半導体デバイスを搭載したセラミック多層
基板(モジュール部品)を得ることができる。
ック積層体11の圧着処理時、未焼成セラミック積層体
11の全体に均一な圧力を加えることができるので、各
側壁にだれ等が見られず、また、各底部の平坦性に優れ
た多段キャビティを形成することができる。
と同様にして、剥離層23を有したセラミックグリーン
シート22a、剥離層を有しないセラミックグリーンシ
ート22を順次積み重ねて、そのほぼ中心位置に剥離層
23を備えた未焼成セラミック積層体21を形成する。
そして、未焼成セラミック積層体21の両主面には、拘
束層24、25をそれぞれ密着させて、図7に示すよう
に、拘束層24および25を備えた未焼成セラミック積
層体21を形成する。ここで、拘束層24および25
は、アルミナを主成分としたセラミックグリーンシート
を複数枚積層したものであって、未焼成セラミック積層
体21の焼成温度では焼結しないものである。
焼成セラミック積層体21を所定の金型に入れ、第1の
実施形態と同様の条件で、これを圧着処理に付す。する
と、剥離層3が設けられた箇所を除き、各セラミックグ
リーンシート同士が密着、一体化される。
刃を入れ、キャビティ側壁となる高さ分の切り込みを入
れる。すると、キャビティ底面となる位置には剥離層2
3が形成されているので、キャビティ27に相当する未
焼成セラミック22bが、拘束層24の一部(拘束層2
4a)とともに容易に除去され、図8に示すように、底
面29を有したキャビティ27が形成される。
同様に、脱バインダ処理後、焼成処理に供する。その
後、多孔質状態となっている拘束層24および25を湿
式ホーニング法等によって除去することによって、キャ
ビティを有したセラミック多層基板を得ることができ
る。さらに、半導体デバイスを搭載することによって、
半導体デバイスを搭載したセラミック多層基板(モジュ
ール部品)を得ることができる。
層体21の圧着処理時、未焼成セラミック積層体21の
全体に均一な圧力を加えることができるので、側壁にだ
れ等が見られず、底部の平坦性に優れたキャビティを形
成することができる。また、未焼成セラミック積層体の
の焼成温度では焼結しない難焼結性粉末を主成分とする
拘束層を密着させたまま、未焼成セラミック積層体の焼
成温度で処理しているので、平面方向への焼成収縮を抑
え、極めて高精度のセラミック多層基板を得ることがで
きる。
明したが、本発明は上述した実施形態に限定されるもの
ではない。
未焼成セラミック積層体の焼成後に、取り除くこともで
きる。すなわち、剥離層を有した未焼成セラミック積層
体を圧着して、未焼成セラミック積層体を一体化した
後、キャビティの側壁部となる箇所に切り込みを入れ、
ここで、切り込みを入れた箇所に、焼成後も剥離機能を
失わない剥離材(たとえば、未焼成セラミック積層体が
低温焼結セラミックからなるものであれば、アルミナ等
の難焼結性粉末を主成分とする材料)を注入し、さら
に、それを焼成処理に供した後、キャビティ形状に相当
する部分(焼結体)を除去することによってキャビティ
を形成してもよい。
側壁に相当する切れ込みを形成するため刃を入れたが、
たとえば、レーザーを用いて同様の切れ込みを形成する
ことも可能である。この場合、剥離層は、レーザー光を
吸収あるいは反射するような特性を有するものであるこ
とが望ましい。
ボンディングを介しての実装に限定されるものではな
く、フリップチップ実装等の形態であってもよいし、チ
ップサイズパッケージでの実装であってもよい。
は、セラミック多層基板の製造方法に限定されるもので
はなく、たとえばプリント配線基板のように、樹脂を主
成分とする多層配線基板の製造方法にも適用することが
できる。また、セラミック多層基板はシート積層による
ものであってもよいが、厚膜印刷によるものであっても
よい。
方法は、剥離層を有した未焼成セラミック積層体を形成
する工程と、未焼成セラミック積層体の一部を取り除い
て、剥離層を底面部としたキャビティを形成する工程
と、を有することを特徴とする、多層配線基板の製造方
法において、未焼成セラミック積層体の少なくとも一方
主面に、未焼成セラミック積層体の焼成条件では焼結し
ない難焼結性粉末を主成分とする拘束層を適用し、これ
を未焼成セラミック積層体の焼成条件で焼成した後、拘
束層を除去する工程を有するものであり、未焼成セラミ
ック積層体における所定の層の間には、各層同志の密着
を妨げ、それらを剥離し易くさせる剥離層が形成されて
いるので、これを底面としたキャビティを簡易に効率よ
く製造することができる。また、未焼成のセラミック多
層基板の少なくとも一方主面に拘束層を備えているの
で、平坦性の優れたキャビティを形成でき、平面方向の
収縮を実質的に抑制した極めて高精度のセラミック多層
基板を実現できる。また、本願請求項2にかかる多層配
線基板の製造方法は、剥離層を有した未焼成セラミック
積層体を形成する工程と、未焼成セラミック積層体の焼
成条件で焼成する工程と、焼成後のセラミック積層体の
一部を取り除いて、剥離層を底面部としたキャビティを
形成する工程と、を有する多層配線基板の製造方法にお
いて、剥離層が未焼成セラミック積層体の焼成条件では
焼結しない難焼結性粉末を主成分とするものであり、剥
離層は未焼成のセラミック積層体の焼成条件においては
剥離層は焼結しないため、焼成後のセラミック積層体の
一部を剥離しやすくなる。さらに剥離層がいわゆる無収
縮工法の拘束層と同様の機能を発揮するため、高精度の
セラミック多層基板を実現できる。
ク積層体の概略断面図である。
積層体のキャビティ側壁に相当する位置に刃を入れる際
の様子を示した概略断面図である。
未焼成セラミック積層体の概略断面図である。
(モジュール部品)の概略断面図である。
ク積層体の概略断面図である。
未焼成セラミック積層体の概略断面図である。
ク積層体の概略断面図である。
未焼成セラミック積層体の概略断面図である。
Claims (6)
- 【請求項1】 剥離層を有した未焼成セラミック積層体
を形成する工程と、前記未焼成セラミック積層体の一部
を取り除いて、前記剥離層を底面部としたキャビティを
形成する工程と、を有することを特徴とする、多層配線
基板の製造方法において、 前記未焼成セラミック積層体の少なくとも一方主面に、
前記未焼成セラミック積層体の焼成条件では焼結しない
難焼結性粉末を主成分とする拘束層を適用し、これを前
記未焼成セラミック積層体の焼成条件で焼成した後、前
記拘束層を除去する工程を有することを特徴とする多層
配線基板の製造方法 。 - 【請求項2】 剥離層を有した未焼成セラミック積層体
を形成する工程と、前記未焼成セラミック積層体の焼成
条件で焼成する工程と、前記焼成後のセラミック積層体
の一部を取り除いて、前記剥離層を底面部としたキャビ
ティを形成する工程と、を有する多層配線基板の製造方
法において、 前記剥離層が未焼成セラミック積層体の焼成条件では焼
結しない難焼結性粉末を主成分とすることを特徴とする
多層配線基板の製造方法。 - 【請求項3】 前記剥離層を有するセラミックグリーン
シートとそれを有しないセラミックグリーンシートとを
積層して未焼成セラミック積層体を形成し、これを圧着
した後、前記剥離層を底面部としたキャビティを形成す
ることを特徴とする、請求項1または2に記載の多層配
線基板の製造方法。 - 【請求項4】 前記未焼成セラミック積層体の一方主面
から前記剥離層に向かって刃を入れ、前記未焼成セラミ
ック積層体の一部を取り除いて、前記剥離層を底面部と
したキャビティを形成することを特徴とする請求項1乃
至3のいずれかに記載の多層配線基板の製造方法。 - 【請求項5】 前記未焼成セラミック積層体の複数の層
に前記剥離層を形成し、これらの剥離層を底面部とした
多段のキャビティを形成することを特徴とする、請求項
1乃至4のいずれかに記載の多層配線基板の製造方法。 - 【請求項6】 前記キャビティに半導体デバイスを搭載
する、請求項1乃至5のいずれかに記載の多層配線基板
の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000178796A JP3511982B2 (ja) | 2000-06-14 | 2000-06-14 | 多層配線基板の製造方法 |
TW090109105A TW595295B (en) | 2000-06-14 | 2001-04-17 | Method for making multilayer board having a cavity |
US09/860,020 US20010054481A1 (en) | 2000-06-14 | 2001-05-17 | Method for making multilayer board having a cavity |
GB0113101A GB2364828B (en) | 2000-06-14 | 2001-05-30 | Method for making multilayer board having a cavity |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000178796A JP3511982B2 (ja) | 2000-06-14 | 2000-06-14 | 多層配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001358247A JP2001358247A (ja) | 2001-12-26 |
JP3511982B2 true JP3511982B2 (ja) | 2004-03-29 |
Family
ID=18680167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000178796A Expired - Fee Related JP3511982B2 (ja) | 2000-06-14 | 2000-06-14 | 多層配線基板の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20010054481A1 (ja) |
JP (1) | JP3511982B2 (ja) |
GB (1) | GB2364828B (ja) |
TW (1) | TW595295B (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050017337A1 (en) * | 2003-07-21 | 2005-01-27 | Cherng-Chiao Wu | Stacking apparatus for integrated circuit assembly |
JP2005108950A (ja) * | 2003-09-29 | 2005-04-21 | Matsushita Electric Ind Co Ltd | セラミックモジュール部品およびその製造方法 |
DE10347450B4 (de) * | 2003-10-13 | 2006-05-18 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Keramiksubstrate mit integrierten mechanischen Strukturen zum direkten Fassen von optischen Bauelementen |
JP4543374B2 (ja) * | 2004-07-05 | 2010-09-15 | 日立金属株式会社 | 積層基板およびその製造方法 |
JP4028863B2 (ja) | 2004-09-10 | 2007-12-26 | 富士通株式会社 | 基板製造方法 |
US7326857B2 (en) * | 2004-11-18 | 2008-02-05 | International Business Machines Corporation | Method and structure for creating printed circuit boards with stepped thickness |
KR100849455B1 (ko) * | 2005-04-19 | 2008-07-30 | 티디케이가부시기가이샤 | 다층 세라믹 기판 및 그 제조 방법 |
DE102005037456B4 (de) * | 2005-08-01 | 2007-10-25 | Technische Universität Ilmenau | Verfahren zur Herstellung eines mehrlagigen Keramikverbundes |
JP4867276B2 (ja) * | 2005-10-14 | 2012-02-01 | 株式会社村田製作所 | セラミック基板の製造方法 |
JP2008159819A (ja) * | 2006-12-22 | 2008-07-10 | Tdk Corp | 電子部品の実装方法、電子部品内蔵基板の製造方法、及び電子部品内蔵基板 |
AT11663U1 (de) * | 2007-02-16 | 2011-02-15 | Austria Tech & System Tech | Haftverhinderungsmaterial, verfahren zum entfernen eines teilbereichs einer flächigen materialschicht sowie mehrlagige struktur und verwendung hiefür |
JP2008229789A (ja) * | 2007-03-22 | 2008-10-02 | Nec Corp | 凹部形成方法、凹部形成装置、及び凹部形成用材料 |
JP2009188096A (ja) * | 2008-02-05 | 2009-08-20 | Alps Electric Co Ltd | セラミック積層配線板の製造方法 |
US8193456B2 (en) * | 2008-06-30 | 2012-06-05 | Ngk Spark Plug Co., Ltd. | Electrical inspection substrate unit and manufacturing method therefore |
TWI392404B (zh) | 2009-04-02 | 2013-04-01 | Unimicron Technology Corp | 線路板及其製作方法 |
US8227904B2 (en) | 2009-06-24 | 2012-07-24 | Intel Corporation | Multi-chip package and method of providing die-to-die interconnects in same |
WO2011099820A2 (en) * | 2010-02-12 | 2011-08-18 | Lg Innotek Co., Ltd. | Pcb with cavity and fabricating method thereof |
TW201138029A (en) * | 2010-03-26 | 2011-11-01 | Kyocera Corp | Light-reflecting substrate, substrate which can be mounted in light-emitting element, light-emitting device, and process for production of substrate which can be mounted in light-emitting element |
CN103270819B (zh) * | 2010-10-20 | 2016-12-07 | Lg伊诺特有限公司 | 印刷电路板及其制造方法 |
DE102011109338B3 (de) * | 2011-08-03 | 2013-01-31 | Dietrich Reichwein | Vorrichtung zur Speicherung elektromagnetischer Energie |
CN102958293A (zh) * | 2011-08-29 | 2013-03-06 | 富葵精密组件(深圳)有限公司 | 具有断差结构的电路板的制作方法 |
US8988890B2 (en) * | 2012-08-29 | 2015-03-24 | Apple Inc. | Component mounting structures with breakaway support tabs |
CN103857209A (zh) * | 2012-11-28 | 2014-06-11 | 宏启胜精密电子(秦皇岛)有限公司 | 多层电路板及其制作方法 |
JP5842859B2 (ja) * | 2013-04-15 | 2016-01-13 | 株式会社村田製作所 | 多層配線基板およびこれを備えるモジュール |
EP3361841B1 (en) * | 2015-10-09 | 2020-07-01 | Hitachi Metals, Ltd. | Method for manufacturing multilayer ceramic substrate |
CN111341750B (zh) | 2018-12-19 | 2024-03-01 | 奥特斯奥地利科技与系统技术有限公司 | 包括有导电基部结构的部件承载件及制造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0493093A (ja) * | 1990-08-08 | 1992-03-25 | Risho Kogyo Co Ltd | 配線基板の電子部品収納用凹部形成方法 |
US5254191A (en) * | 1990-10-04 | 1993-10-19 | E. I. Du Pont De Nemours And Company | Method for reducing shrinkage during firing of ceramic bodies |
JP3225666B2 (ja) * | 1993-01-27 | 2001-11-05 | 株式会社村田製作所 | キャビティ付きセラミック多層ブロックの製造方法 |
US5800761A (en) * | 1996-10-08 | 1998-09-01 | International Business Machines Corporation | Method of making an interface layer for stacked lamination sizing and sintering |
US5858145A (en) * | 1996-10-15 | 1999-01-12 | Sarnoff Corporation | Method to control cavity dimensions of fired multilayer circuit boards on a support |
JP3547327B2 (ja) * | 1998-11-02 | 2004-07-28 | 松下電器産業株式会社 | セラミック多層基板の製造方法 |
-
2000
- 2000-06-14 JP JP2000178796A patent/JP3511982B2/ja not_active Expired - Fee Related
-
2001
- 2001-04-17 TW TW090109105A patent/TW595295B/zh not_active IP Right Cessation
- 2001-05-17 US US09/860,020 patent/US20010054481A1/en not_active Abandoned
- 2001-05-30 GB GB0113101A patent/GB2364828B/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
GB2364828B (en) | 2002-07-24 |
US20010054481A1 (en) | 2001-12-27 |
GB2364828A (en) | 2002-02-06 |
GB0113101D0 (en) | 2001-07-18 |
TW595295B (en) | 2004-06-21 |
JP2001358247A (ja) | 2001-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3511982B2 (ja) | 多層配線基板の製造方法 | |
US7569177B2 (en) | Method of producing ceramic multilayer substrates, and green composite laminate | |
JP2001060767A (ja) | セラミック基板の製造方法および未焼成セラミック基板 | |
JP2002094244A (ja) | セラミック多層基板の製造方法および未焼成セラミック積層体 | |
JP4557417B2 (ja) | 低温焼成セラミック配線基板の製造方法 | |
JP3711883B2 (ja) | 多層セラミック基板の製造方法 | |
EP2120522A1 (en) | Method for the production of laminated ceramic electronic parts | |
JP3591437B2 (ja) | 多層セラミック基板およびその製造方法ならびに電子装置 | |
JP2001185824A (ja) | セラミック配線基板及びその製造方法 | |
JP4048974B2 (ja) | 多層セラミック基板を備える電子部品の製造方法 | |
JP4595199B2 (ja) | 多層セラミック基板の製造方法 | |
JP4089356B2 (ja) | 多層セラミック基板の製造方法 | |
US6245185B1 (en) | Method of making a multilayer ceramic product with thin layers | |
JP3994795B2 (ja) | 積層型セラミック電子部品およびその製造方法 | |
JP4329253B2 (ja) | フリップチップ用セラミック多層基板の製造方法 | |
JPH1084056A (ja) | セラミック基板の製造方法 | |
JP4570423B2 (ja) | 電子部品の製造方法 | |
JP2002368421A (ja) | 多層セラミック基板の製造方法および多層セラミック基板 | |
KR101292040B1 (ko) | 저온동시소성세라믹스 기판의 제조방법 | |
JP4412891B2 (ja) | 複合体および複合積層体の製造方法、並びにセラミック基板の製造方法 | |
JP2004146701A (ja) | ガラスセラミック基板の製造方法 | |
JP2004179525A (ja) | 複合シート、積層部品およびそれらの製造方法 | |
JP2003224362A (ja) | セラミック多層基板の製造方法 | |
JP2005056977A (ja) | 積層セラミック基板の製造方法および誘電体積層デバイス | |
KR100900636B1 (ko) | 무수축 세라믹 기판의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031229 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140116 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |