TW595295B - Method for making multilayer board having a cavity - Google Patents

Method for making multilayer board having a cavity Download PDF

Info

Publication number
TW595295B
TW595295B TW090109105A TW90109105A TW595295B TW 595295 B TW595295 B TW 595295B TW 090109105 A TW090109105 A TW 090109105A TW 90109105 A TW90109105 A TW 90109105A TW 595295 B TW595295 B TW 595295B
Authority
TW
Taiwan
Prior art keywords
recess
release layer
green
ceramic
layer
Prior art date
Application number
TW090109105A
Other languages
English (en)
Inventor
Hideyuki Harada
Hiroshi Takagi
Original Assignee
Murata Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co filed Critical Murata Manufacturing Co
Application granted granted Critical
Publication of TW595295B publication Critical patent/TW595295B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00—Treatment by energy or chemical effects
    • B32B2310/08—Treatment by energy or chemical effects by wave energy or particle radiation
    • B32B2310/0806—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation
    • B32B2310/0843—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation using laser
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2315/00—Other materials containing non-metallic inorganic compounds not provided for in groups B32B2311/00 - B32B2313/04
    • B32B2315/02—Ceramics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

595295 五、 經濟部智慧財產局員工消費合作社印制衣 A7 -- ---.««« --------— 發明說明（f) [發明背景] 1. 發明領域 < 本發明係關於一種用於製造具有供安裝半導體元件的 凹處之多層板之方法。 2. 相關技藝之敘述 近年來，使得諸如行動電訊終端之各種電子裝置爲小 型化係已經變得極爲重要。此目標係藉著提高其被使用於 該等電子裝置之諸如大型積體電路(LSI)的半導體裝置之積 集度、多樣性、與可靠度所已經大不部份達成。欲進一步 加強該等電子裝置之小型化，係需開發出高精密度之安裝 技術以精密地安裝該等電子裝置於多層互連板上。 陶瓷多層板係針對此目的而已經被廣泛使用，因爲其 高終端電阻與高互連密度。舉例而言，該等多層陶瓷板係 藉著形成一導體圖案與穿孔於陶瓷綠片上、層壓此等薄片 、由壓力擠緊該等薄片、以及燒製該層壓體(laminate)所製 造。 爲了減小各種電子裝置之尺寸，係必須提高多層陶瓷 板之安裝密度。尤其是，較多的模組構件(包括半導體裝置 )係必須安裝於每單位面積之多層陶瓷板上。特別令人期望 的是，減小該等多層陶瓷板之厚度以順應朝向於縮小行動 電訊終端尺寸之趨勢。 此於厚度之減小係可藉著構成將半導體裝置安裝於其 中之凹處所達成。此型式之先前技術的多層陶瓷板係藉著 層壓複數個陶瓷綠片（各者具有設置供形成凹處之一開口） 3 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 裝--------ir--------- 請先閱讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 595295 A7 ___；_B7_____ 五、發明說明（y7) 、由壓力擠緊所產生的綠片、以及燒製該綠片層壓體而製 造。根據此製程，在層壓體係於壓力下被擠緊之前，凹處 係形成於陶瓷綠片層壓體中。 此習知製程係經常產生鄰近於凹處之碎裂(cracking)、 凹處側壁之彎曲（rounding)、及/或凹處底面之扭曲 (distortion)。該等碎裂、彎曲、或扭曲情形係妨礙或干擾半 導體裝置之安裝。凹處底面之扭曲係阻止半導體裝置之高 精密度、高密度安裝，且係對於模組構件之改良可靠度與 較高安裝密度的一嚴重阻礙。 有可能的是，鄰近於凹處之碎裂以及凹處側壁與底面 之扭曲係發生歸因於在擠緊時之壓力不平均施加至綠片層 壓體。當垂直壓力係施加至其中已經形成有凹處之綠片層 壓體時，介於凹處與層壓體其他區域之間的壓力係爲不同 ，造成產生不平均的內部應力於接合後之綠片層壓體中。 欲克服此問題，係已經提出供施加均勻擠緊壓力至綠 片層壓體整體之某些方法。 ， 舉例而言，日本尙未審查之專利申請公開案第9-39160 號係揭示一種方法:層壓具有開口形成於其之陶瓷綠片、於 真空下抽空介於一對橡膠片之間的綠片層壓體、以及燒製 該綠片層壓體。根據此種方法，一均勻壓力係可在由壓力 擠緊時以所有方向施加至綠片層壓體。然而，橡膠片之一 者係施加一不期望的力量至凹處壁部且可能彎曲對應部位 。再者，橡膠片可能達到凹處之底部角隅，而致使底面升 局。 , 4 $氏張尺度適用中國國家標準（CNS)A4規格（210>< 297公釐） " " (請先閱讀背面之注意事項再填寫本頁) C-----r — IW訂--------- P. 595295 A7 B7 五、發明說明（^) 根據日本尙未審查之專利申請公開案第8-245268號， 無機粉末層係設置於綠片層壓體之前表面與後表面上以及 於凹處中，無機粉末層係可在高於綠片層壓體的燒結溫度 之上的一溫度所燒結。具有如同凹處形狀之相同形狀且由 如同綠片層壓體之相同材料所構成的一綠片係置放於凹處 ，且該綠片層壓體係在施加供擠緊之垂直壓力後所燒製， 以備製一種具有凹處之多層陶瓷板。 根據此方法’一均勻壓力係可施加至整個綠片層壓體 ，而減少發生於鄰近凹處之變形與碎裂情形，同時維持凹 處底面之平面度。然而，此種方法係涉及供設置無機粉末 層於凹處以及供置放綠片於凹處之諸多麻煩的步驟，而造 成低生產效率。 [發明槪論] 是以，本發明之一個目的係提出一種供易於以高效率 製造多層板之方法，該多層板係具有凹處且展現優越之平 坦度。 本發明係已經審慎硏究用以解決上述問題之方式且已 經發現的是，其具有平底部與側面之一凹處係可容易且有 效地形成，藉著提供介於一個層壓體的介電層之間的一釋 出(release)層，且藉著移除部份之層壓體以使得釋出層係界 定該凹處之底面，該釋出層係禁止該等介電層於壓緊期間 之相互黏著。 \ 根據本發明，一種用於製造具有凹處之多層板之方法 係包含步驟:形成一合成體，其包含複數個介電層與設於介 5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) f — ！訂---------P, 經濟部智慧財產局員工消費合作社印製 595295 A7 B7 五、發明說明（广) 於其間的至少一個釋出層;及，藉著移除一部份之合成體以 形成一凹處’其具有由該釋出層所界定的一底面。 於用以製造具有凹處的多層板之較佳方法中，一實質 •上爲矩形的合成體係構成，且接著一凹處係形成於該合成 體中。由於防止介電層黏著之一釋出層係形成在介於介電 層之間的凹處底面位置，所產生的凹處之底面係平坦，且 該凹處之構成係爲有效。 該釋出層係可在部份合成體係移除之後仍保持，或者 是，該部份合成體與釋出層係可同時移除。< 於本發明中’該釋出層係一作用（functional)層，其防 止於合成體中的介電層之黏著，並有助於介電層之釋出， 且必須係例如藉著當部份合成體被移除時之挖掘 (excavation)所易於釋出。 較佳的是，介於合成體與釋出層之間的接合強度係 0.05MPa或更少者。超過0.05MPa之接合強度係可能禁止 介於介電層與釋出層之間的分離，並且可能損及該凹處底 -面之平坦度。較佳而言，釋出層係一陶瓷層、:樹脂層、或 金屬層，其係由不同於介電層之材料所構成。本文所使用 之辭語“介電層”係意指具有至少爲1之介電常數的一介 電層，舉例而言，係可爲一陶瓷層或樹脂層。 [圖式簡單說明] 由參照隨附圖式之本發明的以下說明，本發明之其他 特點與優點係將更爲顯明。 第一圖係根據本發明第一實施例之一綠陶瓷合成體的 6 , 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -裝------Γ — !訂---------· 經濟部智慧財產局員工消費合作社印製 595295 A7 B7 五 發明說明（ 截面圖； (請先閱讀背面之注意事項再填寫本頁) 第二圖係截面圖，說明當刃狀物係插入至對應於第一 實施例之綠陶瓷合成體中的一凹處側壁之位置的狀態； 1 第三圖係根據本發明第一實施例之其中已形成有一凹 處之綠陶瓷合成體的截面圖； 第四圖係根據本發明第一實施例之一多層陶瓷板(模組 構件)的截面圖； 第五圖係根據本發明第二實施例之一綠陶瓷合成體的 截面圖； 第六圖係本發明第二實施例之具有一凹處之綠陶瓷合 成體的截面圖； 第七圖係根據本發明第三實施例之一綠陶瓷合成體的 截面圖;及 第八圖係於第三實施例之具有一凹處之綠陶瓷合成體 的截面圖。 p [元件符號說明] 經濟部智慧財產局員工消費合作社印製 1 綠陶瓷合成體(composite) 1， 燒結後的陶瓷緊密體(compact) 2、2a 陶瓷綠片(green sheet) 2b 綠陶瓷體 < 3 釋出層(release layer) 4 位置 5 刃狀物(knife edge) 6 凹處(cavity) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 595295 A7 _B7 五、發明說明（^ ) 經濟部智慧財產局員工消費合作社印製 7 半導體元件 8 接線 9 底面 10 多層陶瓷板 11 綠陶瓷合成體 12 、 12a 、 12b 陶瓷綠片 12c 綠陶瓷體 13a 、 13b 釋出層 14a 對應第一底面之位置 14b 對應第二底面之位置 15a 第一底面’ 15b 第二底面 16 階狀(stepped)凹處 21 綠陶瓷合成體 22 > 22a 陶瓷綠片 22b 綠陶瓷體 23 釋出層 24、25 抑制層(constraining layer) 24a 抑制層之一部份 26 對應於凹處側壁之位置 27 凹處 29 底面 (請先閱讀背面之注意事項再填寫本頁) -裝 —I I ϋ ί · 一口，I I ϋ «n ϋ i ϋ - [較佳實施例詳細說明] ‘ 於根據本發明較佳實施例之用於製造具有凹處之多層 8 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 595295 經濟部智慧財產局員工消費合作社印製 A7 B7 發明說明（y) 板的方法中，複數個陶瓷綠片係層壓以構成一綠陶瓷合成 體，其中一釋出層係位在介於二個相鄰的陶瓷綠片之一部 位’該釋出層係界定欲形成於多層板中之一凹處的底部。 在該等陶瓷綠片係層壓(較佳爲藉著擠壓緊密）之後，位在 釋出層上方之一部份的綠陶瓷合成體係藉由抽空方式或類 似者所移除，以形成由釋出層所界定之底面的一凹處。接 著，該合成體係燒結以構成一種其中形成有凹處之多層陶 瓷板。 舉例而言，綠陶瓷合成體係可由低溫燒結材料或高溫 燒結型式者所構成，低溫燒結材料係諸如合成玻璃、結晶 化玻璃、或非玻璃者，高溫燒結型式者係主要由礬土(氧化 鋁)(alumina)、富鋁紅柱石(耐火矽酸鋁）(muiiite)、氮化鋁、 或碳化矽。於此例中，釋出層係較佳由具有成分不同於綠 陶瓷合成體者之陶瓷材料所組成，俾使其係將不會在供燒 結該綠陶瓷合成體之燒製條件下被燒結。以此方式，釋出 層係可易於在綠陶瓷合成體已經燒製後而自該凹處底部所 移除。釋出層係可爲例如一薄膜或薄片，且係可藉由例如 塗覆或印製方式所形成。 ' 於用以製造具有凹處形成於其內之多層板的較佳方法 中’至少一個具有釋出層之陶瓷綠片與複數個不具有任何 釋出層之陶瓷綠片係層壓在一起以構成綠陶瓷合成體，該 綠陶瓷合成體係較佳由均勻的垂直壓力所結成一體，且具 有由釋出層所界定底面之一凹處係藉由控掘或類似者所形 成。 9 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) ---------•訂·--------· 經濟部智慧財產局員工消費合作社印製 595295 A7 B7 五、發明說明（（f )_ 由於並無凹處係在綠陶瓷合成體之擠緊前所形成，均 勻壓力係可易於施加至整個綠陶瓷合成體。因此，綠陶瓷 合成體並未具有不期望的殘餘內部應力，其歸因於擠緊步 驟時之不均壓力載入。是以，在燒結之後，凹處係不具有 碎裂情形並且具有平坦的側面與底面，致使能夠達成高精 密度、高可靠度之元件安裝。甚者，此方法係可簡化該擠 緊步驟並且具有大範圍的擠緊條件。 當綠陶瓷合成體係擠緊(但尙未燒製）時，位在釋出層 上方之綠陶瓷層係相當柔軟且係可易於成形，俾使該凹處 係可易於形成有平滑的側壁。此外，該綠陶瓷合成體係相 當脆弱，且對應於凹處之綠陶瓷體係可易於移除。 由於凹處係在擠緊後但在燒製前所形成&係不必將該 綠陶瓷合成體從燒製爐具而移出。此製程係有助於改良生 產效率，其相較於在燒製後而形成凹處的製程。是以，待 移除之未燒結陶瓷部位係展現出優越的處理性質。 於根據本發明較佳實施例之用以製造多層板的方法中 ，一^或多個刃狀物係由該合成體一個主表面所插入朝向釋 出層，且一部份之合成體係移除而去除位在釋出層上方之 陶瓷綠層以形成一凹處’其具有由至少部份之釋出層所界 定的底面。由於釋出層係禁止位在緊鄰該釋出層之上方與 下方的介電層之接合’將係易於移除位在釋出層之上方以 及介於由刃狀部所形成縫隙之間的部份介電層。 於本發明之一個較佳實施例中，一非可燒結的抑制層( 包含非可燒結粉末，即其在對於綠陶瓷合成體的燒製條件 10 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 馨裝
-an n 1_1 U— ϋ ϋ ·一口、I ϋ ϋ n I ϋ ϋ ϋ I 595295 五 經濟部智慧財產局員工消費合作社印製 A7 B7 發明說明（f) 下係實質未被燒結者)係設於該綠陶瓷合成體之至少一個主 表面上。綠陶瓷合成體係在用於其的燒製條件下被燒製， 俾使該綠陶瓷合成體係燒結而該釋出層與非可燒結層係均 保持未被燒結。此後，非可燒結的抑制層係移除，以得到 一種具有實質上並無於平面方向之燒製收縮彳#形的陶瓷合 成體。 非可燒結層係較佳由粉末(例如礬土或氧化銷)所形成 ，其係保持實質爲剛性(即其並未收縮)但並未在對於綠陶 瓷合成體的燒製條件下被燒結，且其在燒製後係爲由非可 燒結粉末所組成之一多孔層。由於前述方法係所謂之非收 縮製程，所產生的凹處係極爲平坦，且該多層陶瓷板係具 有極高的精密度以及於平面方向之減小的燒製收縮情形。 較佳而言，釋出層係主要由非可燒結粉朵所組成，其 係並未在對於綠陶瓷合成體的燒製條件下被燒結。當對應 於凹處之綠陶瓷體部位係從該綠陶瓷合成體所移除時，其 主要由非可燒結粉末所組成且保持在凹處底面之釋出層係 具有如同外部非可燒結層者之相同作用，造成一種具有較 高精密度之多層陶瓷板。此外，釋出層係可爲薄片或係可 藉著運用塗料印製所形成。當作爲釋出層之材料係同於作 爲非可燒結層者時，係可減少欲使用之材料數目，致使能 夠達成多層陶瓷板之高效率生產。 < 於本發明中，複數個介電層係可具有複數個釋出層， 使得該凹處係爲一階狀凹處，其具有由各自的釋出層所界 定之複數個底面。即，複數個介電層係具有供形成凹處底 11 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) -----1--*訂 --------- 595295 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（/b) 面之各自的釋出層，使得係可產生一種具有多個底面的階 狀凹處之多層板(尤其是一種多層陶瓷板）。 該種用於製造具有凹處之多層板的方法係包括安裝半 導體元件至凹處之一步驟。由於凹處係如上羝述而展現優 越的平坦度，該多層板係亦適用於裸晶片型式半導體元件 與類似者之高精密度安裝，俾使係可產生緊密可靠的模組 構件。 根據本發明之該種用於製造具有凹處之多層板的方法 係將關於下列實施例而更爲詳細說明。 第一實施例 —玻璃粉末、陶瓷塡充物（filler)、與有機媒介物 (vehicle)係混合以備製一漿液合成物。該漿液合成物係由調 節刃（doctor blade)製程所成形爲薄片，以形成低溫可燒結 之陶瓷綠片2與2a。若必要時，陶瓷綠片2與2a係可設有 互連導電圖案，舉例而言，其係由銀(Ag)或銅(Cu)以及穿 孔所形成。一礬土塗料係施加至對應於凹處底面之陶瓷綠 片2a的一部位，以形成一釋出層3。如第一圖所示，具有 釋出層3之陶瓷綠片2a以及不具有釋出層之陶瓷綠片2係 層壓，以構成一綠陶瓷合成體1。 綠陶瓷合成體1係置放至一模具，且係較佳爲於攝氏 60度之溫度與2,000kgf/cm2之壓力所擠緊，該壓力係透過 一按壓板而由模具之上端面所施加。藉著此擠緊 (compaction)處理，該等陶瓷綠片係相互接合且結合，除了 設有釋出層3的部位之外。 12 β張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) ~ (請先閱讀背面之注意事項再填寫本頁} ▼壯衣---------訂---------. 595295 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（//) 如第二圖所示，一或多個刃狀物5係插入至對應於凹 處側壁之擠緊的綠陶瓷合成體1之位置’以形成縫隙，其 較佳具有對應於凹處深度之高度。一足夠數_之縫隙係形 成，以產生凹處之所有側壁。由於釋出層3係形成在對應 於凹處底面之一位置處且防止位在該釋出層各側上的陶瓷 層之相互接合，對應於凹處6之綠陶瓷體2b係可易於移除 。如第三圖所示，綠陶瓷合成體1係具有一凹處6，凹處6 具有一底面9，其俯視觀之係較佳爲大致方形，雖然此並 未顯示於圖中。 具有凹處6之綠陶瓷合成體1係受到黏合劑(binder)移 除處理且接著爲燒製處理。舉例而言，黏合她移除處理係 可於攝氏450度執行達4小時，而燒製處理係可於攝氏860 度執行達20分鐘。較佳而言，黏合劑移除處理係於攝氏 200至600度執行，而燒製處理係於攝氏800至1000度執 行達20分鐘。 如第四圖所示，綠陶瓷合成體1係燒結以構成一燒結 後的陶瓷緊密體Γ，且具有凹處6之一多層陶瓷板10係因 而備製。一個半導體元件7係接著安裝至凹處6，且半導 體元件7與多層陶瓷板10係經由接線8所連接，以完成其 安裝半導體元件7(模組構件)之一多層陶瓷板10。 根據此實施例，由於一均勻壓力係於擠緊期間施加至 整個綠陶瓷合成體1，所產生的凹處係具有一平坦的底面 且不具有被彎曲的側壁。明確而言，該凹處係在燒製之後 而具有於垂直與水平方向之大約20微米/10毫米或更小者 13 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 595295 A7 B7 五、發明說明（/Μ 的優越平坦度，使得能夠達成高精密度之元件安裝。 第二實施例 如第五圖所示，具有釋出層13a與13b之綠陶瓷合成 體11係構成如同於第一實施例。綠陶瓷合成體11係藉著 層壓具有釋出層13a之陶瓷綠片12a、具有釋串層13b之陶 瓷綠片12b、以及不具有釋出層之陶瓷綠片12所構成。 綠陶瓷合成體11係置放至預定之模具且係在如同於第 一實施例中者之相同條件下所擠緊，以將該等陶瓷綠片相 互接合且結合，除了設有釋出層13a與13b的位置之外。 如同於第一實施例中，一或多個刃狀部5係插入至位 置14a與位置14b，位置14a係對應於自第一底面15a之側 壁，而位置14b係對應於自第二底面15b之側壁。由於釋 出層13a與13b係分別形成在對應於第一底面15a與第二 底面15b之位置處以防止該等陶瓷層之相互接合，對應於 階狀凹處之綠陶瓷體12c係可易於移除。結果，如第六圖 所示，係可構成具有階狀凹處16之一綠陶瓷合成體11， 階狀凹處16係具有第一底面15a與第二底面15b。 在移除黏合劑以及燒製之後，如同於第一實施例中， 係可備製一種具有階狀凹處之多層陶瓷板。甚者，一個半 導體元件係較佳安裝，以備製其安裝半導體元件(模組構件 )之一多層陶瓷板。 根據此實施例，一均勻壓力係於擠緊期間施加至整個 綠陶瓷合成體11，因此，所產生的階狀凹處係具有平坦的 底面且不具有被彎曲的側壁。 14 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) _ --------訂·--------. 經濟部智慧財產局員工消費合作社印製 595295 A7 B7 五、發明說明（G) 第三實施例 參考第七圖，具有釋出層23之陶瓷綠片22a以及不具 有釋出層之陶瓷綠片22係如同於第一實施例中所層壓，以 構成一綠陶瓷合成體21 ’其係設有實質上於其中心之釋出 層23。抑制層24與25係分別接合至綠陶瓷合成體21之相 對的主端面。抑制層24與25之各者係較佳爲複數個陶瓷 綠片之一個層壓體’該等陶瓷綠片係主要由攀土所組成且 係並未於綠陶瓷合成體21之燒結溫度下被燒結。 設有抑制層24與25之綠陶瓷合成體21係置放至模具 ’且係在第一實施例所示條件下所擠緊。該等陶瓷綠片係 相互接合且結合，除了設有釋出層23的部位之外。 一或多個刃狀物係插入至對應於凹處側壁之擠緊的綠 陶瓷合成體21之位置26，以形成對應於凹處高度之縫隙 。由於釋出層23係形成在對應於凹處底面之位置處，對應 於凹處27之綠陶瓷體22b以及抑制層24的二部份24a係 可易於移除。如第八圖所示，綠陶瓷合成體21係具有凹處 27 ’其具有於其預定位置處之底面29。 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 在移除黏合劑之後，燒製係執行如同於第一實施例中 。接著’抑制層24與25係藉由濕式石磨法(honing)或類似 者所移除以完成具有形成於其的凹處之一多層陶瓷板，該 抑制層24與25係於燒製期間變化成爲多孔層。最後，一 個半導體元件係安裝，以備製其安裝半導體元件(模組構件 )之一多層陶瓷板。 ； 根據此實施例，一均勻壓力係於擠緊期間施加至整個 15 本紙張尺度適用中國國家標準（CNS)A4規格⑵〇 χ 297公爱） 595295 A7 B7 五、發明說明（/7) (請先閱讀背面之注意事項再填寫本頁) 綠陶瓷合成體21;因此，所產生的凹處係具有平坦的底面且 不具有被彎曲的側壁。由於該綠陶瓷合成體係設有抑制層( 其並未在對於綠陶瓷合成體之燒製溫度下被燒結），係可壓 制於燒製期間之平面方向的收縮情形，且所產生的多層陶 瓷板係具有極高的精密度。 雖然本發明係已經參照三個實施例而作說明，本發明 係不受限於此等實施例。 舉例而言，對應於凹處之部位係可在燒製該綠陶瓷合 成體之後所移除。即，設有釋出層之綠陶瓷合成體係擠緊 且結合，且縫隙係形成在對應於凹處側壁之i位處。一種 在燒製後具有釋出作用之釋出劑係載入至縫隙，且對應於 凹處之燒結後的部位係在燒製後所移除，其中當該綠陶瓷 合成體係由可於低溫燒結之陶瓷材料所組成，該釋出劑係 主要由諸如礬土之非可燒結材料所組成。 於上述實施例中，刃狀部係插入以構成縫隙在對應於 凹處側壁之部位處。或者是，該等縫隙係可運用雷射所構 成。於該情形下，釋出層係較佳爲吸收雷射光線。任何其 他適合的裝置係亦均可使用以構成該等縫隙。 經濟部智慧財產局員工消費合作社印製 半導體元件之安裝係不受限於經由線路接合所安裝， 舉例而言，係可爲倒裝式晶片(flip-chip)安裝或者晶片尺寸 (chip-size)封裝安裝。 本發明之該種用於製造具有凹處之多層板的方法係不 侷限於用以製造多層陶瓷板的方法，且係亦可適用於一種 用於製造具有凹處之樹脂多層板(諸如印刷電路板）的方法 16 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
一裝 —-----^------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 595295
五、發明說明（ίζί 。多層陶瓷板係可藉由層壓薄片或者藉由印製厚膜所形成 Ο 雖然本發明係已經關於其特殊實施例而作說明，對於 熟悉此技藝人士而言，諸多其他變化與修改以及其他用途 係均將爲明藏可行。是以，較佳而言，本發劳係不受限於 本文之特定揭示內容，而是僅由隨附之申請專利範圍所限 定。
本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公爱'

Claims (1)

  1. 595295 A8 g __—___ D8 六、申睛專利範圍 1·一種用於製造具有凹處之多層板之方法，該種方法 包含： 形成一合成體，其包含複數個介電層與設於介於至少 一對相鄰介電層之間的至少一個釋出層;及 形成一凹處，其具有由該釋出層所界定的一底面，藉 著移除位在至少一部份釋出層之上方的一部份合成體。 2. 如申請專利範圍第1項之用於製造具有凹處之多層 板之方法，其中該合成體係一綠陶瓷合成體，其包含複數 個陶瓷綠片之一層壓體，且該凹處係藉著移除一部份之綠 陶瓷合成體所形成。 3. 如申請專利範圍第2項之用於製造具有凹處之多層 板之方法，其中該綠陶瓷合成體係藉著施加均勻壓力以層 壓複數個陶瓷綠片所形成。 4. 如申請專利範圍第3項之用於製造具有凹處之多層 板之方法，其中該等陶瓷綠片係以一者堆疊於另一者頂上 ，且其中該均勻壓力係施加於堆疊方向。 5. 如申請專利範圍第2項之用於製造具有凹處之多層 板之方法，其中該凹處係藉著由合成體之一主表面所插入 一或多個刃狀物朝向釋出層以形成縫隙於合成體、以及移 除位在介於該等縫隙與釋出層之間的部份合成體而構成。 6. 如申請專利範圍第5項之用於製造具有凹處之多層 板之方法，其中介於合成體與釋出層之間的接合強度係 0.05MPa或更小者。 7. 如申請專利範圍第2項之用於製造具有凹處之多層 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) - 訂---------線一 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 595295 A8 B8 C8 D8 六、申請專利範圍 板之方法，其中該綠陶瓷合成體係具有彼此平行之第一與 第二平坦主表面，其中一抑制層係設於該綠陶瓷合成體之 至少一個主表面上，該抑制層係並未在該綠陶瓷合成體被 燒製之一組燃燒條件下被燒結，且其中該種方< 法更包含:燒 製該具有凹處形成於其之綠陶瓷合成體以燒結該綠陶瓷合 成體;以及，在已構成該綠陶瓷合成體之後而移除非可燒結 層以得到一燒結後的陶瓷合成體，其展現實質上並無於該 第一與第二主表面的平面方向之燒製收縮。 8. 如申請專利範圍第7項之用於製造具有凹處之多層 板之方法，其中該釋出層係由如同該抑制層之相同材料所 作成。 ， 9. 如申請專利範圍第1項之用於製造具f凹處之多層 板之方法，其中該等介電層之至少二者係各具有形成於其 之至少一個各自的釋出層，且該凹處係爲具有由該等釋出 層所界定的底面之一階狀凹處。 10. 如申請專利範圍第9項之用於製造具有凹處之多層 板之方法，其中該凹處係藉著形成界定凹處壁部之至少一 個縫隙、以及移除位在介於該至少一個縫隙與釋出層之間 的部份合成體而構成，該至少一個縫隙係由合成體之一主 表面所延伸朝向釋出層。 11. 如申請專利範圍第1至10項任一項之用於製造具 有凹處之多層板之方法，其中一個半導體元件係安裝至該 凹處。 2 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------.—訂---------線 (請先閱讀背面之注意事項再填寫本頁)
TW090109105A 2000-06-14 2001-04-17 Method for making multilayer board having a cavity TW595295B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000178796A JP3511982B2 (ja) 2000-06-14 2000-06-14 多層配線基板の製造方法

Publications (1)

Publication Number Publication Date
TW595295B true TW595295B (en) 2004-06-21

Family

ID=18680167

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090109105A TW595295B (en) 2000-06-14 2001-04-17 Method for making multilayer board having a cavity

Country Status (4)

Country Link
US (1) US20010054481A1 (zh)
JP (1) JP3511982B2 (zh)
GB (1) GB2364828B (zh)
TW (1) TW595295B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050017337A1 (en) * 2003-07-21 2005-01-27 Cherng-Chiao Wu Stacking apparatus for integrated circuit assembly
JP2005108950A (ja) * 2003-09-29 2005-04-21 Matsushita Electric Ind Co Ltd セラミックモジュール部品およびその製造方法
DE10347450B4 (de) * 2003-10-13 2006-05-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Keramiksubstrate mit integrierten mechanischen Strukturen zum direkten Fassen von optischen Bauelementen
JP4543374B2 (ja) * 2004-07-05 2010-09-15 日立金属株式会社 積層基板およびその製造方法
JP4028863B2 (ja) 2004-09-10 2007-12-26 富士通株式会社 基板製造方法
US7326857B2 (en) * 2004-11-18 2008-02-05 International Business Machines Corporation Method and structure for creating printed circuit boards with stepped thickness
KR100849455B1 (ko) 2005-04-19 2008-07-30 티디케이가부시기가이샤 다층 세라믹 기판 및 그 제조 방법
DE102005037456B4 (de) * 2005-08-01 2007-10-25 Technische Universität Ilmenau Verfahren zur Herstellung eines mehrlagigen Keramikverbundes
JP4867276B2 (ja) * 2005-10-14 2012-02-01 株式会社村田製作所 セラミック基板の製造方法
JP2008159819A (ja) * 2006-12-22 2008-07-10 Tdk Corp 電子部品の実装方法、電子部品内蔵基板の製造方法、及び電子部品内蔵基板
AT11663U1 (de) * 2007-02-16 2011-02-15 Austria Tech & System Tech Haftverhinderungsmaterial, verfahren zum entfernen eines teilbereichs einer flächigen materialschicht sowie mehrlagige struktur und verwendung hiefür
JP2008229789A (ja) * 2007-03-22 2008-10-02 Nec Corp 凹部形成方法、凹部形成装置、及び凹部形成用材料
JP2009188096A (ja) * 2008-02-05 2009-08-20 Alps Electric Co Ltd セラミック積層配線板の製造方法
US8193456B2 (en) * 2008-06-30 2012-06-05 Ngk Spark Plug Co., Ltd. Electrical inspection substrate unit and manufacturing method therefore
TWI392404B (zh) * 2009-04-02 2013-04-01 Unimicron Technology Corp 線路板及其製作方法
US8227904B2 (en) 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
CN102860144B (zh) * 2010-02-12 2016-03-02 Lg伊诺特有限公司 具有腔的pcb及其制造方法
TW201138029A (en) * 2010-03-26 2011-11-01 Kyocera Corp Light-reflecting substrate, substrate which can be mounted in light-emitting element, light-emitting device, and process for production of substrate which can be mounted in light-emitting element
WO2012053728A1 (en) * 2010-10-20 2012-04-26 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
DE102011109338B3 (de) * 2011-08-03 2013-01-31 Dietrich Reichwein Vorrichtung zur Speicherung elektromagnetischer Energie
CN102958293A (zh) * 2011-08-29 2013-03-06 富葵精密组件(深圳)有限公司 具有断差结构的电路板的制作方法
US8988890B2 (en) * 2012-08-29 2015-03-24 Apple Inc. Component mounting structures with breakaway support tabs
CN103857209A (zh) * 2012-11-28 2014-06-11 宏启胜精密电子(秦皇岛)有限公司 多层电路板及其制作方法
JP5842859B2 (ja) * 2013-04-15 2016-01-13 株式会社村田製作所 多層配線基板およびこれを備えるモジュール
US20180277395A1 (en) * 2015-10-09 2018-09-27 Hitachi Metals ,Ltd. Method for manufacturing multilayer ceramic substrate
CN111341750B (zh) 2018-12-19 2024-03-01 奥特斯奥地利科技与系统技术有限公司 包括有导电基部结构的部件承载件及制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0493093A (ja) * 1990-08-08 1992-03-25 Risho Kogyo Co Ltd 配線基板の電子部品収納用凹部形成方法
US5254191A (en) * 1990-10-04 1993-10-19 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of ceramic bodies
JP3225666B2 (ja) * 1993-01-27 2001-11-05 株式会社村田製作所 キャビティ付きセラミック多層ブロックの製造方法
US5800761A (en) * 1996-10-08 1998-09-01 International Business Machines Corporation Method of making an interface layer for stacked lamination sizing and sintering
US5858145A (en) * 1996-10-15 1999-01-12 Sarnoff Corporation Method to control cavity dimensions of fired multilayer circuit boards on a support
JP3547327B2 (ja) * 1998-11-02 2004-07-28 松下電器産業株式会社 セラミック多層基板の製造方法

Also Published As

Publication number Publication date
JP2001358247A (ja) 2001-12-26
GB0113101D0 (en) 2001-07-18
GB2364828B (en) 2002-07-24
GB2364828A (en) 2002-02-06
JP3511982B2 (ja) 2004-03-29
US20010054481A1 (en) 2001-12-27

Similar Documents

Publication Publication Date Title
TW595295B (en) Method for making multilayer board having a cavity
JP3716832B2 (ja) セラミック多層基板の製造方法および未焼成の複合積層体
JP2001060767A (ja) セラミック基板の製造方法および未焼成セラミック基板
JP3709802B2 (ja) 多層セラミック基板の製造方法
JP2003229669A (ja) 多層セラミック基板、その製造方法および製造装置
TW520631B (en) Method for producing multilayer ceramic substrate
JP4497247B2 (ja) 積層型セラミック電子部品の製造方法
JP2009141368A (ja) 積層セラミックパッケージ
KR101004840B1 (ko) 캐비티를 갖는 다층 세라믹 기판의 제조방법
JP2006324617A (ja) セラミック基板およびセラミック基板の製造方法
US6533888B2 (en) Apparatus and method for fabricating buried and flat metal features
JP3085649B2 (ja) 転写シート及びそれを用いた配線基板の製造方法
JP2001144437A (ja) 多層セラミック基板およびその製造方法
JP3994795B2 (ja) 積層型セラミック電子部品およびその製造方法
JP4089356B2 (ja) 多層セラミック基板の製造方法
JP2007317712A (ja) 部品内蔵複合配線基板及びその製造方法
JP2004259714A (ja) 多層セラミック基板を備える電子部品およびその製造方法
JP2004165247A (ja) 多層セラミック基板、その製造方法、通信用デバイスおよびそれを用いた通信機器
JP2002151855A (ja) 多層セラミック基板の製造方法
KR101292040B1 (ko) 저온동시소성세라믹스 기판의 제조방법
JP2002368421A (ja) 多層セラミック基板の製造方法および多層セラミック基板
KR100862443B1 (ko) 무수축 다층 세라믹 기판 제조방법
JP2005056977A (ja) 積層セラミック基板の製造方法および誘電体積層デバイス
KR101025937B1 (ko) 무수축 다층 세라믹 기판의 제조 방법
KR101085778B1 (ko) 다층 기판의 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees