JP2004165247A - 多層セラミック基板、その製造方法、通信用デバイスおよびそれを用いた通信機器 - Google Patents

多層セラミック基板、その製造方法、通信用デバイスおよびそれを用いた通信機器 Download PDF

Info

Publication number
JP2004165247A
JP2004165247A JP2002326491A JP2002326491A JP2004165247A JP 2004165247 A JP2004165247 A JP 2004165247A JP 2002326491 A JP2002326491 A JP 2002326491A JP 2002326491 A JP2002326491 A JP 2002326491A JP 2004165247 A JP2004165247 A JP 2004165247A
Authority
JP
Japan
Prior art keywords
multilayer ceramic
ceramic substrate
cavity
forming
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002326491A
Other languages
English (en)
Inventor
Hiroshi Kagata
博司 加賀田
Masahiro Yamaoka
正拓 山岡
Takayuki Takeuchi
孝之 竹内
Hidenori Katsumura
英則 勝村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002326491A priority Critical patent/JP2004165247A/ja
Publication of JP2004165247A publication Critical patent/JP2004165247A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】導体周辺の誘電特性を悪化させないように改良された、キャビティを有する多層セラミック基板を提供することを主要な目的とする。
【解決手段】多層セラミック基板22は、少なくともその一方の主面にキャビティ9を有する。多層セラミック基板22の内部および/または表面に導体パターン21が設けられている。多層セラミック基板22の内部であって、キャビティ9の底面の周縁部近傍に、導体パターン21と電気的に分離された形状保持パターン24、24a、24bが埋め込まれている。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
この発明は、一般に多層セラミック基板の製造方法に関するものであり、より特定的には、電子部品を実装かつ収容するためのキャビティを有する多層セラミック基板の製造方法に関する。この発明は、また、そのような多層セラミック基板を用いた通信用デバイスおよび通信機器に関する。
【0002】
【従来の技術】
電子機器に対する小型軽量化、多機能化、高信頼性化等の要望が、近年ますます高まっており、これに伴い、基板への実装技術の向上も求められている。基板への実装技術の向上を図る効果的な方法として、基板において配線の高密度化を図ることがある。
【0003】
このような基板における配線の高密度化に対応するため、図7に示すような多層セラミック基板4の開発が進められている。多層セラミック基板4は、セラミックグリーンシート1にビアホール2を形成し、さらに印刷によって導体膜3等を形成したものを複数枚積み重ね、プレスした後、焼成することによって作製される。多層セラミック基板4の上には、電子部品5が実装される。
【0004】
しかし、図7に示すような従来の多層セラミック基板4では、電子部品5が実装されると、電子部品5の厚み分、多層セラミック基板4の高さが高くなる。
【0005】
そこで、多層セラミック基板4自身の小型化および低背化を図るため、図8を参照して、多層セラミック基板4の表面に、電子部品5を実装するためのキャビティ6を形成する技術が提案されている。
【0006】
次に、多層セラミック基板にキャビティを形成する従来例(例えば、特許文献1参照)について説明する。
【0007】
図9を参照して、ガラスセラミック材料で形成された孔無しグリーンシート7の上に、ガラスセラミック材料で形成された孔開きグリーンシート8を積層する。グリーンシートの枚数によって、厚みが調整される。
【0008】
図10を参照して、積層したグリーンシートを焼結する。この焼結時に、キャビティ9の底面部の端部においてクラック10が発生する。このようなクラック10の発生の原因は、次のように考えられる。
【0009】
すなわち、焼成工程の前において、多層セラミック基板4となるべきグリーンシート積層体をプレスするとき、キャビティ9が存在しているために、グリーンシート積層体全体に対して均一な圧力をかけることが困難となる。そのため、キャビティ9の直下の底面部7aが上方に盛り上がろうとする力が働き、ひいてはキャビティ9の底面部の端部に残留応力がもたらされる。これが原因でクラック10が発生するものと考えられる。
【0010】
上述の問題を解決するため、他の従来例においては、キャビティを有するグリーンシート積層体を、1対のゴムシートで挟んだ状態で真空パックし、静止流体中で等方加圧することによってプレスする方法が提案されている。
【0011】
また、図11に示すように、キャビティ9と同形状の凸部分12aを有するプレス金型12をもって、グリーンシート積層体11を加圧することによってプレスする方法が提案されている。しかしながら、このような方法は、いずれも、プレス時に、均等な圧力をかけることを目的とするものであるが、実際には、圧力を均等にかけることは非常に困難である。
【0012】
そこで、次に説明する、無収縮方式の、キャビティを有する多層セラミック基板の製造方法が考えられている。
【0013】
図12を参照して、孔無しグリーンシート13の一方の主面に、キャビティ9を形成するための貫通孔17を有する孔開きグリーンシート14を積層する。孔開きグリーンシート14の上に、孔開きグリーンシート14を構成する材料よりも焼結温度の高い無機材料を主成分とする、主面の面内方向の収縮を防止するための第1拘束層用セラミックシート15を積層する。孔無しグリーンシート13の他方の主面に、孔無しグリーンシート13を構成する材料よりも焼結温度の高い無機材料を主成分とする、主面の面内方向の収縮を防止するための第2拘束層用セラミックシート16を積層する。
【0014】
次に、これらを圧着し、圧着複合体を作製し、その後、焼成する。
【0015】
この方法によると、孔無しグリーンシート13および孔開きグリーンシート14が焼結する温度では、第1拘束層用セラミックシート15および第2拘束層用セラミックシート16は焼結しないため、孔無しグリーンシート13および孔開きグリーンシート14の、主面の面内方向(x−y方向)の収縮は防止される。
【0016】
しかしながら、この方法においても、図13を参照して、キャビティ9の直下の底面部9aが上方に盛り上がろうとする力fおよび水平方向に縮もうとする力fが働き、ひいてはキャビティ9の底面部9aの端部に残留応力がもたらされる。これが原因でクラック10が発生する。
【0017】
一方、上述したキャビティ9の直下の底面部が上方に盛り上がろうとする力を除去するために、孔無しグリーンシート13および孔開きグリーンシート14との界面に収縮緩和パッドを設ける技術も提案されている(例えば特許文献2参照)が、収縮緩和パッドが外部に露出しているため、信頼性が悪いという課題があった。
【0018】
また、上述したクラックの発生を防止するさらに他の方法として、図14を参照して、導電性ペースト膜19に接触するように収縮抑制用グリーンシート20を形成し、焼結する従来技術が開示されている(例えば特許文献3参照)。これによると、導電性ペースト膜19等に起因する隆起の発生が抑制され、したがって、キャビティ9の底面部において、平坦な面が得られる。
【0019】
【特許文献1】
特開平6−298574号公報(第7頁、第1図)
【特許文献2】
特開2002−164654号公報(第4頁、第1図)
【特許文献3】
特開2001−257473号公報(第6頁、第3図)
【0020】
【発明が解決しようとする課題】
しかしながら、図14を参照して、導電性ペースト膜19に接触するように収縮抑制用グリーンシート20を形成する従来方法では、導体周辺の誘電体特性が悪くなり、ひいては、電気特性が悪化するという課題があった。
【0021】
それゆえに、この発明は、キャビティの底面部の端部に、クラックが発生しないように改良された多層セラミック基板を提供することを目的とする。
【0022】
この発明の他の目的は、導体周辺の誘電特性を悪化させず、ひいては電気特性の良好な多層セラミック基板を提供することにある。
【0023】
この発明の他の目的は、主面の面内方向の収縮を抑制し、かつ寸法精度が高められるように改良された多層セラミック基板を提供することにある。
【0024】
この発明の他の目的は、信頼性の高い多層セラミック基板を提供することにある。
【0025】
この発明のさらに他の目的は、そのような多層セラミック基板の製造方法を提供することにある。
【0026】
この発明のさらに他の目的は、そのような多層セラミック基板を用いた通信用デバイスを提供することにある。
【0027】
この発明のさらに他の目的は、そのような通信用デバイスを用いた通信機器を提供することにある。
【0028】
【課題を解決するための手段】
この発明の第1の局面に従う多層セラミック基板は、少なくともその一方の主面にキャビティを有し、かつその内部および/または表面に導体パターンが設けられている多層セラミック基板にかかる。前記多層セラミック基板の内部であって、上記キャビティの底面の周縁部近傍に、上記導体パターンと電気的に分離された形状保持パターンが埋め込まれている。
【0029】
この発明によれば、前記多層セラミック基板の内部であって、上記キャビティの底面の周縁部近傍に、形状保持パターンが埋め込まれているので、キャビティの底面部の端部に欠陥ができ難くなる。またキャビティの底面部の平坦度が高くなる。ひいては、信頼性の高い多層セラミック基板となる。
【0030】
また、上記形状保持パターンは、上記導体パターンと電気的に分離された状態で埋め込まれているので、導体周辺の誘電特性を悪化させず、ひいては電気特性の良い多層セラミック基板となる。
【0031】
この発明の好ましい実施態様によれば、上記形状保持パターンは、上記キャビティの側壁面の延長面を横切るように設けられている。
【0032】
キャビティの側壁面の延長面上に、クラックが発生し易いが、上記形状保持パターンがキャビティの側壁面の延長面を横切るように設けられているので、キャビティの側壁面の延長面上に現れるクラックの発生が阻止される。
【0033】
この発明のさらに好ましい実施態様によれば、上記形状保持パターンは、上記キャビティの底面の延長面を横切るように設けられている。焼結時、形状保持パターンは焼結しないが、高温で軟らかくなる。そのため、この形状保持パターンは、キャビティが形成された第1多層セラミック基板部とキャビティが形成されていない第2多層セラミック基板部との剥離を防止するように働く。
【0034】
この発明のさらに好ましい実施態様によれば、上記形状保持パターンを構成するセラミック材料は、その焼結開始温度が前記多層セラミック基板を構成するセラミック材料の焼結開始温度よりも高くなるように選ばれている。
【0035】
この発明によれば、多層セラミック基板を構成するセラミック材料が焼結する温度では、形状保持パターンを構成するセラミック材料が焼結しないので、キャビティの底面部の、上方向へ盛り上がろうとする力を阻止することができる。
【0036】
この発明のさらに他の実施態様によれば、上記形状保持パターンは、上記キャビティの底面の延長面に設けられており、かつ積層方向への投影において、上記キャビティの外周の、全周の内の一部においてのみ外部に露出している。形状保持パターンがキャビティの全周にわたって外部に露出する場合には、焼結時、形状保持パターンが吸収する水分の量が多くなり、緻密な形状保持パターンを与えない。しかしながら、本実施態様によれば、積層方向への投影において、形状保持パターンがキャビティの外周の、全周の内の、一部においてのみ外部に露出しているので、吸収される水分の量が少なくなり、緻密な形状保持パターンを与える。
【0037】
この発明のさらに好ましい実施態様によれば、上記形状保持パターンは、前記多層セラミック基板の表面に露出しないように完全に埋没している。この発明によれば、形状保持パターンが前記多層セラミック基板の表面に露出しないように完全に埋没しているので、形状保持パターンは、焼結時、水分を吸収しない。
【0038】
この発明のさらに他の好ましい実施態様によれば、前記多層セラミック基板は、ガラス成分とセラミック材料を含むグリーンシートを焼結して得られたものである。
【0039】
この発明によれば、多層セラミック基板をガラス成分とセラミック材料を含む低温焼結セラミック材料(Low Temperature Co−firedCeramics(LTCC))で形成できるので、Ag、Cu等で、多層セラミック基板の内部に導体を配線することができる。
【0040】
この発明のさらに好ましい実施態様によれば、前記多層セラミック基板の少なくとも一方の主面には、酸化物粒子が付着している。前記多層セラミック基板の表面には、電子部品を実装する。電子部品の実装はハンダを用いて行うが、前記多層セラミック基板の少なくとも一方の主面に酸化物粒子が付着しているので、この酸化物粒子の作用で、ハンダの溶融時にハンダが流れなくなる。
【0041】
この発明の第2の局面に従う方法は、少なくともその一方の主面にキャビティを有し、その内部および/または表面に導体パターンが設けられた立体構造を有する多層セラミック基板の製造方法にかかる。
【0042】
(1)第1工程として、前記多層セラミック基板を形成するための複数枚の基板形成用グリーンシートを準備する。上記基板形成用グリーンシートの焼成温度よりも高い温度で焼結するセラミック材料で形成された、主面方向の収縮を防止させるための第1および第2の拘束層用セラミックシートを準備する。上記導体パターンを形成するための導体ペーストを準備する。上記基板形成用グリーンシートのセラミック材料よりも焼結開始温度が高いセラミック材料で形成された形状保持パターン形成用ペーストを準備する。
【0043】
(2)第2工程として、上記複数枚の基板形成用グリーンシートのうちから選ばれた特定のグリーンシートの上に、上記導体ペーストを用いて上記導体パターンを形成する。
【0044】
(3)第3工程として、上記複数枚の基板形成用グリーンシートのうちから選ばれた特定のグリーンシートの上に、上記形状保持パターン形成用ペーストを用いて、形状保持パターンを形成する。
【0045】
(4)第4工程として、上記複数枚の基板形成用グリーンシートのうちから選ばれた特定のグリーンシートに、上記キャビティを形成するための第1貫通孔を形成する。
【0046】
(5)第5工程として、上記立体構造を実現するように、上記第1の拘束層用セラミックシートの上に、上記処理が施された複数の基板形成用グリーンシートを、順序を選んで積層し、さらにその上に上記第2の拘束層用セラミックシートを積層する。その後、これらの一体積層物を加圧し、焼結し、それによって焼結体を形成する。
【0047】
(6)第6工程として、上記第1および第2拘束層用セラミックシートを上記焼結体から除去する。
【0048】
このような工程を有する多層セラミック基板の製造方法において、上記形状保持パターンを形成する位置を、前記形状保持パターンが、前記多層セラミック基板の内部であって、かつ上記キャビティの底面の周縁部近傍に、上記導体パターンと電気的に分離した状態で埋め込まれるように、選んで行う。
【0049】
この発明によれば、形状保持パターンを形成する位置を、前記形状保持パターンが前記多層セラミック基板の内部であって、かつ上記キャビティの底面の周縁部近傍に、埋め込まれるように、選んで行うので、焼結時、キャビティの底面の周縁部近傍に集中する応力が形状保持パターンによって吸収され、ひいてはキャビティの底面部の端部に欠陥が生じ難くなる。また、キャビティの底面部の平坦度が高まる。また、形状保持パターンを、上記導体パターンと電気的に分離した状態で埋め込むので、導体周辺の誘電特性を悪化させない。
【0050】
また、第1拘束層用セラミックシートおよび第2拘束層用セラミックシートを積層するので、基板形成用グリーンシートが焼結する時、基板形成用グリーンシートの主面の面内方向(x−y方向)の収縮が防止される。
【0051】
この発明の好ましい実施態様によれば、上記形状保持パターンの形成は、スクリーン印刷により行われる。
【0052】
この発明によれば、スクリーン印刷により形状保持パターンを形成するので、形状保持パターンの形成を簡単かつ安価に行うことができる。
【0053】
この発明のさらに好ましい実施態様によれば、上記焼成工程の後、上記第1および第2の拘束層用セラミックシートの一部を残存させ、残りを除去する工程をさらに備える。
【0054】
この発明によれば、多層セラミック基板の表面に、第1および第2の拘束層用セラミックシートの一部が残存するので、電子部品をハンダで実装する時、ハンダが流れ難くなる。
【0055】
この発明の第3の局面に従う通信用デバイスは、少なくともその一方の主表面にキャビティを有し、その内部および/または表面に導体パターンが設けられた多層セラミック基板を備える。上記多層セラミック基板の内部であって、上記キャビティの底面の周縁部近傍に、上記導体パターンと電気的に分離された形状保持パターンが埋め込まれている。
【0056】
この発明に係る通信用デバイスでは、多層セラミック基板の内部に、導体パターンと電気的に分離した状態で形状保持パターンが埋め込まれているので、導体周辺の誘電特性が悪化しない。ひいては、電気特性の良い通信用デバイスが得られる。また、多層セラミック基板の内部であって、キャビティの底面の周縁部近傍に、形状保持パターンが埋め込まれているので、キャビティの底面の平坦性が保持され、信頼性よく電子部品をキャビティ内に搭載することができる。
【0057】
この発明の第4の局面に従う通信機器は、通信用デバイスを備える。上記通信用デバイスは、少なくともその一方の主表面にキャビティを有し、その内部および/または表面に導体パターンが設けられた多層セラミック基板を含む。上記多層セラミック基板の内部であって、かつ上記キャビティの底面の周縁部近傍に、上記導体パターンと電気的に分離された形状保持パターンが埋め込まれている。
【0058】
この発明によれば、多層セラミック基板の内部において、形状保持パターンが導体パターンと電気的に分離した状態で埋め込まれているので、導体周辺の誘電特性が悪化せず、電気特性の良いものとなる。ひいては、電気特性の良い通信機器が得られる。また、多層セラミック基板の内部であって、かつキャビティの底面の周縁部近傍に、形状保持パターンが埋め込まれているので、キャビティの底面部の端部に欠陥が発生せず、かつ底面部の平坦度が高くなり、ひいては、前記キャビティ内に、電子部品を、信頼性よく搭載することができる。
【0059】
【発明の実施の形態】
以下、この発明の実施の形態を、図を用いて説明する。
【0060】
(実施の形態1)
図1は、実施の形態1にかかる多層セラミック基板の断面図である。
【0061】
図1を参照して、多層セラミック基板22の少なくともその一方の主面にキャビティ9が設けられ、かつその内部および/または表面に導体パターン21が設けられている。上下の導体パターン21は、ビアホール導体23によって接続されている。多層セラミック基板22の内部であって、キャビティ9の底面の周縁部近傍に、導体パターン21およびビアホール導体23と電気的に分離された状態で、キャビティ9の底面の平坦性を保つための形状保持パターン24、24a、24bが埋め込まれている。キャビティ9内に、半導体や弾性表面波(SAW)フィルタ等の電子部品25が搭載される。電子部品25は、ハンダ50でキャビティ9の底面に固定される。
【0062】
この発明によれば、多層セラミック基板22の内部であって、キャビティ9の底面の周縁部近傍に、キャビティ9の底面の平坦性を保つための形状保持パターン24、24a、24bが埋め込まれているので、キャビティ9の底面部の端部に欠陥ができ難くなる。またキャビティ9の底面部の平坦度が高くなる。すなわち、キャビティ9の底面部が凸になりにくい。したがって、電子部品25を信頼性よくキャビティ9内に搭載することができ、信頼性の高い通信用デバイスが得られる。また、形状保持パターン24、24a、24bは、導体パターン21およびビアホール導体23と電気的に分離された状態で埋め込まれているので、導体周辺の誘電特性を悪化させない。
【0063】
形状保持パターン24の内、形状保持パターン24aは、キャビティ9の側壁面の延長面を横切るように設けられている。キャビティ9の側壁面の延長面上に、クラックが発生し易いが、形状保持パターン24aがキャビティ9の側壁面の延長面を横切るように設けられているので、キャビティ9の側壁面の延長面上に現れるクラックの発生が阻止される。
【0064】
また、形状保持パターン24bは、キャビティ9の底面の延長面を横切るように設けられている。焼結時、形状保持パターン24bは焼結しないが、高温では、軟らかくなる。そのため、この形状保持パターン24bは、キャビティ9が形成された第1多層セラミック基板部22aとキャビティが形成されていない第2多層セラミック基板部22bとの剥離を防止するように働く。したがって、第1多層セラミック基板部22aと第2多層セラミック基板部22bとは剥離しない。
【0065】
形状保持パターン24、24a、24bは、多層セラミック基板22の表面に露出しないように完全に埋没している。この発明によれば、形状保持パターンが当該多層セラミック基板の表面に露出しないように完全に埋没しているので、形状保持パターン24は、焼結時、水分を吸収していない。そのため、緻密な多層セラミック基板22を与えている。
【0066】
多層セラミック基板22は、ガラス成分とセラミック材料を含む低温焼結セラミック材料(Low Temperature Co−fired Ceramics(LTCC))で得られたものであり、Ag、Cu等で、その内部に導体を配線することができる。
【0067】
多層セラミック基板22の少なくとも一方の主面には、酸化物粒子27が付着している。多層セラミック基板22の表面には、電子部品25が実装される。電子部品25の実装はハンダを用いて行うが、多層セラミック基板22の少なくとも一方の主面に酸化物粒子27が付着しているので、ハンダを溶融したとき、そのハンダが流れなくなる。
【0068】
多層セラミック基板22内には、電子部品25として、上記ローパスフィルタ、アンテナスイッチの他、例えばアイソレータを構成するためのアイソレータ回路が設けられ、キャビティ9内には例えばフェライトが配置され、これにより、通信用デバイスとなる。このようなアイソレータを、携帯電話等の通信機器に用いることにより、通信機器の小型化を図ることができる。
【0069】
(実施の形態2)
本実施の形態は、図1に示す多層セラミック基板、すなわち、少なくともその一方の主面にキャビティを有し、その内部および/または表面に導体パターンが設けられた立体構造を有する多層セラミック基板の製造方法にかかる。
【0070】
図2は、かかる製造方法を説明するための多層セラミック基板の断面図であり、図3は、その分解斜視図である。
【0071】
これらの図を参照して、まず多層セラミック基板22を形成するための複数枚の基板形成用グリーンシート28を準備する。基板形成用グリーンシート28は、例えばガラス成分とセラミック材料を含有する低温焼結セラミック材料(1000℃以下の温度で焼結できるセラミック材料、以下LTCC(Low Temperature Co−fired Ceramic)と略す。)で形成される。LTCCとして、例えばAl−MgO−Gd−ガラス系誘電体材料が用いられる。
【0072】
基板形成用グリーンシート28の焼成温度よりも高い温度で焼結するセラミック材料で形成された、主面方向の収縮を防止させるための第1拘束層用セラミックシート29および第2の拘束層用セラミックシート30を準備する。第1拘束層用セラミックシート29および第2の拘束層用セラミックシート30は、基板形成用グリーンシート28を構成する材料よりも焼結温度の高い無機材料を主成分として含む。無機材料としては、酸化アルミニウム、酸化マグネシウム、酸化ジルコニウムの少なくとも1つ含む材料が用いられる。
【0073】
導体パターン21およびビアホール導体23を形成するための導体ペーストを準備する。また、基板形成用グリーンシート28のセラミック材料よりも焼結開始温度が高いセラミック材料で形成された、形状保持パターン24を形成するための形状保持パターン形成用ペーストを準備する。基板形成用グリーンシート28が1000℃以下の温度で焼結され得るものである場合には、形状保持パターン形成用ペーストとして、Alを含むものが好ましく用いられる。
【0074】
次に、複数枚の基板形成用グリーンシート28のうちから選ばれた特定のグリーンシートの上に、導体ペーストを用いて導体パターン21を形成する。また、複数枚の基板形成用グリーンシート28のうちから選ばれた特定のグリーンシートの上に、ビアホールをパンチングにより開け、導体ペーストを用いてビアホール導体23を充填する。
【0075】
また、複数枚の基板形成用グリーンシート28のうちから選ばれた特定のグリーンシートの上に、形状保持パターン形成用ペーストを用いて、キャビティ9の底面の平坦性を保持する形状保持パターン24、24a、24bを形成する。形状保持パターン24、24a、24bの膜厚は5〜10μmにされるのが好ましい。形状保持パターン24、24a、24bの形成は、スクリーン印刷により行われる。これによると、簡単かつ安価に形状保持パターン24を形成することができる。
【0076】
さらに、複数枚の基板形成用グリーンシート28のうちから選ばれた特定のグリーンシートに、キャビティ9を形成するための貫通孔を形成する。
【0077】
以上の準備を行った後、上記立体構造を実現するように、第1の拘束層用セラミックシート29の上に、上記処理が施された複数の基板形成用グリーンシート28を、順序を選んで積層し、さらにその上に第2の拘束層用セラミックシート30を積層する。
【0078】
このとき、形状保持パターン24、24a、24bを形成する位置を、形状保持パターン24、24a、24bが、キャビティ9の底面の周縁部近傍に、導体パターン21およびビアホール導体23と電気的に分離した状態で埋め込まれるように、選んで行う。
【0079】
この方法によれば、形状保持パターン24、24a、24bを形成する位置を、形状保持パターン24が多層セラミック基板22の内部であって、キャビティ9の底面の周縁部近傍に、埋め込まれるように、選んで行うので、焼結時、キャビティ9の底面の周縁部近傍に集中する応力が形状保持パターン24、24a、24bによって吸収され、ひいてはキャビティ9の底面部の端部に欠陥が生じ難くなる。また、キャビティ9の底面部の平坦度が高まる。さらに、形状保持パターン24、24a、24bを、導体パターン21およびビアホール導体23と電気的に分離した状態で埋め込むので、導体周辺の誘電特性を悪化させない。
【0080】
また、第1拘束層用セラミックシート29および第2拘束層用セラミックシート30を基板形成用グリーンシート28に積層するので、基板形成用グリーンシート28が焼結する時、基板形成用グリーンシート28の主面の面内方向(x−y方向)の収縮が防止される。そのため、寸法精度が高くなり、ひいては、信頼性が高くなる。
【0081】
形状保持パターン24の内、形状保持パターン24aは、キャビティ9の側壁面の延長面を横切るように、その位置を選んで設けられる。キャビティ9の側壁面の延長面上に、クラックが発生し易いが、形状保持パターン24aがキャビティ9の側壁面の延長面を横切るように設けられているので、キャビティ9の側壁面の延長面上に現れるクラックの発生が阻止される。
【0082】
形状保持パターン24の内、形状保持パターン24bは、キャビティ9の底面の延長面を横切るように、その位置を選んで設けられる。焼結時、形状保持パターン24bは焼結しないが、高温で、基板形成用グリーンシート28からガラス成分が拡散してきて軟らかくなる。そのため、この形状保持パターン24bは、キャビティが形成された第1多層セラミック基板部とキャビティが形成されていない第2多層セラミック基板部との剥離を防止するように作用する。
【0083】
形状保持パターン24、24a、24bを構成するセラミック材料は、その焼結開始温度が基板形成用グリーンシート28を構成するセラミック材料の焼結開始温度よりも高くなるように選ばれているので、基板形成用グリーンシート28が焼結する温度では、形状保持パターン24、24a、24bを構成するセラミック材料は焼結しないので、キャビティ9の底面部の、上方向への盛り上がろうとする力が、この形状保持パターン24、24a、24bによって阻止される。
【0084】
また、形状保持パターン24、24a、24bは、多層セラミック基板22の表面に露出しないように完全に埋没している。形状保持パターン24、24a、24bが多層セラミック基板22の表面に露出しないように完全に埋没しているので、形状保持パターン24は、水分を吸収しない。したがって、緻密なものとなって仕上がる。
【0085】
図2と図4を参照して、これらの一体積層物を加圧し、焼結し、それによって焼結体を形成する。次に、第1拘束層用セラミックシート29および第2拘束層用セラミックシート30を上記焼結体からブラストなどにより除去する。このとき、第1拘束層用セラミックシート29および第2の拘束層用セラミックシート30の一部を、酸化物粒子27として残存させるように除去するのが好ましい。多層セラミック基板22の表面に電子部品をハンダで実装する際、第1および第2の拘束層用セラミックシートの一部が酸化物粒子27として残存していると、ハンダの溶融時、ハンダが流れ難くなり、実装の信頼性が高まる。
【0086】
図5を参照して、キャビティ9の底面に電子部品25をハンダ50で固定する。
【0087】
(実施の形態3)
図6は実施の形態3に係る多層セラミック基板の平面図である。図6を参照して、形状保持パターン24は、キャビティ9の底面の延長面に設けられており、かつ積層方向への投影において、キャビティ9の外周の、全周の内の一部においてのみ外部に露出している。積層方向への投影において、形状保持パターン24がキャビティ9の外周の全周にわたって外部に露出する場合には、焼結時、形状保持パターン24が吸収する水分の量が多くなり、緻密な多層セラミック基板を与えない。しかしながら、本実施の形態によれば、積層方向への投影において、形状保持パターン24がキャビティ9の外周の、全周の内の、一部においてのみ外部に露出しているので、吸収される水分の量が少なくなり、緻密な形状保持パターン24を与える。
【0088】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0089】
【発明の効果】
以上説明したとおり、この発明の第1の局面に従う多層セラミック基板によれば、キャビティの底面部の端部に欠陥ができ難くなり、またキャビティの底面部の平坦度が高くなり、ひいては、信頼性の高い多層セラミック基板となる。
【0090】
この発明の第2の局面に従う方法によれば、形状保持パターンを形成する位置を、前記形状保持パターンが前記多層セラミック基板の内部であって、かつ上記キャビティの底面の周縁部近傍に、埋め込まれるように、選んで行うので、キャビティの底面部の端部に欠陥が生じ難くなる。また、キャビティの底面部の平坦度が高まる。また、形状保持パターンを、上記導体パターンと電気的に分離した状態で埋め込むので、導体周辺の誘電特性を悪化させない。
【0091】
この発明の第3の局面に従う通信用デバイスによれば、多層セラミック基板の内部に、導体パターンと電気的に分離した状態で形状保持パターンが埋め込まれているので、導体周辺の誘電特性が悪化しない。ひいては、電気特性の良い通信用デバイスが得られる。
【0092】
この発明の第4の局面に従う通信機器によれば、多層セラミック基板の内部において、形状保持パターンが導体パターンと電気的に分離した状態で埋め込まれているので、導体周辺の誘電特性が悪化せず、電気特性の良いものとなる。ひいては、電気特性の良い通信機器が得られる。
【図面の簡単な説明】
【図1】実施の形態1にかかる多層セラミック基板の断面図
【図2】実施の形態2にかかる多層セラミック基板の製造方法の順序の第1の工程における基板の断面図
【図3】実施の形態2にかかる多層セラミック基板の製造方法の順序の第1の工程における基板の分解斜視図
【図4】実施の形態2にかかる多層セラミック基板の製造方法の順序の第2の工程における基板の断面図
【図5】実施の形態2にかかる多層セラミック基板の製造方法の順序の第3の工程における基板の断面図
【図6】実施の形態3にかかる多層セラミック基板の平面図
【図7】従来の多層セラミック基板の断面図
【図8】他の従来例にかかる多層セラミック基板の断面図
【図9】多層セラミック基板にキャビティを形成する従来方法の順序の第1の工程における基板の断面図
【図10】多層セラミック基板にキャビティを形成する従来方法の順序の第2の工程における基板の断面図
【図11】多層セラミック基板にキャビティを形成する他の従来方法における基板の断面図
【図12】従来の無収縮方式の、キャビティを有する多層セラミック基板の製造方法の順序の第1の工程における基板の断面図
【図13】従来の無収縮方式の、キャビティを有する多層セラミック基板の製造方法の順序の第2の工程における基板の断面図
【図14】他の従来例にかかる、キャビティを有する多層セラミック基板の製造方法における基板の断面図
【符号の説明】
9 キャビティ
21 導体パターン
22 多層セラミック基板
22a 第1多層セラミック基板部
22b 第2多層セラミック基板部
23 ビアホール導体
24,24a,24b 形状保持パターン
25 電子部品
27 酸化物粒子
50 ハンダ

Claims (13)

  1. 少なくともその一方の主面にキャビティを有し、かつその内部および/または表面に導体パターンが設けられている多層セラミック基板において、
    前記多層セラミック基板の内部であって、前記キャビティの底面の周縁部近傍に、前記導体パターンと電気的に分離された形状保持パターンが埋め込まれていることを特徴とする多層セラミック基板。
  2. 前記形状保持パターンは、前記キャビティの側壁面の延長面を横切るように設けられている、請求項1に記載の多層セラミック基板。
  3. 前記形状保持パターンは、前記キャビティの底面の延長面を横切るように設けられている、請求項1または2に記載の多層セラミック基板。
  4. 前記形状保持パターンを構成するセラミック材料は、その焼結開始温度が前記多層セラミック基板を構成するセラミック材料の焼結開始温度よりも高くなるように選ばれている、請求項1から3のいずれか1項に記載の多層セラミック基板。
  5. 前記形状保持パターンは、前記キャビティの底面の延長面に設けられており、かつ積層方向への投影において、前記キャビティの外周の、全周の内の一部においてのみ外部に露出している、請求項1から4のいずれか1項に記載の多層セラミック基板。
  6. 前記形状保持パターンは、前記前記多層セラミック基板の表面に露出しないように完全に埋没している、請求項1から4のいずれか1項に記載の多層セラミック基板。
  7. 前記多層セラミック基板は、ガラス成分とセラミック材料を含むグリーンシートを焼結して得られたものである、請求項1から6のいずれか1項に記載の多層セラミック基板。
  8. 前記多層セラミック基板の少なくとも一方の主面には、酸化物粒子が付着している、請求項1から7のいずれか1項に記載の多層セラミック基板。
  9. 少なくともその一方の主面にキャビティを有し、その内部および/または表面に導体パターンが設けられた立体構造を有する多層セラミック基板の製造方法であって、
    (1)前記多層セラミック基板を形成するための複数枚の基板形成用グリーンシートを準備し、
    前記基板形成用グリーンシートの焼成温度よりも高い温度で焼結するセラミック材料で形成された、主面の面内方向の収縮を防止させるための第1および第2の拘束層用セラミックシートを準備し、
    前記導体パターンを形成するための導体ペーストを準備し、
    前記基板形成用グリーンシートのセラミック材料よりも焼結開始温度が高いセラミック材料で形成された形状保持パターン形成用ペーストを準備する第1工程と、
    (2)前記複数枚の基板形成用グリーンシートのうちから選ばれた特定のグリーンシートの上に、前記導体ペーストを用いて前記導体パターンを形成する第2工程と、
    (3)前記複数枚の基板形成用グリーンシートのうちから選ばれた特定のグリーンシートの上に、前記形状保持パターン形成用ペーストを用いて、形状保持パターンを形成する第3工程と、
    (4)前記複数枚の基板形成用グリーンシートのうちから選ばれた特定のグリーンシートに、前記キャビティを形成するための第1貫通孔を形成する第4工程と、
    (5)前記立体構造を実現するように、前記第1の拘束層用セラミックシートの上に、前記処理が施された複数の基板形成用グリーンシートを、順序を選んで積層し、
    さらにその上に前記第2の拘束層用セラミックシートを積層し、
    その後、これらの一体積層物を加圧し、焼結し、それによって焼結体を形成する第5工程と、
    (6)前記第1および第2拘束層用セラミックシートを前記焼結体から除去する第6工程とを備え、
    前記形状保持パターンを形成する位置を、前記形状保持パターンが、前記多層セラミック基板の内部であって、かつ前記キャビティの底面の周縁部近傍に、前記導体パターンと電気的に分離した状態で埋め込まれるように、選んで行う、多層セラミック基板の製造方法。
  10. 前記形状保持パターンの形成は、スクリーン印刷により行われる、請求項9に記載の多層セラミック基板の製造方法。
  11. 前記焼成工程の後、前記第1および第2の拘束層用セラミックシートの一部を残存させ、残りを除去する工程をさらに備える、請求項9または10に記載の多層セラミック基板の製造方法。
  12. 少なくともその一方の主表面にキャビティを有し、その内部および/または表面に導体パターンが設けられた多層セラミック基板を備え、
    前記多層セラミック基板の内部であって、前記キャビティの底面の周縁部近傍に、前記導体パターンと電気的に分離された形状保持パターンが埋め込まれていることを特徴とする通信用デバイス。
  13. 通信用デバイスを備え、
    前記通信用デバイスは、少なくともその一方の主表面にキャビティを有し、その内部および/または表面に導体パターンが設けられた多層セラミック基板を含み、
    前記多層セラミック基板の内部であって、かつ前記キャビティの底面の周縁部近傍に、前記導体パターンと電気的に分離された形状保持パターンが埋め込まれていることを特徴とする通信機器。
JP2002326491A 2002-11-11 2002-11-11 多層セラミック基板、その製造方法、通信用デバイスおよびそれを用いた通信機器 Pending JP2004165247A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002326491A JP2004165247A (ja) 2002-11-11 2002-11-11 多層セラミック基板、その製造方法、通信用デバイスおよびそれを用いた通信機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002326491A JP2004165247A (ja) 2002-11-11 2002-11-11 多層セラミック基板、その製造方法、通信用デバイスおよびそれを用いた通信機器

Publications (1)

Publication Number Publication Date
JP2004165247A true JP2004165247A (ja) 2004-06-10

Family

ID=32805392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002326491A Pending JP2004165247A (ja) 2002-11-11 2002-11-11 多層セラミック基板、その製造方法、通信用デバイスおよびそれを用いた通信機器

Country Status (1)

Country Link
JP (1) JP2004165247A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108482A (ja) * 2004-10-07 2006-04-20 Hitachi Metals Ltd キャビティを備えた多層セラミック基板およびその製造方法
JP2007066933A (ja) * 2005-08-29 2007-03-15 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法
EP1720203A3 (en) * 2005-04-19 2007-06-13 TDK Corporation Multilayer ceramic substrate and production method thereof
US7745734B2 (en) 2005-05-12 2010-06-29 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate
JP2014220438A (ja) * 2013-05-10 2014-11-20 日本特殊陶業株式会社 多層セラミック基板およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108482A (ja) * 2004-10-07 2006-04-20 Hitachi Metals Ltd キャビティを備えた多層セラミック基板およびその製造方法
JP4565383B2 (ja) * 2004-10-07 2010-10-20 日立金属株式会社 キャビティを備えた多層セラミック基板およびその製造方法
EP1720203A3 (en) * 2005-04-19 2007-06-13 TDK Corporation Multilayer ceramic substrate and production method thereof
US7578058B2 (en) 2005-04-19 2009-08-25 Tdk Corporation Production method of a multilayer ceramic substrate
US7745734B2 (en) 2005-05-12 2010-06-29 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate
JP2007066933A (ja) * 2005-08-29 2007-03-15 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法
JP4687333B2 (ja) * 2005-08-29 2011-05-25 株式会社村田製作所 多層セラミック基板およびその製造方法
JP2014220438A (ja) * 2013-05-10 2014-11-20 日本特殊陶業株式会社 多層セラミック基板およびその製造方法

Similar Documents

Publication Publication Date Title
JP5029699B2 (ja) セラミック複合多層基板及びその製造方法並びに電子部品
JP3511982B2 (ja) 多層配線基板の製造方法
CN109905981B (zh) 一种低温共烧陶瓷电路板的制造方法
JP2011040604A (ja) 積層型セラミック電子部品およびその製造方法
JP4826356B2 (ja) セラミック基板の製造方法
JP2002164654A (ja) 多層セラミック基板およびその製造方法
JP2002368422A (ja) 多層セラミック基板及びその製造方法
JP4497247B2 (ja) 積層型セラミック電子部品の製造方法
JP2011044681A (ja) セラミック基板及びその製造方法
JP2010098291A (ja) 無収縮セラミック基板及び無収縮セラミック基板の製造方法
JP3646587B2 (ja) 多層セラミック基板およびその製造方法
JP2004165247A (ja) 多層セラミック基板、その製造方法、通信用デバイスおよびそれを用いた通信機器
JP2004247334A (ja) 積層型セラミック電子部品およびその製造方法ならびにセラミックグリーンシート積層構造物
JP5229316B2 (ja) セラミック基板の製造方法
JP4957117B2 (ja) 多層セラミック基板の製造方法および多層セラミック基板作製用複合グリーンシート
JP4000050B2 (ja) セラミック積層体の製法
JP2009147157A (ja) 多層セラミック基板及びその製造方法、電子部品
JP4048974B2 (ja) 多層セラミック基板を備える電子部品の製造方法
JP2010251597A (ja) 多層セラミック基板の製造方法
JP4089356B2 (ja) 多層セラミック基板の製造方法
JP2004165339A (ja) 多層セラミック基板の製造方法、誘電体積層デバイスおよびそれを用いた無線機器
JPH11214839A (ja) 回路基板の製造方法
WO2009151006A1 (ja) セラミック成形体の製造方法
JP2004165343A (ja) 積層型セラミック電子部品およびその製造方法
JP2007329355A (ja) 突起状電極付き多層セラミック電子部品およびその製造方法