JPH11214839A - 回路基板の製造方法 - Google Patents

回路基板の製造方法

Info

Publication number
JPH11214839A
JPH11214839A JP1155198A JP1155198A JPH11214839A JP H11214839 A JPH11214839 A JP H11214839A JP 1155198 A JP1155198 A JP 1155198A JP 1155198 A JP1155198 A JP 1155198A JP H11214839 A JPH11214839 A JP H11214839A
Authority
JP
Japan
Prior art keywords
via hole
insulating sheet
circuit board
conductor
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1155198A
Other languages
English (en)
Other versions
JP3554171B2 (ja
Inventor
Shuichi Tateno
周一 立野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP1155198A priority Critical patent/JP3554171B2/ja
Publication of JPH11214839A publication Critical patent/JPH11214839A/ja
Application granted granted Critical
Publication of JP3554171B2 publication Critical patent/JP3554171B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】導体ペーストの充填によって形成されたビアホ
ール導体の緻密化と低抵抗化を図り、高い信頼性を確保
できる回路基板の製造方法を提供する。 【解決手段】少なくとも有機樹脂を含む絶縁シート11
の所定箇所に、レーザ光の照射により他の領域よりもホ
ール周囲が盛り上がるような盛り上がり部13、望まし
くは盛り上がり部の高さが、絶縁シートの厚みの10〜
90%となるようなビアホール12を形成し、そのビア
ホール12内に盛り上がり部13領域まで導体ペースト
を充填する。その後、ビアホール周囲の盛り上がり部1
3に圧力を加えて、盛り上がり部13を絶縁シート11
中に押し込み、ビアホール形成部を含む絶縁シート11
の表面に配線層15を被着形成して、ビアホール導体の
緻密化と低抵抗化を図る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高密度、高機能回
路基板の製造方法に関し、特にビアホール部の形成に関
わる回路基板の製造方法に関するものである。
【0002】
【従来技術】従来より、多層配線基板、例えば、半導体
素子を収納するパッケージに使用される多層配線基板と
して、高密度の配線が可能なセラミック多層配線基板が
多用されている。この多層セラミック配線基板は、アル
ミナなどの絶縁基板と、その表面に形成されたWやMo
等の高融点金属からなる配線導体とから構成されるもの
で、この絶縁基板の一部に凹部が形成され、この凹部に
半導体素子が収納され、蓋体によって凹部を気密に封止
されるものである。
【0003】ところが、このようなセラミック多層配線
基板の絶縁基板を構成するセラミックスは、硬くて脆い
性質を有することから、製造工程又は搬送工程におい
て、セラミックスの欠けや割れ等が発生しやすく、半導
体素子の気密封止が損なわれることがあるために歩留ま
りが低い等の問題があった。
【0004】また、多層セラミック配線基板において
は、焼結前のグリーンシートにメタライズインクを印刷
して、印刷後のシートを積層して焼結させて製造される
が、その製造工程において、高温での焼成により焼成収
縮が生じるために、得られる基板に反り等の変形や寸法
のばらつき等が発生しやすいという問題があり、回路基
板の超高密度化やフリップチップ等のような基板の平坦
度の厳しい要求に対して、十分に対応できないという問
題があった。
【0005】そこで、最近では、銅箔を接着した有機樹
脂を含む絶縁基板表面にエッチング法により微細な回路
を形成し、しかる後にこの基板を積層して多層化したプ
リント基板や、銅などの金属粉末を含むペーストを絶縁
層に印刷して配線層を形成した後、これを積層し、ある
いは積層後に、所望位置にマイクロドリルやパンチング
等によりビアホールを形成し、そのビア内壁にメッキ法
により金属を付着させて配線層を接続して多層化したプ
リント配線基板が提案されている。
【0006】このようなプリント基板においては、その
強度を高めるために有機樹脂に対して球状あるいは繊維
状の無機材料を分散させた絶縁基板も提案されており、
これらの複合材料からなる絶縁基板上に多数の半導体素
子を搭載したマルチチップモジュール(MCM)等への
適用も検討されている。
【0007】このようなプリント配線板の多層化、配線
の微細化の要求に対応して、最近では、有機樹脂を含む
絶縁シートの表面に銅などの低抵抗金属を含む導体ペー
ストで回路を形成したり、各絶縁シートに対してビアホ
ールを形成し、そのビアホール内に低抵抗金属粉末を含
む導体ペーストを充填してビアホール導体を形成した
後、導体層を形成し、絶縁シートを積層して多層配線化
した配線基板を製造する試みが行われている。
【0008】
【発明が解決すべき課題】しかしながら、低抵抗金属を
含む導体ペースト中には、絶縁層への印刷性を高めると
ともに、金属粉末を互いに結合させるために結合剤及び
溶剤が配合されるため、金属粉末の周囲はこの結合剤や
溶剤で囲まれており金属粉末同士の接触が悪く、通常の
銅箔や銅メッキにより形成された導体層よりも抵抗値が
高いという問題があった。そのため、導体ペーストを印
刷した後に、結合剤及び溶剤を加熱分解したり、印刷さ
れた配線層を加圧して緻密化することが行われている。
しかしながら、このようにして得られた導体配線層中に
おいても結合剤や溶剤を完全に除去できず、抵抗率はせ
いぜい7×10-4Ω−cm程度であり、低抵抗化が困難
であるという欠点を有していた。
【0009】また、結合剤及び溶剤を除去できても低抵
抗金属粒子間に隙間が多量に存在するため、この隙間に
水分が侵入し、導体粉末が酸化したり、基板の温度が上
昇した時に基板が破裂するなどの問題があった。
【0010】そこで、本発明は、これらの問題点を除去
し、導体ペーストの充填によって形成されたビアホール
導体の緻密化と低抵抗化を図り、高い信頼性を確保でき
る回路基板の製造方法を提供するものである。
【0011】
【問題点を解決しようとする手段】本発明者は、上記の
課題に対して検討を重ねた結果、絶縁シートに対して、
ビアホールを形成する際に、ビアホールの周囲に盛り上
がり部が形成されるように形成して、そのビアホールに
導体ペーストを充填した後、その盛り上がり部を加圧し
て絶縁シートに埋め込みことにより、ビアホール導体に
おける金属粉末の充填率が向上し、ビアホール導体の低
抵抗化が図れることを見いだし、本発明に至った。
【0012】即ち、本発明の回路基板の製造方法は、有
機樹脂と無機材料との複合体からなる絶縁シートの所定
箇所に、他の領域よりもホール周囲が盛り上がるように
ビアホールを形成する工程と、該ビアホール内に前記盛
り上がり領域まで導体ペーストを充填する工程と、該ビ
アホール周囲の盛り上がり領域に圧力を加えて、盛り上
がり領域を絶縁シート中に押し込む工程と、前記ビアホ
ール形成部を含む前記絶縁シートの表面に導体層を被着
形成する工程とを具備することを特徴とするものであ
る。
【0013】また、本発明の回路基板の製造方法は、前
記ビアホールをレーザ光の照射により形成すること、前
記ビアホールの周囲の盛り上がり部の高さが、前記絶縁
シートの厚みの10〜90%であることを特徴とするも
のである。
【0014】
【発明の実施の形態】本発明の回路基板1は、例えば、
図1に示すように、少なくとも有機樹脂を含む絶縁層2
a〜2dが積層され、その絶縁層2a〜2dの各層間あ
るいは表面には、配線層3が被着形成されており、異な
る層間の配線層3を接続するためにビアホール導体4が
内蔵されている。
【0015】絶縁層2a〜2dに含まれる有機樹脂とし
て、例えば、エポキシ系樹脂、トリアジン系樹脂、ポリ
ブタジエン系樹脂、フェノール樹脂、フッ素系樹脂、ジ
アリルフタレート系樹脂、ポリイミド系樹脂など一般に
回路基板に使用される樹脂であればいずれでもよい。
【0016】また、本発明によれば、回路基板の絶縁層
はその中に絶縁層あるいは基板全体の強度を高めるため
に、前記有機樹脂に対して無機フィラーを複合させるの
が望ましい。有機樹脂と複合される無機フィラーとして
は、ガラス繊維に樹脂を含浸させたシート(プリプレ
グ)、また、SiO2 、Al2 3 、ZrO2 、Al
N、SiC、Si3 4 、BaTiO3 、SrTi
3 、ゼオライト、CaTiO3 、ほう酸アルミニウム
粒子等の公知の材料が使用できる。
【0017】一方、配線層3は、銅などの低抵抗金属か
らなる金属箔や、銅、アルミニウム、銀、金などの低抵
抗金属粉末を含む導体から形成される。低抵抗化の上で
は、金属箔から構成されることが望ましい。
【0018】さらに、ビアホール導体4は、例えば、
銅、銀、アルミニウム、金の群から選ばれる少なくとも
1種、又は2種以上の合金を主体とする低抵抗金属粉末
を含むものである。低抵抗金属としては、特に銅又は銅
を含む合金が望ましい。充填される低抵抗金属粉末は、
平均粒径が0.1〜10μmのものが望ましい。
【0019】また、場合によっては、上記の金属以外
に、回路の抵抗調整のためにNi−Cr合金などの高抵
抗の金属を混合、又は合金化しても良い。更に低抵抗化
のために、前記低抵抗金属よりも低融点の金属、例え
ば、半田、錫等の低融点金属を導体組成物中に含んでも
よい。
【0020】また、ビアホール導体中には、上記の抵抵
抗金属以外に、金属粉末間の結合材として、あるいは金
属粉末の充填性を向上させるために結合剤及び溶剤が添
加される。
【0021】次に、本発明の回路基板の製造方法につい
て図2の工程図をもとに説明する。
【0022】まず、有機樹脂、あるいは有機樹脂と無機
質フィラーとからなる組成物を用いて図1(a)に示す
ような絶縁シート11を形成する。この絶縁シート11
は、上記組成物からなるスラリーを用いて、ドクターブ
レード法、圧延法、射出成形法などによりシート状に成
形することにより得られる。また、上記以外にプリプレ
グ等を用いることもできる。
【0023】次に、図1(b)に示すように、上記の絶
縁シート11に対して、ビアホール12を形成する。こ
のビアホール12は、直径が0.05〜0.3mm程度
の微小なホールである。本発明によれば、このビアホー
ル12の形成にあたって、絶縁シート11のビアホール
12以外の他の領域よりもビアホール12周囲が盛り上
がるようにビアホールを形成することが重要である。
【0024】盛り上がり部13の高さLは、絶縁シート
11の厚みaの10〜90%,特に20〜70%である
ことが望ましい。この盛り上がり部13は、例えば、ビ
アホール12をレーザーの照射によって形成し、その際
の後述する実施例に示される通り、ビームの走査回数ま
たは/及びビームのパルス周波数により容易に制御する
ことができ、走査回数を増大する程、あるいはパルス周
波数が小さいほど、盛り上がり比率を大きくすることが
できる。なお、ビアホールの形成に使用されるレーザ
は、炭酸ガスレーザ、YAGレーザ、及びエキシマレー
ザ等の公知の方法が使用できる。
【0025】その後、図1(c)に示すように、周囲に
盛り上がり部13が形成されたビアホール12に対し
て、導体ペーストを盛り上がり部13まで充填してビア
ホール導体14を形成する。導体ペーストは、前述した
低抵抗金属粉末100重量部に対して、エチルセルロー
ス等の有機樹脂を0.1〜5重量部、イソプロピルアル
コール、オクタノール、テルピネオール等の溶剤を4〜
10重量部の組成からなることが望ましい。
【0026】その後、図1(d)に示すように、このビ
アホール導体14が形成された絶縁シート11の、ビア
ホール導体14形成部を含む表面に配線層を15を形成
する。配線層15は、a)絶縁シート11の表面に金属
箔を被着形成してフォトレジスト法により所定領域をエ
ッチング除去して回路パターンを形成する、b)フィル
ム表面にa)と同様にして金属箔からなる回路パターン
を形成後、絶縁シート11にフィルムを重ね合わせて圧
着した後、フィルムのみを剥がすことにより配線層を転
写する、c)導体ペーストをスクリーン印刷法等により
印刷塗布する、等の方法によって形成する。
【0027】これらの中で、a)の方法では、ビアホー
ル導体中の隙間にエッチング液が浸透して悪影響を及ぼ
すことがあり、c)は抵抗が高いために、b)の方法が
最も望ましい。
【0028】そして、該ビアホール周囲の盛り上がり部
13に圧力を加えて、図1(e)に示すように、盛り上
がり部13を絶縁シート11中に押し込む。この圧力の
印加は、盛り上がり部13が絶縁シート11に押し込ま
れ、ビアホール導体14形成部が他の領域を含め平坦化
するに十分な圧力であれば、特に限定するものではない
が、10〜100kg/cm2 程度が最も望ましい。
【0029】本発明によれば、この圧力の印加により、
盛り上がり部13を有するビアホール12内に充填され
ていた導体ペーストの体積が盛り上がり部13の絶縁シ
ート11への押し込みによって収縮される結果、ビアホ
ール導体14中の金属粉末の充填率を高めることがで
き、その結果、ビアホール導体の抵抗を低減することが
できる。
【0030】なお、本発明において、この盛り上がり部
の高さを前述した範囲に限定したのは、絶縁シートの厚
みの10%より小さいと、盛り上がり部13が絶縁シー
ト11内へ押し込まれると同時に盛り上がり部に充填さ
れていた導体ペーストの押し込まれる量が少なく、ビア
ホール導体の充填率を高める作用が小さいためである。
【0031】一方、前記盛り上がりの高さが絶縁シート
の厚みの90%より高くなると、圧力を印加してもホー
ル周囲の盛り上がり部13を完全に絶縁シート11内に
押し込むことができず、形成された基板の平坦度が悪く
なる場合がある。
【0032】なお、本発明によれば、配線層15を形成
する場合に、盛り上がり部13によって配線層15の位
置ずれ等を発生する場合には、予め、盛り上がり部13
を押し込み処理した後に、配線層15を形成してもよ
い。
【0033】また、盛り上がり部13の絶縁シート11
への圧力印加による押し込み処理は、ビアホール導体1
4の表面に、前述したb)の手法によって配線層15を
転写する際の圧力の印加と同時に行ってもよい。さらに
は、ビアホール導体14および配線層15を形成した絶
縁シート11を同様にして複数形成し、それらを位置合
わせして積層圧着する際に同時に行ってもよい。
【0034】そして、上記のようにして押し込み処理を
施した絶縁シートを、単層あるいは複数層からなる積層
体を絶縁シート中の熱硬化性樹脂が硬化するに十分な温
度に加熱することにより、単層あるいは多層の回路基板
を作製することができる。
【0035】
【実施例】PPE樹脂(ポリフェニレンエーテル樹脂)
あるいはBTレジン(ビスマレイミドトリアジン)樹脂
に、無機質フィラー(強化物)としてSiO2 粉末を6
0体積%混合した組成物をドクターブレード法により厚
み100μmのシート状に成形した。また、PPE樹脂
又はBTレジン樹脂をガラスクロスへ含浸してなる厚み
100μmのプリプレグを絶縁シートとして準備した。
【0036】各絶縁シートに、ビーム径20μmのYA
Gレーザビームを表1、2に示すような条件で、ビーム
の走査回数またはパルス周波数を変化させながら照射、
走査し、直径100μmのビアホールを1000個形成
した。形成したビアホールの周囲の盛り上がり部の最大
高さLの平均値の絶縁シートの厚さ100μmに対する
比率を算出した。
【0037】次に、形成したビアホールへ平均粒径5μ
mのAgとCuの合金粉末100重量部に、エチルセル
ロースを0.2重量部、溶剤として2−オクタノールを
6重量部添加混合して作製した導体ペーストを印刷法に
て充填した。
【0038】この絶縁シート表面に対して、フィルム表
面に予め形成した厚み18μmのCu箔からなる配線層
を圧力30kg/cm2 で加圧しながら転写させると同
時に、ビホアールの盛り上がり部を絶縁シート中に埋め
込んだ。
【0039】その後、この絶縁基板を120℃で2時
間、窒素中で処理して、ビアホール導体中の溶剤および
バインダーを除去した後、70kg/cm2 で加圧しな
がら250℃で10分間熱処理して単層の回路基板を作
製した。
【0040】導体ペースト充填前におけるヴィアホール
内の絶縁材料の屑及び炭化物の観察を光学顕微鏡を用い
て観察した。また、ビアホール導体における金属粉末の
充填性を光学顕微鏡で観察するとともに、ビアホール導
体の抵抗率を4端子法により測定した。その評価結果を
表1、2に示す。
【0041】
【表1】
【0042】
【表2】
【0043】表1、表2によれば、盛り上がり部を全く
形成せずに作製した試料No.1、8、15、22、2
9、36、43、50はいずれもビアホール導体の抵抗
率が1×10-4Ω−cmを越えるものであったが、本発
明に従い、作製した回路基板は、いずれもビアホール導
体の抵抗率が1×10-5Ω−cm以下の低抵抗のもので
あった。なお、盛り上がり比率が90%を越える試料N
o.7、14、21、28、35、42、49、56で
は、低抵抗であるものの、ビアホール導体部の平坦度が
低下したが、90%以下のものは、ビアホール導体回り
の盛り上がりもなく、平坦度に優れた回路基板であっ
た。
【0044】
【発明の効果】以上詳述したように、本発明の回路基板
の製造方法によれば、ビアホール導体の導体抵抗が低
く、ビアホール回りの盛り上がりもなくなり平坦度に優
れた回路基板が製造できる。
【図面の簡単な説明】
【図1】本発明における回路基板の概略断面図である。
【図2】本発明の製造方法を説明するための工程図であ
る。
【符号の説明】
1 回路基板 2 絶縁シート 3 配線層 4 ビアホール導体 11 絶縁シート 12 ビアホール 13 盛り上がり部 14 ビアホール導体 15 配線層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H05K 3/46 H05K 3/46 X

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】少なくとも有機樹脂を含む絶縁シートの所
    定箇所に、他の領域よりもホール周囲が盛り上がるよう
    にビアホールを形成する工程と、該ビアホール内に前記
    盛り上がり領域まで導体ペーストを充填する工程と、該
    ビアホール周囲の盛り上がり領域に圧力を加えて、盛り
    上がり領域を絶縁シート中に押し込む工程と、前記ビア
    ホール形成部を含む前記絶縁シートの表面に導体層を被
    着形成する工程とを具備する回路基板の製造方法。
  2. 【請求項2】前記ビアホールをレーザ光の照射により形
    成することを特徴とする請求項1記載の回路基板の製造
    方法。
  3. 【請求項3】前記ビアホールの周囲の盛り上がり部の高
    さが、前記絶縁シートの厚みの10〜90%である請求
    項1記載の回路基板の製造方法。
JP1155198A 1998-01-23 1998-01-23 回路基板の製造方法 Expired - Fee Related JP3554171B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1155198A JP3554171B2 (ja) 1998-01-23 1998-01-23 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1155198A JP3554171B2 (ja) 1998-01-23 1998-01-23 回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPH11214839A true JPH11214839A (ja) 1999-08-06
JP3554171B2 JP3554171B2 (ja) 2004-08-18

Family

ID=11781096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1155198A Expired - Fee Related JP3554171B2 (ja) 1998-01-23 1998-01-23 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP3554171B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008223A (ja) * 2001-06-25 2003-01-10 Kyocera Corp 多層配線基板およびその製造方法
WO2004110116A1 (ja) * 2003-06-03 2004-12-16 Hitachi Metals, Ltd. 貫通電極付き基板の製造方法
JP2009021545A (ja) * 2007-07-10 2009-01-29 Samsung Electro Mech Co Ltd 印刷回路基板の製造方法
JP2010109198A (ja) * 2008-10-30 2010-05-13 Kyocer Slc Technologies Corp 配線基板の製造方法
JP2017225030A (ja) * 2016-06-16 2017-12-21 株式会社村田製作所 圧電振動子及びその製造方法
JP2020150554A (ja) * 2020-05-29 2020-09-17 株式会社村田製作所 圧電振動子及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003008223A (ja) * 2001-06-25 2003-01-10 Kyocera Corp 多層配線基板およびその製造方法
WO2004110116A1 (ja) * 2003-06-03 2004-12-16 Hitachi Metals, Ltd. 貫通電極付き基板の製造方法
JP2009021545A (ja) * 2007-07-10 2009-01-29 Samsung Electro Mech Co Ltd 印刷回路基板の製造方法
JP2010109198A (ja) * 2008-10-30 2010-05-13 Kyocer Slc Technologies Corp 配線基板の製造方法
JP2017225030A (ja) * 2016-06-16 2017-12-21 株式会社村田製作所 圧電振動子及びその製造方法
JP2020150554A (ja) * 2020-05-29 2020-09-17 株式会社村田製作所 圧電振動子及びその製造方法

Also Published As

Publication number Publication date
JP3554171B2 (ja) 2004-08-18

Similar Documents

Publication Publication Date Title
US7018494B2 (en) Method of producing a composite sheet and method of producing a laminate by using the composite sheet
JP2002520878A (ja) 組み込まれた受動電子素子を備えたセラミック成形体の製造方法、この種の成形体及び成形体の使用
JP2000312063A (ja) 配線基板及びその製造方法
JP3554171B2 (ja) 回路基板の製造方法
JP4497247B2 (ja) 積層型セラミック電子部品の製造方法
JP4826319B2 (ja) 多層回路基板およびその製造方法
JPH06100377A (ja) 多層セラミック基板の製造方法
JP3112258B2 (ja) 回路基板とその製造方法
JPH11214575A (ja) 配線基板
KR100800509B1 (ko) 도전성 페이스트 및 다층 세라믹 기판
JP4683758B2 (ja) 配線基板の製造方法
JPH03108203A (ja) 導体ペーストおよび配線基板
JPH10107445A (ja) 多層配線基板およびその製造方法
JPH0730253A (ja) 多層セラミック基板の製造方法
WO2011082213A1 (en) Mixed-metal system conductors for use in low-temperature co-fired ceramic circuits and devices
JP3597952B2 (ja) 配線基板およびその製造方法
JP4084696B2 (ja) 低温焼成多層セラミック配線基板の製法
JP3064237B2 (ja) 配線基板およびその製造方法
JP4071908B2 (ja) 多層配線基板およびその製造方法
JPH10178247A (ja) 配線基板およびその製造方法
JP4974421B2 (ja) 多層配線基板の製造方法
JPH07170074A (ja) セラミック多層回路基板の製造方法
JPH0544840B2 (ja)
JP4412891B2 (ja) 複合体および複合積層体の製造方法、並びにセラミック基板の製造方法
JP4610185B2 (ja) 配線基板並びにその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20040203

Free format text: JAPANESE INTERMEDIATE CODE: A131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040427

A61 First payment of annual fees (during grant procedure)

Effective date: 20040506

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090514

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090514

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20100514

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110514

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees