JP4826319B2 - 多層回路基板およびその製造方法 - Google Patents

多層回路基板およびその製造方法 Download PDF

Info

Publication number
JP4826319B2
JP4826319B2 JP2006103810A JP2006103810A JP4826319B2 JP 4826319 B2 JP4826319 B2 JP 4826319B2 JP 2006103810 A JP2006103810 A JP 2006103810A JP 2006103810 A JP2006103810 A JP 2006103810A JP 4826319 B2 JP4826319 B2 JP 4826319B2
Authority
JP
Japan
Prior art keywords
ceramic
circuit board
laminate
multilayer circuit
powder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006103810A
Other languages
English (en)
Other versions
JP2007281115A (ja
Inventor
伸明 小川
真大 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2006103810A priority Critical patent/JP4826319B2/ja
Publication of JP2007281115A publication Critical patent/JP2007281115A/ja
Application granted granted Critical
Publication of JP4826319B2 publication Critical patent/JP4826319B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Capacitors (AREA)

Description

この発明は、多層回路基板およびその製造方法に関するもので、特に、多層回路基板の寸法精度を向上させるための改良に関するものである。
この発明にとって興味ある多層回路基板として、セラミック多層回路基板がある。セラミック多層回路基板は、通常、セラミック粉末を主成分として含有する複数のセラミックグリーンシートを積層し、かつ圧着することによって得られた積層体を焼成処理して得られるものである。上述したセラミック粉末は、焼成処理の結果、焼結する。そのため、セラミック多層回路基板は、通常、焼成前と焼成後とでその体積が比較的大きく変化する。このことから、セラミック多層回路基板には、その寸法管理、特に、焼成収縮量の管理が難しいという問題がある。
これに対して、寸法精度に優れたセラミック多層回路基板を得るための方法として、たとえば特許第2554415号公報(特許文献1)には、セラミック多層素体の両面にセラミック多層素体の焼結温度では焼結しない強制層を配置することによって、セラミック多層素体の平面方向での焼成収縮を抑制する、といった方法が提案されている。
また、たとえば特許第3601671号公報(特許文献2)には、セラミック基材層の層間にセラミック基材層の焼結温度では焼結しない拘束層を配置することによって、セラミック基材層の平面方向での焼成収縮を抑制する、といった方法が提案されている。
しかしながら、これら提案された方法によれば、セラミック多層回路基板の平面方向では高い寸法精度が得られるものの、厚み方向には比較的大きく焼成収縮するので、厚み方向での寸法精度を十分に確保することが難しい。また、上記特許文献1に記載の方法では、焼成工程の後、強制層を除去する工程が必要であり、このことが生産性の低下を招く。他方、上記特許文献2に記載の方法では、拘束層へのセラミック基材層からのガラスの浸透を利用しているので、拘束層やセラミック基材層の厚みや材質に制約がある。
特許第2554415号公報 特許第3601671号公報
そこで、この発明の目的は、平面方向および厚み方向の双方に関して寸法精度に優れた多層回路基板を効率的に製造できる、多層回路基板の製造方法を提供しようとすることである。
この発明の他の目的は、上記製造方法を適用して製造することができる、多層回路基板を提供しようとすることである。
この発明に係る多層回路基板の製造方法は、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
すなわち、この発明に係る多層回路基板の製造方法では、主成分としてのセラミック粉末とセラミック粉末を互いに結合するバインダ樹脂とを含有する、複数の未焼成セラミック層を積層してなるものであり、特定の未焼成セラミック層には導電パターンが形成されている、未焼成セラミック積層体を作製する、第1工程がまず実施される。
次に、上記バインダ樹脂を消失させるが、セラミック粉末を実質的に焼結させない温度で、未焼成セラミック積層体を熱処理し、それによって、実質的に未焼結のセラミック粉末の集合体であって、バインダ樹脂の消失の結果として生じた空孔を全域に有する、多孔質積層体を得る、第2工程が実施される。
そして、上記多孔質積層体に液状の固着用樹脂を含浸させ、それによって、多孔質積層体の全域においてセラミック粉末を固着用樹脂で固着させる、第3工程が実施される。
この発明に係る多層回路基板の製造方法において、第1工程は、前述の導体パターンを形成するため、金属粉末を主成分とする導電性ペーストを印刷することによって厚膜導体パターンを形成する工程を備えていてもよい。この場合、第2工程において、未焼成セラミック積層体は、厚膜導体パターン中の金属粉末を焼結させる温度で熱処理され、それによって、焼結金属からなる導体パターンが形成される。
上記の実施態様の場合、セラミック粉末として、金属粉末の焼結温度では実質的に焼結しないものが用いられることが好ましい。
この発明に係る多層回路基板の製造方法において、第1工程は、導体パターンを形成するため、金属箔からなる薄膜導体パターンを形成する工程を備えていてもよい。
この発明に係る多層回路基板の製造方法は、第2工程の後、多孔質積層体の主面上に表面実装部品を搭載する工程をさらに備えていてもよい。この場合、第3工程は、表面実装部品を搭載した状態にある多孔質積層体に対して実施されることが好ましい。
この発明において、未焼成セラミック積層体は、その少なくとも一方主面側にキャビティを形成していてもよい。
この発明に係る多層回路基板の製造方法は、第3工程を実施する前に、未焼成セラミック積層体または多孔質積層体にスリットまたは穴を形成する工程をさらに備えていてもよい。この場合、第3工程では、スリットまたは穴を通して、多孔質積層体に液状に固着用樹脂を含浸させることが好ましい。
この発明に係る多層回路基板の製造方法は、第2工程において未焼成セラミック積層体を熱処理する温度以上の温度での焼成工程を経て得られたセラミック焼結体を素体とするチップ型セラミック電子部品を用意する工程をさらに備え、第1工程において、未焼成セラミック積層体の表面および/または内部に、チップ型電子部品を配置する工程が実施されてもよい。
この発明において、未焼成セラミック層は、セラミックグリーンシートによって与えられることが好ましい。この場合、セラミックグリーンシートは、セラミック粉末100重量部に対して1〜30重量部のバインダ樹脂を含有していることが好ましい。
この発明において、未焼成セラミック層は、セラミック粉末100重量部に対して0.3〜50重量部のガラス粉末を含有していることが好ましい。
また、この発明において、未焼成セラミック積層体に備える複数の未焼成セラミック層のうち、未焼成セラミック積層体の表面層を形成する未焼成セラミック層は、未焼成セラミック積層体の内部層を形成する未焼成セラミック層に比べて、そこに含有されるセラミック粉末の平均粒径がより大きいことが好ましい。
この発明は、また、多層回路基板にも向けられる。この発明に係る多層回路基板は、積層された複数の絶縁性材料層と、特定の絶縁性材料層に関連して設けられた導体パターンとを備え、絶縁性材料層は、セラミック粉末の集合体と、セラミック粉末の集合体内においてセラミック粉末間に形成される空孔部分を埋めかつセラミック粉末を互いに固着する、固着用樹脂とをもって構成され、固着用樹脂は、当該多層回路基板の全域に分布していることを特徴としている。
この発明に係る多層回路基板の製造方法によれば、未焼成セラミック層に含まれるセラミック粉末を実質的に焼結させないので、X方向、Y方向およびZ方向のいずれについても、すなわち平面方向および厚み方向のいずれについても実質的な収縮が生じない。そのため、多層回路基板において、焼成収縮に伴う反りや歪みが生じず、高い寸法精度を有する多層回路基板を得ることができる。
この発明に係る製造方法によって得られた多層回路基板では、セラミック粉末が固着用樹脂によって互いに固着されたものが絶縁性材料層となっている。つまり、セラミック粉末の集合体のままではなく、これの全域にわたって液状の固着用樹脂を含浸させ、セラミック粉末同士を固着させた複合材料からなるものであるので、このような絶縁性材料層をもって構成される多層回路基板の強度を十分に高めることができる
多孔質積層体において、バインダ樹脂の消失の結果として生じた空孔は、外部に対して連通した空孔、すなわちオープンポアとなりやすい。そのため、液状の固着用樹脂は、毛細管現象に基づき、空孔部分に沿って多孔質積層体の内部へ円滑に浸透することができる。
また、未焼成セラミック積層体は、セラミック粉末を主成分とするものであるので、たとえば、無機フィラーを含有する硬化型樹脂からなる絶縁性材料層を積層してなる多層回路基板の場合に比べて、バインダ樹脂の硬化に伴う硬化収縮が生じない。
また、第1工程において作製される未焼成セラミック積層体に含有されるバインダ樹脂を、第2工程において一旦消失させた後、第3工程では、固着用樹脂として、上記バインダ樹脂とは別の樹脂を用いることができるので、各工程に見合った樹脂をそれぞれ用いることができる。たとえば、第1工程において、未焼成セラミック層がセラミックグリーンシートによって与えられる場合、バインダ樹脂については、可撓性を有しかつ熱分解性に優れ、さらにシート積層時の密着性を発揮できる、という観点から樹脂を選択することができ、他方、固着用樹脂については、第3工程において、多孔質積層体内への浸透性に優れかつ固着状態において強靭性に優れる、という観点から樹脂を選択することができる。
この発明によれば、たとえば、低誘電率層の間に高誘電率層を挟み込んだ多層回路基板、絶縁体層の間に磁性体層を挟み込んだ多層回路基板、磁性体層と誘電体層とを混在させた多層回路基板などのように、互いに異なる種類の材料からそれぞれなる絶縁性材料層を混在させて積層させて積層した多層回路基板であっても、これを容易に製造することができる。なぜなら、焼成収縮が実質的に生じないので、異種材料の各々の焼成収縮プロファイルを合わせ込む必要がなく、しかも、焼結に伴う各層の材料成分の相互拡散が実質的にないためである。
また、この発明によれば、第1工程で作製される未焼成セラミック積層体の段階で形成される導体パターンの形態については、たとえば、導体パッド、ライン導体、広面積導体などの面内導体としたり、ビアホール導体などの層間接続導体としたり、あるいは、導体パターンを厚膜によって形成したり、薄膜によって形成したりするなど、多層回路基板の用途等に応じて任意に選択することができる。
また、この発明によれば、未焼成セラミック層に含有されるセラミック粉末は、焼結される必要がないため、第2工程において実施される熱処理時の雰囲気は、専ら、導体パターンを構成する金属材料の特性やバインダ樹脂の消失特性に見合うように適宜選択することができる。
この発明において、導体パターンが導電性ペーストを印刷することによって形成された厚膜導体パターンによって与えられ、第2工程において熱処理されることにより、厚膜導体パターン中の金属粉末を焼結させるようにすると、導体パターンが焼結金属から構成されることになるので、電気抵抗が低くかつ高周波特性に優れたものとすることができる。また、第2工程での熱処理の雰囲気としては、導体パターンを構成する金属材料の特性やバインダ樹脂の消失特性に見合うものを適宜選択すればよいことになる。また、導電性ペーストのスクリーン印刷等によって導体パターンを形成できるので、銅箔等の金属薄膜のフォトリソグラフィを適用する場合に比べて、安価かつ容易に高精度のパターンを形成することができる。特に、焼結金属により層間接続導体を形成すれば、貫通孔の形成、次いで貫通孔への導電性ペーストの充填といった通常の層間接続導体形成方法を適用することができるので、たとえばスルーホールめっきするような場合に比べて、層間接続導体を安価かつ容易に形成することができる。また、導電性ペーストによって与えられる厚膜導体パターンは、一般には、熱処理によって収縮するが、この発明の場合には、導体パターンが未焼成セラミック層によって拘束されているため、上述のような収縮をあまり生じないようにすることができる。
上述した好ましい実施態様において、たとえば、厚膜導体パターンの主成分となる金属粉末として、銅または銀を主成分とする低融点金属粉末を用い、セラミック粉末として、アルミナやジルコニア等の高温焼結セラミック粉末のような上記金属粉末の焼結温度では実質的に焼結しないものが用いられると、誘電特性、絶縁特性などの各種の特性に優れた高温焼結タイプのセラミック粉末をもって構成された絶縁性材料層の表面や内部に、比抵抗の低い銅や銀による導体パターンを形成することができる。
この発明において、導体パターンが、金属箔からなる薄膜導体パターンによって与えられると、導体パターンの比抵抗を低くすることができる。この場合、たとえば銅箔を予めフォトリソグラフィ法によってパターニングしたものを導体パターンとして用いることもできる。
この発明において、第2工程の後、多孔質積層体の主面上に表面実装部品を搭載するようにし、その後、第3工程を実施するようにすれば、多孔質積層体への固着用樹脂の含浸と同時に、表面実装部品に対する樹脂封止を行なうこともできる。特に、表面実装部品がフリップチップ方式の半導体素子である場合には、この半導体素子へのアンダーフィル樹脂の形成も同時に行なうことができる。
この発明に係る製造方法によれば、焼成収縮が実質的に生じないため、反りや歪みを伴うことなくキャビティを有する多層回路基板を容易に製造することができる。そして、このようにキャビティが形成された多層回路基板を製造しようとする場合、多孔質積層体の段階でキャビティが形成されることになるので、多孔質積層体の表面積がキャビティの分だけ大きくなり、第3工程における液状の固着用樹脂の含浸を能率的に行なうことができる。
この発明において、未焼成セラミック積層体または多孔質積層体にスリットまたは穴を形成しておき、第3工程において、スリットまたは穴を通して、多孔質積層体に液状の固着用樹脂を含浸させるようにすれば、多孔質積層体の内部にまで固着用樹脂を含浸させることがより容易になる。特に、未焼成セラミック積層体または多孔質積層体が、複数の子基板としての多層回路基板を分割により取り出すことが予定された親基板の状態のものであるとき、多孔質積層体に、分割を容易にするためのスリットが設けられていれば、このスリットを通して、液状の固着用樹脂を多孔質積層体に効率良く含浸させることが可能である。
この発明において、第2工程で実施される熱処理での温度以上の温度での焼成工程を経て得られたセラミック焼結体を素体とするチップ型セラミック電子部品が用意され、未焼成セラミック積層体の表面および/または内部に、このチップ型セラミック電子部品を配置するようにすれば、未焼成セラミック積層体の焼成収縮の問題に煩わされることなく、たとえば積層セラミックコンデンサや積層セラミックインダクタのようなチップ型セラミック電子部品を表面に搭載または内部に内蔵した構造を有する多層回路基板を得ることができる。
この発明において、未焼成セラミック層がセラミックグリーンシートで与えられるとき、セラミックグリーンシートが、セラミック粉末100重量部に対して1〜30重量部のバインダ樹脂を含有していると、セラミックグリーンシートに対して良好なハンドリング性を得ることができるとともに、第2工程での熱処理において、バインダ樹脂を能率的に消失させることができる。これに対して、バインダ樹脂の含有量が1重量部未満であると、セラミックグリーンシートのハンドリングが困難となり、他方、バインダ樹脂が30重量部を超えて含有していると、第2工程での熱処理時においてバインダ樹脂の分解速度が遅くなったり、分解後の炭素がセラミック粉末間に残存したりするなどの不具合を生じることがある。なお、バインダ樹脂の含有量は、材料種にもよるが、5〜15重量部であることがより好ましい。
この発明において、未焼成セラミック層が、セラミック粉末100重量部に対して0.3〜50重量部のガラス粉末を含有していると、第2工程での熱処理後の多孔質積層体に良好なハンドリング性を与えることができる。これに対して、ガラス粉末を含有していなかったり、含有量が0.3重量部未満であったりすると、多孔質積層体が軟弱なものとなり、わずかな衝撃でも崩れてしまうことがある。他方、ガラス粉末の含有量が50重量部を超えると、第2工程での熱処理によって、未焼成セラミック層が実質的に焼結してしまい、あるいは、バインダ樹脂の消失の結果として生じた空孔の多くがクローズドポアの状態となってしまい、第3工程での固着用樹脂の含浸を阻害することがある。なお、ガラス粉末の含有量は、材料種にもよるが、1〜15重量部であることがより好ましい。
この発明において、未焼成セラミック積層体の表面層を形成する未焼成セラミック層に含有されるセラミック粉末の平均粒径が、内部層を形成する未焼成セラミック層に含有されるセラミック粉末の平均粒径より大きくされると、第3工程での固着用樹脂の含浸をより円滑に進めることができる。
図1ないし図5は、この発明の第1の実施形態を説明するためのものである。この実施形態では、図5に示すような多層回路基板1が、図1ないし図4にそれぞれ示した工程を経て製造される。
まず、図1に示すように、複数のセラミックグリーンシート2が用意される。セラミックグリーンシート2は、主成分としてのセラミック粉末とセラミック粉末を互いに結合するバインダ樹脂とを含有するセラミックスラリーを、キャリアフィルム(図示せず。)上に塗布することによって成形される。
上述したセラミック粉末としては、代表的には、アルミナ粉末やジルコニア粉末が用いられるが、これらの他、チタン酸バリウム等の高誘電体セラミック粉末やフェライト等の磁性体セラミック粉末が用いられてもよい。仮焼成されたセラミック粉末であってもよい。セラミック粉末の平均粒径は0.1〜10μmの範囲にあることが好ましい。平均粒径が0.1μmより小さいと、多量のバインダ樹脂が必要となり、後述する熱処理によるバインダ樹脂の分解後に炭素が残存することがあり、絶縁抵抗が劣化することがあるためである。他方、平均粒径が10μmより大きいと、シート性状が悪く、導電性ペーストによって導体パターンを形成する場合の印刷性が悪くなったり、膜厚が不安定になったりすることがある。
上記バインダ樹脂としては、熱分解性に優れたポリビニルブチラール系やアクリル樹脂系のものなどを使用することができる。バインダ樹脂の含有量は、セラミック粉末100重量部に対して1〜30重量部であることが好ましい。バインダ樹脂の含有量が1重量部未満であると、セラミックグリーンシート2のハンドリングが困難となる傾向があり、他方、30重量部を超えると、後述する熱処理時においてバインダ樹脂の分解速度が遅くなったり、分解後の炭素がセラミック粉末間に残存したりするなどの不具合を生じることがあるためである。なお、バインダ樹脂の含有量は、材料種にもよるが、5〜15重量部であることがより好ましい。
上述したセラミックスラリーは、セラミック粉末およびバインダ樹脂以外に、必要に応じて、分散剤や可塑剤等を含んでいてもよい。
次に、セラミックグリーンシート2の特定のものに導体パターンが形成される。より具体的には、金属粉末、バインダ樹脂および有機溶剤等を含む導電性ペーストが用意される。そして、図1に示すように、特定のセラミックグリーシート2に貫通孔3が設けられ、貫通孔3に導電性ペーストが充填されることによって、層間接続導体4が形成される。また、特定のセラミックグリーンシート2に導電性ペーストがスクリーン印刷等によって付与され、面内導体5が形成される。
上述の導電性ペーストに含まれる金属粉末を構成する金属としては、銀や銅を用いることが好ましい。これらの金属は、融点が比較的低いものの、比抵抗が低く、高周波回路を形成するのに有利であるためである。
なお、面内導体5となる導体パターンは、金属箔をもって形成されてもよい。
次に、図2(A)に示すように、未焼成セラミック積層体6を得るため、上述した複数のセラミックグリーンシート2が、所定の順序で積層されかつ圧着される。この未焼成セラミック積層体6は、上述したセラミックグリーンシート2によって与えられた複数の未焼成セラミック層7を備えている。未焼成セラミック層7において、図2(B)に示すように、セラミック粉末8は、バインダ樹脂9によって互いに結合されかつ固定された状態にある。
なお、未焼成セラミック積層体6を得るため、予め成形されかつ層間接続導体4および面内導体5が形成された複数のセラミックグリーンシート2を積層するのではなく、厚膜印刷法を適用することによって、未焼成セラミック層7、層間接続導体4および面内導体5を順次形成して、未焼成セラミック積層体6を作製するようにしてもよい。
次に、図3(A)に示すように、多孔質積層体10を得るため、上述の未焼成セラミック積層体6は、バインダ樹脂9を消失させるが、セラミック粉末8を実質的に焼結させず、さらに、層間接続導体4および面内導体5を構成する導電性ペースト中の金属粉末を焼結させ得る、そのような温度で熱処理される。セラミック粉末8としてアルミナ粉末を用い、金属粉末として銅または銀粉末を用いる場合には、具体的な組成や粉末粒径等にも依存するが、上述の熱処理の温度は600〜1000℃程度であることが好ましい。熱処理の雰囲気については、金属粉末の種類に応じて、適宜選択すればよい。
上述した熱処理によって、未焼成セラミック積層体6に含まれるバインダ樹脂9が消失し、図3(B)に示すように、セラミック粉末8間に空孔11が形成される。このような多孔質積層体10における空孔11の割合は、バインダ樹脂9の体積比率に依存するものであるが、0.2〜10体積%程度であることが好ましい。後述する工程において、液状の固着用樹脂の含浸が容易になるようにするため、空孔11は、クローズドポアではなく、オープンポアとなるように、セラミック粉末8の種類や粒径、バインダ樹脂9の割合等を調整しておく必要がある。
また、上述した熱処理によって、層間接続導体4および面内導体5を構成していた導電性ペースト中の金属粉末が焼結する。通常、導電性ペーストによって与えられる導体は、熱処理によって収縮するが、この実施形態によれば、層間接続導体4および面内導体5が未焼成セラミック層7によって拘束され、かつ未焼成セラミック層7は実質的に焼結しないため、上述のような収縮はあまり生じないようにすることができ、層間接続導体4および面内導体5の寸法精度を維持することができる。
次に、図4に示すように、たとえばチップコンデンサ、チップインダクタ等の表面実装部品12およびICチップのような表面実装部品13が用意され、たとえばはんだリフローが適用されることによって、はんだ等の導電性接合材14を介して、これら表面実装部品12および13が多孔質積層体10の一方主面15上に搭載される。なお、図4に示したように、表面実装部品12および13を実装するにあたり、層間接続導体4の露出端面を接続用ランドとして用いるほか、後述する図7ないし図9に図示されるように、厚膜導体または薄膜導体によって別に面内導体を形成し、この面内導体を接続用ランドとして用いてもよい。
次に、図5(A)に示した多層回路基板1を得るため、上述の多孔質積層体10が液状の固着用樹脂中に浸漬される。これによって、多孔質積層体10に、その全表面から液状の固着用樹脂を含浸させ、次いで、熱処理し、固着用樹脂16を硬化させることにより、図5(B)に示すように、セラミック粉末8が固着用樹脂16によって固着された状態となり、セラミックと樹脂との複合構造が得られる。
上述の固着用樹脂16としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂のような熱硬化性樹脂などを用いることができる。なお、固着用樹脂16は、熱硬化性樹脂であることが好ましいが、光硬化(紫外線硬化)型の樹脂を用いてもよい。この場合、硬化処理は、光(紫外線)照射によって行なわれる。
空孔11への含浸を円滑に進めるため、固着用樹脂16の含浸時の粘度は、たとえば40Pa・s以下というように低いことが好ましく、さらには、25〜60℃の加温条件下にて0.5Pa・s以下といった極めて低粘度であることがより好ましい。
液状の固着用樹脂16を多孔質積層体10に含浸させるにあたって、固着用樹脂16を多孔質積層体10の全体に均一に含浸させることが行なわれる。これによって、多孔質積層体10の強度を十分に保つことができるとともに、内部への水分等の浸入を防ぐことができる。
なお、多孔質積層体10への固着用樹脂16の含浸は、多孔質積層体10を真空引きしながらこれを行なうようにすれば、多孔質積層体10の全体に均一に固着用樹脂16を含浸させることが容易になる。
また、図2に示した未焼成セラミック積層体6に備える複数の未焼成セラミック層7のうち、その表面層を形成するものは、内部層を形成するものに比べて、そこに含有されるセラミック粉末8の平均粒径(D50)がより大きいことが好ましい。これによって、多孔質積層体10への固着用樹脂16の含浸をより円滑に進めることができ、固着用樹脂16を多孔質積層体10の内部にまで浸透させやすくなる。
この実施形態では、上述した多孔質積層体10への固着用樹脂16の含浸と同時に、表面実装部品13と多層回路基板1の主面15との間に固着用樹脂16を付与することができ、これを、表面実装部品13と多層回路基板1との接合強度向上を目的としたアンダーフィル樹脂17として機能させることができる。この場合、多層回路基板1中の固着用樹脂16とアンダーフィル樹脂17とは同一の樹脂材料で構成されることになるため、多層回路基板1とアンダーフィル樹脂17との一体性に優れ、表面実装部品13の接合強度が飛躍的に向上する。
以上説明した工程を経て製造された多層回路基板1は、図5(A)に示すように、未焼成セラミック層7に由来する積層された複数の絶縁性材料層18と、特定の絶縁性材料層18に関連して設けられた導体パターンとしての層間接続導体4および面内導体5とを備えている。なお、多層回路基板1の図5(A)における下方に向く主面19上に形成された面内導体5は、マザーボード(図示せず。)への接続のための端子電極として機能するものである。
多層回路基板1に備える上述の絶縁性材料層18は、図5(B)に示されかつ前述したように、セラミック粉末8が固着用樹脂16によって固着された状態となっている。したがって、絶縁性材料層18は、セラミック粉末8の集合体と、セラミック粉末8の集合体内においてセラミック粉末8間に形成される空孔部分を埋めかつセラミック粉末8を互いに固着する、固着用樹脂16とをもって構成されていることになる。
図6は、この発明の第2の実施形態を説明するためのもので、図6(A)は図3(B)に対応し、図6(B)は図5(B)に対応している。図6において、図3および図5に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。また、第2の実施形態を説明するにあたり、第1の実施形態の説明において参照した図1ないし図5を必要に応じて参照する。
第2の実施形態では、図1に示したセラミックグリーンシート2にガラス粉末が含有され、したがって、図2に示した未焼成セラミック層7にガラス粉末が含有されることを特徴としている。このように、未焼成セラミック層7にガラス粉末が含有されていると、熱処理によりガラス粉末が軟化流動して、図6(A)に示すように、セラミック粉末8がガラス20によって固着された状態となる。
これによって、多孔質積層体10に良好なハンドリング性を与えることができる。その結果、図4に示した表面実装部品12および13等の実装工程を容易に進めることができる。
また、図6(A)に示した状態にある多孔質積層体10に固着用樹脂16を含浸すれば、図6(B)に示すような状態になる。この状態によれば、図5(B)に示す、セラミック粉末8を単に固着用樹脂16のみで固着した場合に比べて、硬さが増す。
上述したガラス粉末を構成するガラスとしては、たとえばSiO−B系のホウ珪酸ガラス等を用いることができる。また、ガラス粉末は、セラミック粉末100重量部に対して0.3〜50重量部含有していることが好ましい。ガラス粉末が0.3重量部未満であると、熱処理後の多孔質積層体10が軟弱なものとなり、わずかな衝撃でも崩れてしまうことがあり、ハンドリング性があまり良好ではない。他方、ガラス粉末が50重量部を超えると、熱処理によって、未焼成セラミック層7が実質的に焼結してしまい、あるいは、空孔11の多くがクローズドポアの状態となってしまい、固着用樹脂の含浸を阻害することがある。なお、ガラス粉末の含有量は、材料種にもよるが、1〜15重量部であることがより好ましい。
この実施形態において用いられるガラス粉末は、いわゆる低温焼結ガラスセラミック(LTCC)におけるガラスとは異なり、セラミック粉末の焼結助剤として実質的に働くものではない。ただし、十分な量の空孔11の形成を妨げるものでなければ、ガラス粉末は焼結助剤として働いても差し障りがない。
未焼成セラミック層7には、上述したガラス粉末に変えて、あるいは、ガラスに加えて、軟化点をコントロールしやすいガラス形成物(熱処理によって液相を生じ得る添加物)として、アルカリ金属系酸化物、アルカリ土類金属系酸化物、ホウ素などの添加物がセラミック粉末100重量部に対して0.1〜10重量部添加されていてもよい。
図7は、この発明の第3の実施形態を説明するための図5(A)に対応する図である。図7において、図5(A)に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。なお、図7では、多層回路基板1に備える積層構造および導体パターンの一部の図示が省略されている。図7に示した第3の実施形態の説明のため、第1の実施形態の説明において参照した図1ないし図5を必要に応じて参照する。
第3の実施形態では、多層回路基板1が、その一方の主面19側にキャビティ21を形成していることを特徴としている。キャビティ21の内部には、たとえばICチップのような表面実装部品22が配置される。この表面実装部品22のためのアンダーフィル樹脂23についても、液状の固着用樹脂16が毛細管現象によって狭い空間に選択的に入り込んでいくので、表面実装部品13のためのアンダーフィル樹脂17の場合と同様、多孔質積層体10への固着用樹脂16の含浸と同時に形成することができる。
上述のようなキャビティ21は、図2に示した未焼成セラミック積層体6の段階で形成される。そのため、たとえば、図1に示した複数のセラミックグリーンシート2の特定のものに、キャビティ21となるべき貫通孔が予め設けられ、このように貫通孔が設けられたセラミックグリーンシート2を含む複数のセラミックグリーンシート2が積層され、圧着されることによって、未焼成セラミック積層体6が作製される。あるいは、未焼成セラミック積層体6を得た後、掘削等によってキャビティ21が形成されてもよい。
このようにキャビティ21を有する多層回路基板1であっても、この発明に係る製造方法によれば、焼成収縮が実質的に生じないため、反りや歪みを伴うことなく、これを容易に製造することができ、キャビティ21の形状安定性を優れたものとすることができる。また、多孔質積層体10の表面積は、キャビティ21の側壁部分の分だけ大きくなるので、固着用樹脂16の含浸をより能率的に行なうことができる。
なお、キャビティの数および位置等については、要求される設計に応じて任意に変更することができる。
図8は、この発明の第4の実施形態を説明するための図5(A)に対応する図である。図8において、図5に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。図8に示した第4の実施形態を説明するにあたり、第1の実施形態を説明するために参照した図1ないし図5を必要に応じて参照する。
図8に示した第4の実施形態は、多層回路基板1の内部にチップ型セラミック電子部品24を内蔵していることを特徴としている。チップ型セラミック電子部品24は、図2に示した未焼成セラミック積層体6から図3に示した多孔質積層体10を得るための熱処理において付与される温度以上の温度での焼成工程を経て得られたセラミック焼結体を素体とするもので、図1に示した複数のセラミックグリーンシート2とは別に予め用意されるものである。
そして、図2に示した未焼成セラミック積層体6を得るための工程において、チップ型セラミック電子部品24は、未焼成セラミック積層体6の内部の所定の位置に配置されるように、特定のセラミックグリーンシート2上に置かれ、この状態で複数のセラミックグリーンシート2が積層される。この場合、セラミックグリーンシート2には、チップ型セラミック電子部品24を収納するための穴または凹部を予め設けておく必要は特にない。
このようにして得られた未焼成セラミック積層体6に対して熱処理が施され、得られた多孔質積層体10に表面実装部品12aおよび12bならびに13を搭載し、次いで、多孔質積層体10に固着用樹脂16を含浸させれば、図8に示した多層回路基板1が得られる。
このとき、チップ型セラミック電子部品24は、上述した熱処理温度以上の温度で焼成されて得られたセラミック焼結体を素体としているので、この熱処理によって変質することはない。また、多層回路基板1を得るための工程において、焼成収縮が実質的に生じないので、チップ型セラミック電子部品24に対して焼成収縮に伴う応力が加わることなく、これを問題なく内蔵することができる。
また、この実施形態では、多層経路基板1の表面に搭載されている表面実装部品12aおよび12bについても、上述した熱処理温度以上の温度で焼成されて得られたセラミック焼結体を素体としている。したがって、これら表面実装部品12aおよび12bを未焼成セラミック積層体6の段階で搭載し、その後、熱処理を実施するようにしてもよい。この場合には、表面実装部品12aおよび12bを電気的に接続する導電性接合材14を特に用いなくてもよい。すなわち、図示したように、多層回路基板1の外表面上にある面内導体5を導電性ペーストによって形成すれば、熱処理された後において、この面内導体5のみによって電気的接続状態および機械的固定状態を達成することができる。
図9は、この発明の第5の実施形態を説明するための図5(A)に対応する図である。図9において、図5(A)に示した要素または図8に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。なお、図9では、多層回路基板1に備える積層構造や導体パターンの一部の図示が省略されている。また、図9に示した第5の実施形態を説明するにあたり、第1の実施形態を説明するために参照した図1ないし図5を必要に応じて参照する。
図9に示した第5の実施形態は、多層回路基板1にスリット25が形成されていることを特徴としている。このようなスリット25は、図2に示した未焼成セラミック積層体6または図3に示した多孔質積層体10の段階で形成される。
このように、スリット25を形成しておけば、多孔質積層体10に液状の固着用樹脂16を含浸させる際、スリット25を通して多孔質積層体10の内部にまで固着用樹脂16を含浸させることが容易になる。スリット25の位置、数および深さ等については、上述のスリット25による作用を考慮して適宜選択すればよい。
なお、スリット25に代えて、穴が設けられてもよく、また、このようなスリット25または穴は、貫通タイプであっても非貫通タイプであってもよい。
図10は、この発明の第6の実施形態を説明するためのものである。図10には、複数の子基板としての多層回路基板31を分割により取り出すことが予定された親基板32が図示されている。親基板32には、分割を容易にするためのスリット33が格子状に延びるように設けられている。
上述のスリット33は、未焼成セラミック積層体または多孔質積層体の段階で形成されている。したがって、このスリット33を通して、液状の固着用樹脂を多孔質積層体に含浸させることが可能となり、多孔質積層体の内部にまで固着用樹脂を含浸させることがより容易になる。
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他種々の変形例が可能である。
たとえば、図示した多層回路基板1の断面構造は一例にすぎず、必要とする設計に応じて、種々に変更されることができる。
この発明の第1の実施形態を説明するためのもので、複数のセラミックグリーンシート2を示す断面図である。 図1に示した複数のセラミックグリーンシート2を積層して得られた未焼成セラミック積層体6を説明するためのもので、(A)は未焼成セラミック積層体6の全体を示す断面図であり、(B)は未焼成セラミック積層体6の一部を拡大して示す断面図である。 図2に示した未焼成セラミック積層体6を熱処理して得られた多孔質積層体10を説明するためのもので、(A)は多孔質積層体10の全体を示す断面図であり、(B)は多孔質積層体10の一部を拡大して示す断面図である。 図3に示した多孔質積層体10に表面実装部品12および13を搭載した状態を示す断面図である。 図4に示した多孔質積層体10に固着用樹脂16を含浸して得られた多層回路基板1を説明するためのもので、(A)は多層回路基板1の全体を示す断面図であり、(B)は多層回路基板1の一部を拡大して示す断面図である。 この発明の第2の実施形態を説明するためのもので、(A)は図3(B)に対応する図であり、(B)は図5(B)に対応する図である。 この発明の第3の実施形態を説明するための図5(A)に対応する図である。 この発明の第4の実施形態を説明するための図5(A)に対応する図である。 この発明の第5の実施形態を説明するための図5(A)に対応する図である。 この発明の第6の実施形態を説明するためのもので、複数の多層回路基板31を分割により取り出すことが予定された親基板32の外観を示す斜視図である。
符号の説明
1,31 多層回路基板
2 セラミックグリーンシート
4 層間接続導体
5 面内導体
6 未焼成セラミック積層体
7 未焼成セラミック層
8 セラミック粉末
9 バインダ樹脂
10 多孔質積層体
11 空孔
12,12a,12b,13,22 表面実装部品
14 導電性接合材
15,19 主面
16 固着用樹脂
17,23 アンダーフィル樹脂
18 絶縁性材料層
20 ガラス
21 キャビティ
24 チップ型セラミック電子部品
25,33 スリット
32 親基板

Claims (13)

  1. 主成分としてのセラミック粉末と前記セラミック粉末を互いに結合するバインダ樹脂とを含有する、複数の未焼成セラミック層を積層してなるものであり、特定の前記未焼成セラミック層には導体パターンが形成されている、未焼成セラミック積層体を作製する、第1工程と、
    前記バインダ樹脂を消失させるが、前記セラミック粉末を実質的に焼結させない温度で、前記未焼成セラミック積層体を熱処理し、それによって、実質的に未焼結の前記セラミック粉末の集合体であって、前記バインダ樹脂の消失の結果として生じた空孔を全域に有する、多孔質積層体を得る、第2工程と、
    前記多孔質積層体に液状の固着用樹脂を含浸させ、それによって、前記多孔質積層体の全域において前記セラミック粉末を前記固着用樹脂で固着させる、第3工程と
    を備える、多層回路基板の製造方法。
  2. 前記第1工程は、前記導体パターンを形成するため、金属粉末を主成分とする導電性ペーストを印刷することによって厚膜導体パターンを形成する工程を備え、前記第2工程において、前記未焼成セラミック積層体は、前記厚膜導体パターン中の前記金属粉末を焼結させる温度で熱処理され、それによって、焼結金属からなる前記導体パターンが形成される、請求項1に記載の多層回路基板の製造方法。
  3. 前記セラミック粉末として、前記金属粉末の焼結温度では実質的に焼結しないものが用いられる、請求項2に記載の多層回路基板の製造方法。
  4. 前記第1工程は、前記導体パターンを形成するため、金属箔からなる薄膜導体パターンを形成する工程を備える、請求項1に記載の多層回路基板の製造方法。
  5. 前記第2工程の後、前記多孔質積層体の主面上に表面実装部品を搭載する工程をさらに備え、前記第3工程は、前記表面実装部品を搭載した状態にある前記多孔質積層体に対して実施される、請求項1ないし4のいずれかに記載の多層回路基板の製造方法。
  6. 前記未焼成セラミック積層体は、その少なくとも一方主面側にキャビティを形成している、請求項1ないし5のいずれかに記載の多層回路基板の製造方法。
  7. 前記第3工程を実施する前に、前記未焼成セラミック積層体または前記多孔質積層体にスリットまたは穴を形成する工程をさらに備え、前記第3工程は、前記スリットまたは穴を通して、前記多孔質積層体に液状の前記固着用樹脂を含浸させる工程を備える、請求項1ないし6のいずれかに記載の多層回路基板の製造方法。
  8. 前記第2工程において前記未焼成セラミック積層体を熱処理する温度以上の温度での焼成工程を経て得られたセラミック焼結体を素体とするチップ型セラミック電子部品を用意する工程をさらに備え、前記第1工程は、前記未焼成セラミック積層体の表面および/または内部に、前記チップ型セラミック電子部品を配置する工程を備える、請求項1ないし7のいずれかに記載の多層回路基板の製造方法。
  9. 前記未焼成セラミック層は、セラミックグリーンシートによって与えられ、前記セラミックグリーンシートは、前記セラミック粉末100重量部に対して1〜30重量部の前記バインダ樹脂を含有している、請求項1ないし8のいずれかに記載の多層回路基板の製造方法。
  10. 前記未焼成セラミック層は、前記セラミック粉末100重量部に対して0.3〜50重量部のガラス粉末を含有している、請求項1ないし9のいずれかに記載の多層回路基板の製造方法。
  11. 前記未焼成セラミック積層体に備える複数の前記未焼成セラミック層のうち、前記未焼成セラミック積層体の表面層を形成する前記未焼成セラミック層は、前記未焼成セラミック積層体の内部層を形成する前記未焼成セラミック層に比べて、そこに含有される前記セラミック粉末の平均粒径がより大きい、請求項1ないし10のいずれかに記載の多層回路基板の製造方法。
  12. 前記第3工程において、前記多孔質積層体への前記固着用樹脂の含浸は、前記多孔質積層体を真空引きしながら実施される、請求項1ないし11のいずれかに記載の多層回路基板の製造方法。
  13. 積層された複数の絶縁性材料層と、
    特定の前記絶縁性材料層に関連して設けられた導体パターンと
    を備え、
    前記絶縁性材料層は、セラミック粉末の集合体と、前記セラミック粉末の集合体内において前記セラミック粉末間に形成される空孔部分を埋めかつ前記セラミック粉末を互いに固着する、固着用樹脂とをもって構成され
    前記固着用樹脂は、当該多層回路基板の全域に分布している
    多層回路基板。
JP2006103810A 2006-04-05 2006-04-05 多層回路基板およびその製造方法 Expired - Fee Related JP4826319B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006103810A JP4826319B2 (ja) 2006-04-05 2006-04-05 多層回路基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006103810A JP4826319B2 (ja) 2006-04-05 2006-04-05 多層回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007281115A JP2007281115A (ja) 2007-10-25
JP4826319B2 true JP4826319B2 (ja) 2011-11-30

Family

ID=38682277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006103810A Expired - Fee Related JP4826319B2 (ja) 2006-04-05 2006-04-05 多層回路基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP4826319B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102550138B (zh) * 2009-09-28 2015-07-22 京瓷株式会社 结构体及其制造方法
US8461462B2 (en) 2009-09-28 2013-06-11 Kyocera Corporation Circuit substrate, laminated board and laminated sheet
KR101423534B1 (ko) * 2009-09-28 2014-07-25 쿄세라 코포레이션 구조체 및 그 제조 방법
WO2011125546A1 (ja) * 2010-03-31 2011-10-13 京セラ株式会社 インターポーザー及びそれを用いた電子装置
US9693451B2 (en) 2012-02-23 2017-06-27 Kyocera Corporation Wiring board, mounting structure using same, and method of manufacturing wiring board

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2803751B2 (ja) * 1989-08-31 1998-09-24 イビデン株式会社 多層電子回路基板
JPH04125990A (ja) * 1990-09-18 1992-04-27 Fujitsu Ltd 多層セラミックス回路基板およびその製造方法
JP2803414B2 (ja) * 1991-11-15 1998-09-24 松下電器産業株式会社 多層セラミック基板の製造方法
JP3610173B2 (ja) * 1996-10-29 2005-01-12 京セラ株式会社 分割溝を有するセラミック基板
JP3669255B2 (ja) * 2000-09-19 2005-07-06 株式会社村田製作所 セラミック多層基板の製造方法および未焼成セラミック積層体
JP2003332741A (ja) * 2002-05-14 2003-11-21 Murata Mfg Co Ltd セラミック多層基板の製造方法
JP4426805B2 (ja) * 2002-11-11 2010-03-03 日本特殊陶業株式会社 配線基板およびその製造方法

Also Published As

Publication number Publication date
JP2007281115A (ja) 2007-10-25

Similar Documents

Publication Publication Date Title
JP4899446B2 (ja) 複合電子部品及びその製造方法
JP5029699B2 (ja) セラミック複合多層基板及びその製造方法並びに電子部品
JP4793447B2 (ja) 多層セラミック基板およびその製造方法ならびに電子部品
JP6801705B2 (ja) 複合基板及び複合基板の製造方法
JP4826319B2 (ja) 多層回路基板およびその製造方法
WO2003072325A1 (en) Ceramic multilayer substrate manufacturing method and unfired composite multilayer body
WO2018163982A1 (ja) 多層基板
JP2003110238A (ja) ガラスセラミック多層基板の製造方法
JP4497247B2 (ja) 積層型セラミック電子部品の製造方法
JP2000312063A (ja) 配線基板及びその製造方法
KR100790695B1 (ko) 전자부품 패키지용 세라믹 기판의 제조방법
JP3554171B2 (ja) 回路基板の製造方法
JPH11214575A (ja) 配線基板
JP2803414B2 (ja) 多層セラミック基板の製造方法
JP4735018B2 (ja) 多層セラミック基板およびその製造方法
JP2008042057A (ja) 多層セラミック基板の製造方法および多層セラミック基板作製用複合グリーンシート
JP3112258B2 (ja) 回路基板とその製造方法
JP2021158283A (ja) コイル部品の製造方法
WO2009151006A1 (ja) セラミック成形体の製造方法
JP7070684B2 (ja) 複合基板及び複合基板の製造方法
JP7135753B2 (ja) セラミック多層基板及びセラミック多層基板の製造方法
JP7183726B2 (ja) 多層基板の製造方法及び多層基板
JP2005294674A (ja) 多層基板、半導体パッケージおよびモジュールの製造方法
JP2006303055A (ja) 多層セラミック基板およびその製造方法
JP2002151855A (ja) 多層セラミック基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110816

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110829

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4826319

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees