JP3610173B2 - 分割溝を有するセラミック基板 - Google Patents

分割溝を有するセラミック基板 Download PDF

Info

Publication number
JP3610173B2
JP3610173B2 JP28700096A JP28700096A JP3610173B2 JP 3610173 B2 JP3610173 B2 JP 3610173B2 JP 28700096 A JP28700096 A JP 28700096A JP 28700096 A JP28700096 A JP 28700096A JP 3610173 B2 JP3610173 B2 JP 3610173B2
Authority
JP
Japan
Prior art keywords
notch
ceramic substrate
dummy
dividing
grooves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28700096A
Other languages
English (en)
Other versions
JPH10135583A (ja
Inventor
文夫 松永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP28700096A priority Critical patent/JP3610173B2/ja
Publication of JPH10135583A publication Critical patent/JPH10135583A/ja
Application granted granted Critical
Publication of JP3610173B2 publication Critical patent/JP3610173B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Description

【0001】
【発明が属する技術分野】
本発明は、チップ状電子部品等を製造するための分割溝を有するセラミック基板に関する。
【0002】
【従来の技術】
従来より、耐熱性、耐電気絶縁性等に優れた電気、電子部品等の基板としてセラミック基板が用いられている。その一例として、アルミナを主体としてマグネシアや珪石等を混合したセラミック粉末を、有機バインダー及び焼結助剤とともに混練した後、押出成形機等によって連続シート状に成形し、これを所望形状に打抜加工してグリーンシートとし、これを焼成してセラミック基板とすることが行われている。
【0003】
この時、グリーンシートの状態でスリット刃を押し当てることによって分割溝を形成し、そのまま焼成すれば分割溝を有するセラミック基板が得られる。そして、分割溝で囲まれる領域に電極等のパターンを印刷した後、最終的に分割溝に沿って分割し、チップ状の電子部品等を得ることが行われている。
【0004】
このような分割溝を有するセラミック基板の例としては、図6に示すように、セラミック基板1の表面に縦の分割溝2と横の分割溝3を複数形成し、短辺側の端部に最終製品とならないダミー部5を備えたものが一般的に用いられている。このセラミック基板1は厚みが薄く、分割溝2、3の数も多いため製造工程中で分割溝2、3から割れたり、クラックが生じたりする等の問題がある。そこで、短辺側の端部にダミー部5を備えることによって、上記問題を避けるようにしてある。
【0005】
また、このセラミック基板1の一つの角部には斜面状のノッチ4が形成されており、このノッチ4でセラミック基板1の方向決めを行うようになっている。
【0006】
しかし、図6に示すようなセラミック基板1では、長辺側の端部からクラック等が生じるという不都合があった。これに対し、例えば特開昭59−162013号公報に示されるように、分割溝2、3を形成した後、グリーンシートの段階で分割溝2、3の先端部に有機溶剤を含浸させてクラックを消失させる方法も提案されているが、このような方法は製造工程が煩雑となるだけでなく、上記不都合の解消に効果的ではなかった。
【0007】
そこで、セラミック基板1の長辺側にもダミー部を形成することが行われている。この場合のノッチ近傍を図7に示すように、最外周の分割溝2a、3aの外側にそれぞれダミー部5a、5bを備え、斜面状のノッチ4を形成したものである。なおダミー部5a、5b中にダミー分割溝6を形成してあるが、これは分割溝2、3を形成する際に、最外周の分割溝2a、3aに歪みが生じないようにするためである。
【0008】
【発明が解決しようとする課題】
ところで、図7に示すようなセラミック基板1を分割する際には、まず縦の最外周の分割溝2aで分割して長辺側のダミー部5aを切り落とすが、この際にノッチ4の近傍にバリが生じやすいという問題があった。
【0009】
即ち、分割溝2aで分割した後のセラミック基板1を図8(a)(b)に示すように、ノッチ4近傍部分に、凸状又は凹状のバリ7が発生しやすかった。
【0010】
【課題を解決するための手段】
そこで本発明は、多数個に分割するために複数の分割溝を備えたセラミック基板において、全周にダミー部を備え、該ダミー部にダミー分割溝を設け、このダミー部の一部に、最外周の分割溝に連続する切り込み状からなるノッチを形成するとともに、該ノッチの内壁に曲面部を設けたことを特徴とする。
【0011】
即ち、上記の問題点について種々検討した結果、ノッチが斜面状であることから、ダミー部のノッチ側端部の幅が狭くなって充分に応力が加わらず、しかもダミー部のノッチ側端面と分割溝が斜めに交差するため分割時の応力が横方向に逃げてしまい、これらの理由によってバリが発生することがわかった。そして、このようなバリを防止するために、ノッチの形状を切り込み状とすれば良いことを見出したのである。
【0012】
【発明の実施の形態】
以下、本発明の実施形態を図によって説明する。
【0013】
図1に示すセラミック基板1は、表面に縦の分割溝2と横の分割溝3を複数形成したものであり、その一つの角部にノッチ4を備え、全周にダミー部5a、5bを有している。
【0014】
図2にノッチ4の近傍部を示すように、最外周の分割溝2a、3aの外側にそれぞれダミー部5a、5bを備えており、このダミー部5a、5bにはダミー分割溝6を有している。なお、このダミー分割溝6は、分割溝2a、3aの形成時に歪みを生じないようにするためのものであり、このダミー分割溝6に沿って分割することはない。
【0015】
また、ノッチ4は外辺からの切り込み状であり、その内壁は曲面部4aと斜面部4bから形成され、縦の最外周の分割溝2aと連続している。
【0016】
ここで、ノッチ4が切り込み状であるとは、図7の従来例のように斜面状ではなく、平面視した時に外辺から切り込んだ凹形状となっていることを言う。言い換えれば、ノッチ4の斜面部4bの延長線4c(従来のノッチ形状に相当する)よりも外側にダミー部5aが張り出して形成していることを意味している。
【0017】
そのため、このダミー部5aを分割する際に、ノッチ4近傍でも幅が広いことから充分に応力が加わり、しかもダミー部5aのノッチ4側の端面と分割溝2aがほぼ直角に交わることから応力が逃げずに確実に分割することができ、バリの発生を防止できるのである。また、ノッチ4は縦の最外周の分割溝2aと連続しているために、分割溝2aに沿った分割を良好に行うことができる。
【0018】
以上のように、本発明のセラミック基板1は、全周にダミー部5a、5bを備えていることから、製造工程中等に割れたりクラックが生じたりすることはなく、またノッチ4によって方向決めを行うことができる。しかも、上述したようにノッチ4を切り込み状として最外周の分割溝2aと連続させたことにより、ダミー部5aを分割する際にバリ等の発生を防止できる。
【0019】
また、ノッチ4の深さdは、ダミー部5bに形成したダミー分割溝6の位置までとして、最外周の分割溝3aの位置よりも浅くしてある。そのため、ダミー部5aを分割した後、分割線3aに沿ってもう一方のダミー部5bを分割する際にも、ダミー部5bのノッチ4近傍部に充分な幅を残すとともに、この部分のダミー部5bの端面と分割溝3aが直角に交差することとなり、バリの発生を防止することができる。
【0020】
さらに、ノッチ4の内壁に曲面部4aを備えるとともに、ダミー部5aの角部にも曲面部5cを形成してあることにより、グリーンシートの段階での外力による変形や欠損等を防止することができる。なお、これらの曲面部4a、5cの曲率半径は、ノッチ4の深さdに対して、0.5〜1倍とすることが好ましい。
【0021】
また、本発明のセラミック基板1の材質としては、アルミナ、ジルコニア、ムライト、窒化珪素、窒化アルミニウム等を主成分とするセラミックスを用いるが、一般的にはAlを主成分とし、SiO、MgO、CaO等を焼結助剤として含有するアルミナセラミックスを用いる。
【0022】
次に、本発明のセラミック基板1の製造方法を説明する。
【0023】
まず、これらの原料を用いて、押出成形法やドクターブレード法等によってシート状に成形し、得られたシート状成形体を図1、2に示す外辺形状に打抜くとともにスリット刃を押し当てて分割溝2、3等を形成する。この時、外辺の打抜きとスリット刃による分割溝2、3等の形成は、同時に行っても別々に行ってもよい。このようにして得られた成形体を所定条件で焼成することによって、図1、2に示すセラミック基板1を得ることができる。
【0024】
また、本発明のセラミック基板1は、分割溝2、3で囲まれる領域に所定の電極パターン等を印刷して分割することによって、最終的にチップ状電子部品等とすることができる。この時の分割の順序は、まず分割溝2aに沿ってダミー部5aを分割し、つぎに分割溝3aに沿ってダミー部5bを分割し、最後に縦横の分割溝2、3に沿って分割すれば良い。
【0025】
次に本発明の他の実施形態を説明する。
【0026】
図3(a)に示すセラミック基板1は、ノッチ4の形状を二つの斜面4bからなる切り込み状としたものである。また、図3(b)に示すセラミック基板1は、ノッチ4の形状を斜面4bと、ダミー部5bのダミー分割溝6の延長線とにより形成したものである。
【0027】
いずれの実施形態でも、ノッチ4は平面視した時に外辺から切り込んだ凹形状となっており、従来のノッチ形状に相当する斜面4bの延長線4cよりも外側にダミー部5aが張り出した形状となっている。したがって、図1、2に例と同様に、ダミー部5aを分割する際にバリの発生を防止することができる。
【0028】
また、他の実施形態を図4に示すように、ノッチ4の内壁を全て曲率半径Rの曲面部4aとすることもできる。
【0029】
さらに他の実施形態として、図5に示すように、ノッチ4を貫通孔とし、最外周の分割溝2aと連続させることもできる。この場合も、上記の実施例と同様にダミー部5aの分割時にバリの発生を防止することができる。また、円形の貫通孔として、ノッチ4の内壁を曲面部4aとすれば、グリーンシートの段階での外力による変形や欠損等を防止できる。
【0030】
このような本発明のセラミック基板1は、チップ抵抗、チップコンデンサー等のチップ状電子部品の製造、あるいはその他のチップ状部品の製造に用いることができる。
【0031】
【実施例】
Al含有量93重量%で残部がSiO、MgO、CaOからなるアルミナセラミックスを用いて、図2、3(a)(b)に示す本発明実施例のセラミック基板1を作製した。寸法は、縦60mm、横55mm、厚み0.5mmで、分割溝2、3で囲まれる最小領域を2.0×1.25mmとし、ノッチ4の深さdは1.5mmとした。
【0032】
一方、比較例として、同じ材料、寸法で、図7に示すノッチ形状のセラミック基板1を作製した。
【0033】
これらのセラミック基板1に対し、治具をダミー部5aに押し当てて、分割溝2aから切断する試験を行った。それぞれ、分割した部分に幅0.03mm以上のバリが発生したものを不良とし、不良の発生率を調べた。結果は表1に示す通りである。
【0034】
この結果より、図7の比較例(No.4)では、ダミー部5aのノッチ4近傍において、ダミー部5aのノッチ4近傍の幅が狭く、しかもダミー部5aのノッチ4側の端面と分割溝2aが斜めに交わるために、分割時の応力が分割溝2aの横方向に逃げてしまい、その結果凸状のバリが生じやすく、不良発生率が2.6%と高かった。
【0035】
これらに対し、ノッチ4を凹状とした本発明実施例(No.1〜3)では、いずれも、ダミー部5aのノッチ4近傍の幅が広いことから充分に応力を加えることができ、バリによる不良発生率を0.65%以下と低くすることができた。特に図2の形状(No.1)では、ダミー部5aのノッチ4側の端面が分割溝2aに対して直角に交わることから、分割時の応力が直角に加わるため、バリの発生が最も少なかった。
【0036】
また、図3(a)の形状(No.2)では、ダミー部5aのノッチ4側の端面が分割溝2aに対して斜めとなるため、若干応力が横方向に逃げてしまい凹状のバリが発生したが、それでも比較例に比べて不良率は充分に低かった。さらに、図3(b)の形状(No.3)では、ダミー部5aのノッチ4側の端面が分割溝2aに対して直角であり、分割時の応力が直角に加わるため、バリの発生が少なかった。
【0037】
【表1】
Figure 0003610173
【0038】
【発明の効果】
以上のように本発明によれば、多数個に分割するために複数の分割溝を備えたセラミック基板において、全周にダミー部を備えるとともに、このダミー部の一部に、最外周の分割溝に連続する切り込み状又は貫通孔からなるノッチを形成したことによって、製造工程中等に割れたりクラックが生じたりすることがなく、しかもダミー部を分割する際にバリの発生を防止することができる。
【0039】
したがって、各種チップ状電子部品等を製造するために使用される分割溝を有するセラミック基板を、極めて歩留り良く得ることができる。
【図面の簡単な説明】
【図1】本発明の分割溝を有するセラミック基板を示す斜視図である。
【図2】図1中のノッチ近傍を示す平面図である。
【図3】(a)(b)は本発明の他の実施形態を示すノッチ近傍の平面図である。
【図4】本発明の他の実施形態を示すノッチ近傍の平面図である。
【図5】本発明の他の実施形態を示すノッチ近傍の平面図である。
【図6】従来の分割溝を有するセラミック基板を示す斜視図である。
【図7】図6中のノッチ近傍を示す平面図である。
【図8】従来のセラミック基板を分割した後の平面図である。
【符号の説明】
1:セラミック基板
2、2a:分割溝
3、3a:分割溝
4:ノッチ
5、5a、5b:ダミー部
6:ダミー分割溝
7:バリ

Claims (1)

  1. 多数個に分割するために複数の分割溝を備えたセラミック基板において、全周にダミー部を備え、該ダミー部にダミー分割溝を設け、このダミー部の一部に、最外周の分割溝に連続する切り込み状からなるノッチを形成するとともに、該ノッチの内壁に曲面部を設けたことを特徴とする分割溝を有するセラミック基板。
JP28700096A 1996-10-29 1996-10-29 分割溝を有するセラミック基板 Expired - Fee Related JP3610173B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28700096A JP3610173B2 (ja) 1996-10-29 1996-10-29 分割溝を有するセラミック基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28700096A JP3610173B2 (ja) 1996-10-29 1996-10-29 分割溝を有するセラミック基板

Publications (2)

Publication Number Publication Date
JPH10135583A JPH10135583A (ja) 1998-05-22
JP3610173B2 true JP3610173B2 (ja) 2005-01-12

Family

ID=17711734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28700096A Expired - Fee Related JP3610173B2 (ja) 1996-10-29 1996-10-29 分割溝を有するセラミック基板

Country Status (1)

Country Link
JP (1) JP3610173B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4826319B2 (ja) * 2006-04-05 2011-11-30 株式会社村田製作所 多層回路基板およびその製造方法

Also Published As

Publication number Publication date
JPH10135583A (ja) 1998-05-22

Similar Documents

Publication Publication Date Title
JP3492421B2 (ja) 積層セラミック電子部品の製造方法
JP3610173B2 (ja) 分割溝を有するセラミック基板
JP4018933B2 (ja) セラミックス基板及びその製造方法
JP3838810B2 (ja) 電子部品用セラミック基板
JPH07240571A (ja) 分割溝を有するセラミック基板の製造方法
JPH10156823A (ja) 分割溝を有するセラミック基板及びこれを用いた抵抗器
JP3526527B2 (ja) セラミック基板
JP2001332857A (ja) 配線基板の製造方法
JP3847210B2 (ja) 分割溝を有するセラミックス基板とその製造方法
JP3916136B2 (ja) セラミック基板
JP3301927B2 (ja) 分割溝を有するセラミック基板の製造方法
JP3325483B2 (ja) サーマルヘッド用グレーズ基板の製造方法
JP4442964B2 (ja) 電子部品用セラミックス基板
JPH10156821A (ja) 分割溝を有するセラミック基板及びこれを用いた抵抗器
JP3305673B2 (ja) セラミック基板
JP2707440B2 (ja) チップ状絶縁基板の製造方法と装置
JP2612843B2 (ja) セラミック基板及びチップ部品の絶縁基板
JP2829276B2 (ja) セラミック基板の製造方法及びその製造装置
JPH08213719A (ja) チップ状電子部品用セラミック基板及びその製造方法
JPH0728112B2 (ja) 分割用溝部を有するセラミツク基板の製造方法
JP4683752B2 (ja) 分割溝を有するセラミック基板
JP3860740B2 (ja) セラミック基板の製造方法
JPH0251292A (ja) セラミック基板の製造方法
JP4760253B2 (ja) セラミック電子部品の製造方法および焼成済みセラミック母基板
JP2004179554A (ja) チップ抵抗器用セラミック基板とチップ抵抗器の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041018

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees