JP2004179554A - チップ抵抗器用セラミック基板とチップ抵抗器の製造方法 - Google Patents
チップ抵抗器用セラミック基板とチップ抵抗器の製造方法 Download PDFInfo
- Publication number
- JP2004179554A JP2004179554A JP2002346538A JP2002346538A JP2004179554A JP 2004179554 A JP2004179554 A JP 2004179554A JP 2002346538 A JP2002346538 A JP 2002346538A JP 2002346538 A JP2002346538 A JP 2002346538A JP 2004179554 A JP2004179554 A JP 2004179554A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- groove
- chip resistor
- dividing
- dividing groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
【課題】セラミック基板から１回の分割でチップ抵抗器を得ることで工程中の不良率を低減させ、チップ抵抗器のバリを低減させる。
【解決手段】表面もしくは表裏面に縦の分割溝を有するセラミック基板であって、分割溝上にチップ抵抗器縦寸法ピッチで、チップ抵抗器横寸法以上の直線部を持つ角孔またはだ円孔を有していること。
【選択図】 図１
【解決手段】表面もしくは表裏面に縦の分割溝を有するセラミック基板であって、分割溝上にチップ抵抗器縦寸法ピッチで、チップ抵抗器横寸法以上の直線部を持つ角孔またはだ円孔を有していること。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、分割溝を有するセラミック基板、とりわけ小型のチップ抵抗器等の電子部品を製造するためのセラミック基板及び小型チップ抵抗器の製造方法に関するものである。
【０００２】
【従来の技術】
図９（ａ）は一般的な分割溝を有するセラミック基板１０１であり、その表面には一次分割溝１０２、二次分割溝１０３を備えている。
図９（ａ）に示すセラミック基板１０１を製造するには、まず、図６に示すようにセラミック基板１０１を形成する材質のセラミックスグリーンシート１０４を用意し、金型下パンチ１０５上に載せたセラミックスグリーンシート１０４の表面に、断面形状がＶ字状をした刃先部１０６ａを有する金型上パンチ１０６を押し当てて縦と横の分割溝を形成した後、セラミックスグリーンシート１０４を焼成することにより製造するようになっていた。
【０００３】
また、図４はこのセラミック基板１０１を用いて製造される一般的なチップ抵抗器１１４を示しており、チップ抵抗器１１４は、セラミックス体１１５の表面に抵抗体膜１１８を備え、該抵抗体膜１１８は両端の電極膜１１７及び端面電極膜１１９とそれぞれ電気的に接続されるとともに、保護膜１１６によって覆われている。
【０００４】
このようなチップ抵抗器１１４は、図３（ａ）に示す工程で製造される。図９（ａ）に示すセラミック基板１０１の両主面の所定位置に図４に示す電極膜１１７を印刷、焼き付けした後、セラミック基板１０１の一方の主面側に抵抗体膜１１８を印刷、焼き付けし、次にこの抵抗体膜１１８にレーザーを用いキズを入れ、抵抗値の微量調整、設定を行うレーザートリミングを施した後、抵抗体膜１１８上に保護膜１１６を印刷、焼き付けし、次いで一次分割溝１０２に沿って一次分割し、短冊状基板１０７を得る。この短冊状基板１０７を保持し、一次分割溝１０２側の端面に端面電極膜１１９を印刷、焼き付けし、しかる後二次分割溝１０３に沿って二次分割することにより図４に示すようなチップ抵抗器１１４を製造するようになっていた。従来から実施されている上記一次分割溝１０２及び上記二次分割溝１０３の分割方法として、ローラ方式が良く知られており、ローラ方式は図１０に示すように、セラミック基板１０１を大径ローラ２２と小径ローラ２０，２１間へ挿入圧接することにより図９（ｂ）に示すような短冊状基板１０７に分割する方法である。または（ｃ）に示すようなチップ状のチップ抵抗器１１４に分割する場合も同じ方法が取られる。
【０００５】
このセラミック基板１０１を上記ローラ方式で、一次分割溝１０２に沿って一次分割する際、図９（ｂ）に示すように一次分割後の短冊状基板１０７を保持する際、保持した短冊状基板１０７に端面電極１１９を施す際に、二次分割溝１０３で割れてしまうという問題があり、製造工程において著しく歩留りを低下させる原因となっていた。
【０００６】
また、一次分割時、二次分割時にバリが発生するという問題もあり、最終製品の形状寸法が所定寸法内に収まらない原因となっていた。
【０００７】
その為、一次分割後の短冊状基板の割れ問題を抑える為、図５（ａ）にあるように、一次分割溝１０２よりも二次分割溝１０３を浅くする方法で分割溝別に強度差をつけ、一次分割時の割れ、一次分割後、短冊状基板１０７の二次分割溝１０３の割れの対策としていた（特許文献１参照）。また、バリ問題の対策としては、図６（ｂ）に示すように金型下パンチ１０５に断面形状がＶ字状をした刃先部１０５ａを設けることで図５（ｂ）に示すようにセラミック基板１０１の裏面にも一次裏分割溝１０２ａと二次裏分割溝１０３ａを設けることで対策としていた（特許文献２参照）。
【０００８】
【特許文献１】
特開昭６１−６７９０３号公報
【特許文献２】
特開２００１−３３２４０８号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、近年のチップ抵抗器の小型化に伴い、上記対策では不十分であることが顕著になってきた。例えば、現在０．６ｍｍ×０．３ｍｍのサイズのチップ抵抗器が実用化されているが、従来の対策方法では、上述したように一次分割溝１０２よりも二次分割溝１０３を浅くする方法で分割溝別に強度差をつけていたが、実際には、短冊状基板１０７は、０．６ｍｍ×４０〜６０ｍｍ（基板サイズ）で厚みが０．２ｍｍのものとなる。しかもその表面には０．３ｍｍピッチで深さ０．０３〜０．８ｍｍの二次分割溝１０３を有している非常に脆い状態であり、従来対策では効果が得られなくなっていた。又、この対策では二次分割溝１０３を深くすることができずに、バリ問題を助長させる原因ともなっていた。当然、分割溝間隔も狭くなり、分割しにくくなるため、ローラ方式の分割ではバリの発生も抑えられなくなってきた。
【００１０】
上記問題に鑑みて、特許文献１のローラ式分割装置と特許文献２の表裏面に分割溝１０８を有するセラミック基板１０１を用いたチップ抵抗器１１４の製造方法では、分割溝間隔が０．６ｍｍ以下のセラミック基板１０１の１次分割、２次分割において、支持ローラ２０，２１間のピッチの微調整並びに押圧ローラ２２の圧力調整が困難であった。例えば、一次分割溝１０２の分割の際に支持ローラ２０，２１間のピッチが広いと後方の一次分割溝１０２まで分割され、ベルト２３の進行方向に対しセラミック基板１０１がずれた状態で押圧ローラ２２の直下に搬送され二次分割溝１０３が割れたり、また分割の際に一次分割溝１０２の真下に支点がないためにセラミック基板１０１の分割された端面が斜めになり、裏分割溝につながらず割れてしまい、バリの発生となって所定の寸法を満足しないという課題があった。
【００１１】
また、逆に支持ローラ２０，２１間のピッチが狭いと一次分割溝１０２が分割されずに取り出されたりしていた。
当然、二次分割の際にも同様な現象が発生していた。
【００１２】
【課題を解決するための手段】
複数のチップ抵抗器を成す長方形領域に分割されるセラミック基板であって、上記長方形領域の長辺または短辺のいずれか一方が分割溝で形成され、他方が直線部を有する貫通孔で形成されていることを特徴とする。
【００１３】
更に、表面もしくは表裏面に上記分割溝を同一方向に複数備え、上記貫通孔の直線部は上記分割溝ピッチよりも長いことを特徴とする。
更に、上記分割溝の合計深さが厚みの２２．５％以上であることを特徴とする。また、上記セラミック基板の長方形領域に電極膜と抵抗体膜を上記貫通孔の直線部に端面電極を、それぞれ形成して、上記分割溝にそって分割することを特徴とする。
【００１４】
更に、上記セラミック基板における分割溝の分割箇所が分割装置の割部と押さえ部の間に位置するように搬送し、上記割部と上記押さえ部を上下動可能な駆動軸により下動させ、ストッパー機構で該押さえ部の下動を規制し上記セラミック基板と当接させるとともに、連結部のシーソー機構によって上記割部を上記押さえ部よりさらに下動させて基板を押圧することにより上記分割溝を分割することを特徴とする。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態を説明する。
図１（ａ）では、セラミック基板１１１の表面もしくは表裏面に同一方向で複数備えられた分割溝１０８と分割溝ピッチαよりも長い直線部２をもつ複数の貫通孔１１３が分割溝１０８にまたがって備えられている。
【００１６】
上記貫通孔１１３の直線部２と分割溝１０８は、最終的にチップ抵抗器をなす長方形領域１の長辺と短辺をそれぞれ形成して、図１（ｅ）に断面を示すように、分割溝１０８は表分割溝１０８ｂと裏分割溝１０８ａからなっている。
【００１７】
また、図１（ｂ）に示すように、上記貫通孔１１３を連続させた長孔１１３ｃとし、長方形領域１が連続するように分割溝１０８を形成して表分割溝１０８ｂと裏分割溝１０８ａを施したことで、セラミック基板１１２とすることもできる。 これにより基板１枚面積あたりの取り個数増やすことができる為、量産性も得やすくなる。
【００１８】
図１（ｃ）、（ｄ）に長方形領域１の拡大図を示すように、分割溝ピッチα以上の直線部長さθであれば、貫通孔１１３は角孔１１３ａでもだ円孔１１３ｂでもかまわない。
【００１９】
長方形領域１は、横寸法α、縦寸法β、貫通孔１１３は横寸法γ、縦寸法λ、直線部寸法θとしている。ここで、横寸法αとは分割溝ピッチαのことである。
【００２０】
また、表分割溝１０８ｂと裏分割溝１０８ａはセラミック基板１１１，１１２の外辺４２まで連続もしくは連続していなくても十分分割できるものであれば良い。
【００２１】
これらの構成により、セラミック基板１１１にバッチ処理で成膜をすることができ、１回の分割でチップ抵抗器を効率よく得ることができる。
【００２２】
次に、本発明のセラミック基板の製造方法を説明する。
【００２３】
セラミックスグリーンシート１０４を用意する。セラミックスグリーンシート１０４は、セラミックス原料に対して溶剤とバインダーを添加混練して製作した泥漿をドクターブレード法等のテープ成形型法にて形成する。
【００２４】
次に、図６（ｂ）に示すように、得られたセラミックスグリーンシート１０４の下に断面形状がＶ字状をした刃先部１０５ａを有する金型下パンチ１０５を配置し、セラミックスグリーンシート１０４の表面に、断面形状がＶ字状をした刃先部１０６ａを有する金型上パンチ１０６を押し当てて、図１（ｅ）に示すようなチップ抵抗器の表分割溝１０８ｂと裏分割溝１０８ａを形成する。この際、図６（ａ）に示すように刃先部１０５ａを有しない金型下パンチ１０５にて成形することで表分割溝１０８ｂのみを施すこともできる。但し、従来の技術にあるように裏分割溝１０８ａを設けるほうが、バリ対策としても好ましい。
【００２５】
図１（ａ）（ｃ）に示すように分割溝１０８上に縦幅（長辺）βが残るように金型抜き打ちにて角孔１１３ａを複数穿孔する。この際、図１（ｄ）に示すように分割溝ピッチ（横幅（短辺））α以上の直線部長さθであれば、だ円孔１１３ｂでもかまわない。しかる後、分割溝１０８と角孔部１１３ａが形成されたセラミックスグリーンシート１０４を所定の温度で焼成することにより、図１（ａ）に示す分割溝１０８と、角孔１１３ａを持った本発明のセラミック基板１１１を得ることができる。
【００２６】
なお、本発明のセラミック基板１１１において、表分割溝１０８ｂと裏分割溝１０８ａと角孔１１３ａの形成方法としては、表分割溝１０８ｂと裏分割溝１０８ａと角孔１１３ａが、同じ金型内での一発加工でも成型できる。又、セラミックスグリーンシート１０４の金型加工に限らず、セラミックス焼成後の加工（例えばレーザー加工にて分割溝、孔加工を施す）により形成することもできる。
【００２７】
図４はこの本発明のセラミック基板１１１を用いて製造されるチップ抵抗器１１４を示しており、チップ抵抗器１１４は、セラミックス体１１５の表面に抵抗体膜１１８を備え、該抵抗体膜１１８は両端の電極膜１１７及び端面電極膜１１９とそれぞれ電気的に接続されるとともに、保護膜１１６によって覆われている。
【００２８】
このようなチップ抵抗器１１４を形成するには、図１（ａ）に示すセラミック基板１１１の製品部所定位置に電極膜１１７を印刷、角孔１１３ａ内部にスルーホール印刷により、端面電極１１９を印刷、焼き付けした後、セラミック基板１１１の一方の主面側に抵抗体膜１１８を印刷、焼き付けし、次にこの抵抗体膜１１８にレーザーを用いキズを入れて抵抗値の微量調整、設定を行うレーザートリミングを施した後、抵抗体膜１１８上に保護膜１１６を印刷、焼き付け後、次いで表分割溝１０８と裏分割溝１０８ａに沿って分割することでチップ抵抗器１１４を１回の分割で製造することができる。
【００２９】
即ち、本発明のセラミック基板１１１を用いることで、図３に示すようにチップ抵抗器を得るための工程中において、角孔１１３ａ内にスルーホール印刷にて端面電極膜１１９を形成し、従来端面電極を施すため行っていた一次分割と短冊状基板１０７への端面電極印刷工程を廃止できる。小型化に伴い、困難となる短冊状基板１０７での取り扱いを廃止できるため、工程中の割れ不具合を著しく低減できる。その上、従来よりも焼成と分割が１工程ずつ短縮できる。ここで、一般的に端面電極印刷とスルーホール印刷は同程度の工数である。
【００３０】
この際、分割には、図１０に示すようなローラ方式の分割でも良いが、図２に示す特許文献１の分割機を使用することで、精度良く分割することでき、バリの無いチップ形状を得ることが出来る。
以下に特許文献１の方式を説明する。
【００３１】
まず、図２（ａ）に示すようにセラミック基板１１１の分割溝１０８の分割箇所が割部１９と押さえ部１８の間に位置するように下シート２８にセラミック基板１１１を載置して搬送する。
【００３２】
次に、図２（ｂ）に示すように、クランク機構３０が回転し上下動可能な駆動軸３１により、上記割部１９と上記押さえ部１８を下動させ、ストッパー機構３４で押さえ部１８の下動を規制し上記セラミック基板１１１と当接させる。
【００３３】
図２（ｃ）に示すように、さらに、駆動軸３１が下動することにより連結部３２のシーソー機構によって割部１９を押さえ部１８よりさらに下動させてセラミック基板１１１を押圧することにより上記分割溝１０８を分割する。
【００３４】
この分割方法は下シート２８上に載置されたセラミック基板１１１が押さえ部１８の直前まで張架された上シート２７で挟持され搬送されるため、分割溝１０８は、図２（ａ）に図示する進行方向（矢印にて図示）に対し、常に９０°のまま搬送され、押さえ部１８並びに割部１９の幅方向に対し、分割溝１０８が斜め方向になることがない。また、押さえ部１８と割部１９の下動は連結部３２のシーソー機構により押さえ部１８の下動規制後にさらに割部１９が下動し分割溝１０８を分割するために、押さえ部１８による過大な押圧力がセラミック基板１１１に加わらず、分割する分割溝以外から基板割れが発生しない。割部１９の先端は分割溝ピッチが狭いものにも対応出来るように先細り状とし、受け部２９は逆Ｖ字状としその先端は曲面状とすることにより、セラミック基板１１１の分割溝１０８の支点位置が微妙にずれても、割部１９の押圧力がセラミック基板１１１の厚み方向に対し鉛直に加わるようにしている為、バリの発生が少ない。
【００３５】
即ち、基板での印刷と一回の分割のみでセラミック基板１１１からチップ抵抗器１１４を得ることができる。
【００３６】
当然、短冊状基板１０７での取り扱いも無くなり、工程中での不具合発生も解消できる。又、１回の分割を特許文献１の分割機で行うことで精度良いチップ抵抗器１１４を得ることができる。
【００３７】
０６０３サイズのチップ抵抗器１１４を得る場合、チップ抵抗器１１４の縦寸法１２１が０．６ｍｍ、横寸法１２２が０．３ｍｍであり、図１（ａ）に示すように角孔１１３ａの残りピッチ寸法を縦幅（長辺）βとし、焼き上げ０．６ｍｍとする。図１（ｃ）で角孔１１３ａの横寸法γは、分割溝ピッチ（横幅（短辺））αの０．３ｍｍ以上とし、角孔のＲを考慮して０．４ｍｍが望ましい。横寸法γはスルーホール印刷しやすいように０．１５〜０．４ｍｍ程度が好ましい。
【００３８】
即ち、角孔サイズは横寸法γが０．４ｍｍ、縦寸法γが０．１５〜０．３ｍｍが望ましいサイズである。
【００３９】
【実施例】
ここで、図１（ａ）の表分割溝１０８ｂと裏分割溝１０８ａと角孔１１３ａを持った本発明のセラミック基板１１１と、図９（ａ）の１，２次の分割溝１０２，１０３を持った従来のセラミック基板１０１を用いて、０．５８×０．２９ｍｍサイズのチップ抵抗器用セラミック基板を作製し、そのチップ抵抗器製造工程における歩留まり実験を行った。
【００４０】
Ａｌ２Ｏ３含有量が９３．０〜９９．６重量％のアルミナ粉末に対し、ＳｉＯ２、ＭｇＯ、ＣａＯ等の焼結助剤と溶媒及びバインダーを添加混練して泥漿を作製し、ドクターブレード法にてセラミックスグリーンシート１０４を製作した。
【００４１】
次に得られたセラミックスグリーンシート１０４の表裏面に、図６（ｂ）に示すように断面形状がＶ字状をした刃先部１０５ａを有する金型下パンチ１０５上に、セラミックスグリーンシート１０４を設置し、断面形状がＶ字状をした刃先部１０６ａ金型上パンチ１０６を所定の深さまで押し当てて、図１（ｅ）に示す表分割溝１０８と裏分割溝１０８ａを図１（ｃ）に示す分割溝ピッチ（横幅（短辺））βが焼き上げ寸法で０．２９ｍｍとなるように形成した。その後、穿孔後の残りピッチ寸法が縦幅（長辺）βであって焼き上げ寸法が０．５８ｍｍになるように角孔１１３ａを穿孔した。このようにして、図１（ａ）のような角孔１１３ａを有する本発明のセラミック基板１１１を得た。なお、上記角孔１１３ａの大きさは、図１（ｃ）に準じて焼成後に横寸法１２４が０．４ｍｍ、縦寸法１２３が０．２ｍｍとなるものとした。
【００４２】
一方、従来例のセラミック基板１０１は、図６（ｂ）の上記本発明実施例と同様にセラミックスグリーンシート１０４の表面に断面形状がＶ字状をした刃先部１０５ａ、１０６ａを有する金型１０５，１０６を所定の深さまで押し当てて一次分割溝１０２を形成すると同時に裏面に一次裏分割溝１０２ａを形成した。このピッチを焼き上げ寸法で０．５８ｍｍとなるようにした。その後、同じ成形方法で二次分割溝１０３を形成すると同時に、裏面に二次裏分割溝１０３ａを同時加工した。このピッチを焼き上げ寸法で０．２９ｍｍとなるようにした。
【００４３】
その後、各セラミックスグリーンシート１０４を１６００℃前後の大気雰囲気中で焼成することによってチップ抵抗器用セラミック基板を製作した。
【００４４】
なお、製作したチップ抵抗器用セラミック基板は、外辺寸法が６０．０ｍｍ×５０．０ｍｍ、厚みが０．２０ｍｍの板状体で、本発明のものは分割溝１０８が１２８本、角孔１１３ａが２９４４孔を有する基板とし、一つの抵抗器の大きさとしては、外辺寸法が０．５８ｍｍ×０．２９ｍｍで２８８０個のチップ抵抗器１１４を得られるものとした。
【００４５】
比較例用のものは、一次表分割溝１０２ｂ、一次裏分割溝１０２ａが０．５８ｍｍピッチで４６本、二次表分割溝１０３ｂ、二次裏分割溝１０３ａが０．２９ｍｍピッチで６５本を有する基板とし、一つのチップ抵抗器１１４の大きさとしては、縦寸法が０．５８ｍｍ、横寸法０．２９ｍｍで２８８０個のチップ抵抗器１１４を得られるものとした。
【００４６】
本発明品の分割溝深さＹは、表分割溝１０８ｂが０．０３ｍｍ、裏分割溝１０８ａが０．０１５ｍｍとなるものと表側分割溝１０８が０．０６ｍｍ、裏側分割溝１０８ａが０．０１５ｍｍとなるものと表側分割溝１０８が０．０９ｍｍ、裏側分割溝１０８ａが０．０１５ｍｍとなるものとを設定した。
【００４７】
比較例としての従来のセラミック基板１０１は、一次表分割溝１０２ｂが０．０９ｍｍ、一次裏分割溝１０２ａが０．０１５ｍｍ、二次表分割溝１０３ｂが０．０６ｍｍ、二次裏分割溝１０３ａが０．０１５ｍｍとなるように設定したものと一次表分割溝１０２が０．０９ｍｍ、一次裏分割溝１０２ａが０．０１５ｍｍ、二次表分割溝１０３が０．０９ｍｍ、二次裏分割溝１０３ａが０．０１５ｍｍとなるように設定した。
【００４８】
そして、得られた各チップ抵抗器用セラミック基板をそれぞれ、図３に示すようなそれぞれの工程にてチップ抵抗器を得て、不良率とバリの大きさを比較した。
【００４９】
尚、分割については、特許文献１記載の分割機と従来からのローラ方式のもので比較した。
【００５０】
バリの測定方法は、図７に示す方法で、直角部５１からのはみ出し寸法１０９で測定した。分割溝深さの測定方法は、当該分割溝面１０３に赤マジックを塗布し、十分に乾燥後、当該分割溝を分割し、顕微鏡（４０倍〜５０倍）にて深さを図８に示すように表面からの分割溝深さＹにて測定する。
【００５１】
結果は表１に示す通りである。
【００５２】
【表１】
【００５３】
表１により判るように、従来方法品（比較例品）では、工程中の割れ不良が最も良い組み合わせでも７．６２％発生しているのに対して、本発明実施例品では最も悪い組み合わせでも２．３６％であり、最も良い組み合わせでは、０．３１％まで改善できる。又本発明品では、一次分割溝分割工程が無いため、通常発生する１次分割後のバリの大きさは０となる。短冊状基板１０７の取り扱いが無いため、分割溝深さＹを深くすることができる。表の分割溝深さＹが０．０９０ｍｍ、裏の分割溝深さＹが０．０１５ｍｍの場合、工程中割れはわずか０．３１％で、バリの大きさは特許文献１の分割機を使用することで最大０．０１０ｍｍ、平均０．００４ｍｍまで抑えられた。又、表の分割溝深さＹが０．０３０ｍｍ、裏の分割溝深さＹが０．０１５ｍｍの場合でも最大０．０１５ｍｍ、平均０．００７ｍｍまで抑えられた。少なくとも表裏の深さの合計が厚みの２２．５％以上であれば、効果が得られる。
【００５４】
【発明の効果】
以上のように本発明によれば、表面もしくは表裏面に縦の分割溝を有するセラミック基板であって、分割溝上にチップ抵抗器縦寸法ピッチで、チップ抵抗器横寸法以上の直線部を持つ角孔またはだ円孔を有していることを特徴とするセラミック基板とすることにより、１回の分割にて寸法精度の高いチップ抵抗器を効率良く得ることができる。
又、製造工程が２工程短縮され、短期間で製造することができる。
【図面の簡単な説明】
【図１】（ａ）（ｂ）は本発明のチップ抵抗器用セラミック基板の平面図、（ｃ）（ｄ）は本発明のチップ抵抗器用セラミック基板の拡大図、（ｅ）は本発明のセラミック基板を分割溝で分割した断面図である。
【図２】（ａ）（ｂ）（ｃ）は本発明のチップ抵抗器の製造方法で用いる分割機を説明するための断面図である。
【図３】（ａ）は従来のチップ抵抗器の製造工程を示すフローチャート、（ｂ）は本発明のチップ抵抗器の製造工程を示すフローチャートである。
【図４】一般的なチップ抵抗器を示す斜視図である。
【図５】（ａ）（ｂ）は本発明のセラミック基板における分割溝を示す断面図である。
【図６】（ａ）表面のみに分割溝を有するセラミック基板を二次分割溝で分割した断面図、（ｂ）表裏面のみに分割溝を有するセラミック基板を二次分割溝で分割した断面図である。
【図７】バリの大きさを測定する方法を説明するための図である。
【図８】分割溝の深さを測定する方法を説明するための図である。
【図９】（ａ）従来のチップ抵抗器用セラミック基板を示す斜視図、（ｂ）上記のチップ抵抗器用セラミック基板を１次分割溝で分割した短冊状基板を示す斜視図、（ｃ）上記短冊状基板を二次分割溝で分割したチップ抵抗器を示す斜視図である。
【図１０】従来のローラ式分割機の構造を示す断面図である。
【符号の説明】
α ：分割溝ピッチ（横幅（短辺））
β ：縦幅（長辺）
θ ：直線部長さ
γ ：横寸法
λ ：縦寸法
１ ：長方形領域
２ ：直線部
１８：押さえ部
１９：割部
２０：支持ローラ
２１：支持ローラ
２２：押圧ローラ
２３：ベルト
２７：上シート
２８：下シート
２９：受け部
３０：クランク機構
３１：駆動軸
３２：連結部
３４：ストッパー機構
４２：外辺
５１：直角部
１０１：セラミック基板
１０２：一次分割溝
１０２ｂ：一次表分割溝
１０２ａ：一次裏分割溝
１０３：二次分割溝
１０３ｂ：二次表分割溝
１０３ａ：二次裏分割溝
１０４：セラミックグリーンシート
１０５：金型下パンチ
１０５ａ：刃先部
１０６：金型上パンチ
１０６ａ：刃先部
１０７：短冊状基板
１０８：分割溝
１０８ｂ：表分割溝
１０８ａ：裏分割溝
Ｘ：バリ寸法
Ｙ：分割溝深さ
１１１：セラミック基板
１１２：セラミック基板
１１３：貫通孔
１１３ａ：角孔
１１３ｂ：だ円孔
１１３ｃ：長孔
１１４：チップ抵抗器
１１５：セラミックス体
１１６：保護膜
１１７：電極膜
１１８：抵抗体膜
１１９：端面電極膜
【発明の属する技術分野】
本発明は、分割溝を有するセラミック基板、とりわけ小型のチップ抵抗器等の電子部品を製造するためのセラミック基板及び小型チップ抵抗器の製造方法に関するものである。
【０００２】
【従来の技術】
図９（ａ）は一般的な分割溝を有するセラミック基板１０１であり、その表面には一次分割溝１０２、二次分割溝１０３を備えている。
図９（ａ）に示すセラミック基板１０１を製造するには、まず、図６に示すようにセラミック基板１０１を形成する材質のセラミックスグリーンシート１０４を用意し、金型下パンチ１０５上に載せたセラミックスグリーンシート１０４の表面に、断面形状がＶ字状をした刃先部１０６ａを有する金型上パンチ１０６を押し当てて縦と横の分割溝を形成した後、セラミックスグリーンシート１０４を焼成することにより製造するようになっていた。
【０００３】
また、図４はこのセラミック基板１０１を用いて製造される一般的なチップ抵抗器１１４を示しており、チップ抵抗器１１４は、セラミックス体１１５の表面に抵抗体膜１１８を備え、該抵抗体膜１１８は両端の電極膜１１７及び端面電極膜１１９とそれぞれ電気的に接続されるとともに、保護膜１１６によって覆われている。
【０００４】
このようなチップ抵抗器１１４は、図３（ａ）に示す工程で製造される。図９（ａ）に示すセラミック基板１０１の両主面の所定位置に図４に示す電極膜１１７を印刷、焼き付けした後、セラミック基板１０１の一方の主面側に抵抗体膜１１８を印刷、焼き付けし、次にこの抵抗体膜１１８にレーザーを用いキズを入れ、抵抗値の微量調整、設定を行うレーザートリミングを施した後、抵抗体膜１１８上に保護膜１１６を印刷、焼き付けし、次いで一次分割溝１０２に沿って一次分割し、短冊状基板１０７を得る。この短冊状基板１０７を保持し、一次分割溝１０２側の端面に端面電極膜１１９を印刷、焼き付けし、しかる後二次分割溝１０３に沿って二次分割することにより図４に示すようなチップ抵抗器１１４を製造するようになっていた。従来から実施されている上記一次分割溝１０２及び上記二次分割溝１０３の分割方法として、ローラ方式が良く知られており、ローラ方式は図１０に示すように、セラミック基板１０１を大径ローラ２２と小径ローラ２０，２１間へ挿入圧接することにより図９（ｂ）に示すような短冊状基板１０７に分割する方法である。または（ｃ）に示すようなチップ状のチップ抵抗器１１４に分割する場合も同じ方法が取られる。
【０００５】
このセラミック基板１０１を上記ローラ方式で、一次分割溝１０２に沿って一次分割する際、図９（ｂ）に示すように一次分割後の短冊状基板１０７を保持する際、保持した短冊状基板１０７に端面電極１１９を施す際に、二次分割溝１０３で割れてしまうという問題があり、製造工程において著しく歩留りを低下させる原因となっていた。
【０００６】
また、一次分割時、二次分割時にバリが発生するという問題もあり、最終製品の形状寸法が所定寸法内に収まらない原因となっていた。
【０００７】
その為、一次分割後の短冊状基板の割れ問題を抑える為、図５（ａ）にあるように、一次分割溝１０２よりも二次分割溝１０３を浅くする方法で分割溝別に強度差をつけ、一次分割時の割れ、一次分割後、短冊状基板１０７の二次分割溝１０３の割れの対策としていた（特許文献１参照）。また、バリ問題の対策としては、図６（ｂ）に示すように金型下パンチ１０５に断面形状がＶ字状をした刃先部１０５ａを設けることで図５（ｂ）に示すようにセラミック基板１０１の裏面にも一次裏分割溝１０２ａと二次裏分割溝１０３ａを設けることで対策としていた（特許文献２参照）。
【０００８】
【特許文献１】
特開昭６１−６７９０３号公報
【特許文献２】
特開２００１−３３２４０８号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、近年のチップ抵抗器の小型化に伴い、上記対策では不十分であることが顕著になってきた。例えば、現在０．６ｍｍ×０．３ｍｍのサイズのチップ抵抗器が実用化されているが、従来の対策方法では、上述したように一次分割溝１０２よりも二次分割溝１０３を浅くする方法で分割溝別に強度差をつけていたが、実際には、短冊状基板１０７は、０．６ｍｍ×４０〜６０ｍｍ（基板サイズ）で厚みが０．２ｍｍのものとなる。しかもその表面には０．３ｍｍピッチで深さ０．０３〜０．８ｍｍの二次分割溝１０３を有している非常に脆い状態であり、従来対策では効果が得られなくなっていた。又、この対策では二次分割溝１０３を深くすることができずに、バリ問題を助長させる原因ともなっていた。当然、分割溝間隔も狭くなり、分割しにくくなるため、ローラ方式の分割ではバリの発生も抑えられなくなってきた。
【００１０】
上記問題に鑑みて、特許文献１のローラ式分割装置と特許文献２の表裏面に分割溝１０８を有するセラミック基板１０１を用いたチップ抵抗器１１４の製造方法では、分割溝間隔が０．６ｍｍ以下のセラミック基板１０１の１次分割、２次分割において、支持ローラ２０，２１間のピッチの微調整並びに押圧ローラ２２の圧力調整が困難であった。例えば、一次分割溝１０２の分割の際に支持ローラ２０，２１間のピッチが広いと後方の一次分割溝１０２まで分割され、ベルト２３の進行方向に対しセラミック基板１０１がずれた状態で押圧ローラ２２の直下に搬送され二次分割溝１０３が割れたり、また分割の際に一次分割溝１０２の真下に支点がないためにセラミック基板１０１の分割された端面が斜めになり、裏分割溝につながらず割れてしまい、バリの発生となって所定の寸法を満足しないという課題があった。
【００１１】
また、逆に支持ローラ２０，２１間のピッチが狭いと一次分割溝１０２が分割されずに取り出されたりしていた。
当然、二次分割の際にも同様な現象が発生していた。
【００１２】
【課題を解決するための手段】
複数のチップ抵抗器を成す長方形領域に分割されるセラミック基板であって、上記長方形領域の長辺または短辺のいずれか一方が分割溝で形成され、他方が直線部を有する貫通孔で形成されていることを特徴とする。
【００１３】
更に、表面もしくは表裏面に上記分割溝を同一方向に複数備え、上記貫通孔の直線部は上記分割溝ピッチよりも長いことを特徴とする。
更に、上記分割溝の合計深さが厚みの２２．５％以上であることを特徴とする。また、上記セラミック基板の長方形領域に電極膜と抵抗体膜を上記貫通孔の直線部に端面電極を、それぞれ形成して、上記分割溝にそって分割することを特徴とする。
【００１４】
更に、上記セラミック基板における分割溝の分割箇所が分割装置の割部と押さえ部の間に位置するように搬送し、上記割部と上記押さえ部を上下動可能な駆動軸により下動させ、ストッパー機構で該押さえ部の下動を規制し上記セラミック基板と当接させるとともに、連結部のシーソー機構によって上記割部を上記押さえ部よりさらに下動させて基板を押圧することにより上記分割溝を分割することを特徴とする。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態を説明する。
図１（ａ）では、セラミック基板１１１の表面もしくは表裏面に同一方向で複数備えられた分割溝１０８と分割溝ピッチαよりも長い直線部２をもつ複数の貫通孔１１３が分割溝１０８にまたがって備えられている。
【００１６】
上記貫通孔１１３の直線部２と分割溝１０８は、最終的にチップ抵抗器をなす長方形領域１の長辺と短辺をそれぞれ形成して、図１（ｅ）に断面を示すように、分割溝１０８は表分割溝１０８ｂと裏分割溝１０８ａからなっている。
【００１７】
また、図１（ｂ）に示すように、上記貫通孔１１３を連続させた長孔１１３ｃとし、長方形領域１が連続するように分割溝１０８を形成して表分割溝１０８ｂと裏分割溝１０８ａを施したことで、セラミック基板１１２とすることもできる。 これにより基板１枚面積あたりの取り個数増やすことができる為、量産性も得やすくなる。
【００１８】
図１（ｃ）、（ｄ）に長方形領域１の拡大図を示すように、分割溝ピッチα以上の直線部長さθであれば、貫通孔１１３は角孔１１３ａでもだ円孔１１３ｂでもかまわない。
【００１９】
長方形領域１は、横寸法α、縦寸法β、貫通孔１１３は横寸法γ、縦寸法λ、直線部寸法θとしている。ここで、横寸法αとは分割溝ピッチαのことである。
【００２０】
また、表分割溝１０８ｂと裏分割溝１０８ａはセラミック基板１１１，１１２の外辺４２まで連続もしくは連続していなくても十分分割できるものであれば良い。
【００２１】
これらの構成により、セラミック基板１１１にバッチ処理で成膜をすることができ、１回の分割でチップ抵抗器を効率よく得ることができる。
【００２２】
次に、本発明のセラミック基板の製造方法を説明する。
【００２３】
セラミックスグリーンシート１０４を用意する。セラミックスグリーンシート１０４は、セラミックス原料に対して溶剤とバインダーを添加混練して製作した泥漿をドクターブレード法等のテープ成形型法にて形成する。
【００２４】
次に、図６（ｂ）に示すように、得られたセラミックスグリーンシート１０４の下に断面形状がＶ字状をした刃先部１０５ａを有する金型下パンチ１０５を配置し、セラミックスグリーンシート１０４の表面に、断面形状がＶ字状をした刃先部１０６ａを有する金型上パンチ１０６を押し当てて、図１（ｅ）に示すようなチップ抵抗器の表分割溝１０８ｂと裏分割溝１０８ａを形成する。この際、図６（ａ）に示すように刃先部１０５ａを有しない金型下パンチ１０５にて成形することで表分割溝１０８ｂのみを施すこともできる。但し、従来の技術にあるように裏分割溝１０８ａを設けるほうが、バリ対策としても好ましい。
【００２５】
図１（ａ）（ｃ）に示すように分割溝１０８上に縦幅（長辺）βが残るように金型抜き打ちにて角孔１１３ａを複数穿孔する。この際、図１（ｄ）に示すように分割溝ピッチ（横幅（短辺））α以上の直線部長さθであれば、だ円孔１１３ｂでもかまわない。しかる後、分割溝１０８と角孔部１１３ａが形成されたセラミックスグリーンシート１０４を所定の温度で焼成することにより、図１（ａ）に示す分割溝１０８と、角孔１１３ａを持った本発明のセラミック基板１１１を得ることができる。
【００２６】
なお、本発明のセラミック基板１１１において、表分割溝１０８ｂと裏分割溝１０８ａと角孔１１３ａの形成方法としては、表分割溝１０８ｂと裏分割溝１０８ａと角孔１１３ａが、同じ金型内での一発加工でも成型できる。又、セラミックスグリーンシート１０４の金型加工に限らず、セラミックス焼成後の加工（例えばレーザー加工にて分割溝、孔加工を施す）により形成することもできる。
【００２７】
図４はこの本発明のセラミック基板１１１を用いて製造されるチップ抵抗器１１４を示しており、チップ抵抗器１１４は、セラミックス体１１５の表面に抵抗体膜１１８を備え、該抵抗体膜１１８は両端の電極膜１１７及び端面電極膜１１９とそれぞれ電気的に接続されるとともに、保護膜１１６によって覆われている。
【００２８】
このようなチップ抵抗器１１４を形成するには、図１（ａ）に示すセラミック基板１１１の製品部所定位置に電極膜１１７を印刷、角孔１１３ａ内部にスルーホール印刷により、端面電極１１９を印刷、焼き付けした後、セラミック基板１１１の一方の主面側に抵抗体膜１１８を印刷、焼き付けし、次にこの抵抗体膜１１８にレーザーを用いキズを入れて抵抗値の微量調整、設定を行うレーザートリミングを施した後、抵抗体膜１１８上に保護膜１１６を印刷、焼き付け後、次いで表分割溝１０８と裏分割溝１０８ａに沿って分割することでチップ抵抗器１１４を１回の分割で製造することができる。
【００２９】
即ち、本発明のセラミック基板１１１を用いることで、図３に示すようにチップ抵抗器を得るための工程中において、角孔１１３ａ内にスルーホール印刷にて端面電極膜１１９を形成し、従来端面電極を施すため行っていた一次分割と短冊状基板１０７への端面電極印刷工程を廃止できる。小型化に伴い、困難となる短冊状基板１０７での取り扱いを廃止できるため、工程中の割れ不具合を著しく低減できる。その上、従来よりも焼成と分割が１工程ずつ短縮できる。ここで、一般的に端面電極印刷とスルーホール印刷は同程度の工数である。
【００３０】
この際、分割には、図１０に示すようなローラ方式の分割でも良いが、図２に示す特許文献１の分割機を使用することで、精度良く分割することでき、バリの無いチップ形状を得ることが出来る。
以下に特許文献１の方式を説明する。
【００３１】
まず、図２（ａ）に示すようにセラミック基板１１１の分割溝１０８の分割箇所が割部１９と押さえ部１８の間に位置するように下シート２８にセラミック基板１１１を載置して搬送する。
【００３２】
次に、図２（ｂ）に示すように、クランク機構３０が回転し上下動可能な駆動軸３１により、上記割部１９と上記押さえ部１８を下動させ、ストッパー機構３４で押さえ部１８の下動を規制し上記セラミック基板１１１と当接させる。
【００３３】
図２（ｃ）に示すように、さらに、駆動軸３１が下動することにより連結部３２のシーソー機構によって割部１９を押さえ部１８よりさらに下動させてセラミック基板１１１を押圧することにより上記分割溝１０８を分割する。
【００３４】
この分割方法は下シート２８上に載置されたセラミック基板１１１が押さえ部１８の直前まで張架された上シート２７で挟持され搬送されるため、分割溝１０８は、図２（ａ）に図示する進行方向（矢印にて図示）に対し、常に９０°のまま搬送され、押さえ部１８並びに割部１９の幅方向に対し、分割溝１０８が斜め方向になることがない。また、押さえ部１８と割部１９の下動は連結部３２のシーソー機構により押さえ部１８の下動規制後にさらに割部１９が下動し分割溝１０８を分割するために、押さえ部１８による過大な押圧力がセラミック基板１１１に加わらず、分割する分割溝以外から基板割れが発生しない。割部１９の先端は分割溝ピッチが狭いものにも対応出来るように先細り状とし、受け部２９は逆Ｖ字状としその先端は曲面状とすることにより、セラミック基板１１１の分割溝１０８の支点位置が微妙にずれても、割部１９の押圧力がセラミック基板１１１の厚み方向に対し鉛直に加わるようにしている為、バリの発生が少ない。
【００３５】
即ち、基板での印刷と一回の分割のみでセラミック基板１１１からチップ抵抗器１１４を得ることができる。
【００３６】
当然、短冊状基板１０７での取り扱いも無くなり、工程中での不具合発生も解消できる。又、１回の分割を特許文献１の分割機で行うことで精度良いチップ抵抗器１１４を得ることができる。
【００３７】
０６０３サイズのチップ抵抗器１１４を得る場合、チップ抵抗器１１４の縦寸法１２１が０．６ｍｍ、横寸法１２２が０．３ｍｍであり、図１（ａ）に示すように角孔１１３ａの残りピッチ寸法を縦幅（長辺）βとし、焼き上げ０．６ｍｍとする。図１（ｃ）で角孔１１３ａの横寸法γは、分割溝ピッチ（横幅（短辺））αの０．３ｍｍ以上とし、角孔のＲを考慮して０．４ｍｍが望ましい。横寸法γはスルーホール印刷しやすいように０．１５〜０．４ｍｍ程度が好ましい。
【００３８】
即ち、角孔サイズは横寸法γが０．４ｍｍ、縦寸法γが０．１５〜０．３ｍｍが望ましいサイズである。
【００３９】
【実施例】
ここで、図１（ａ）の表分割溝１０８ｂと裏分割溝１０８ａと角孔１１３ａを持った本発明のセラミック基板１１１と、図９（ａ）の１，２次の分割溝１０２，１０３を持った従来のセラミック基板１０１を用いて、０．５８×０．２９ｍｍサイズのチップ抵抗器用セラミック基板を作製し、そのチップ抵抗器製造工程における歩留まり実験を行った。
【００４０】
Ａｌ２Ｏ３含有量が９３．０〜９９．６重量％のアルミナ粉末に対し、ＳｉＯ２、ＭｇＯ、ＣａＯ等の焼結助剤と溶媒及びバインダーを添加混練して泥漿を作製し、ドクターブレード法にてセラミックスグリーンシート１０４を製作した。
【００４１】
次に得られたセラミックスグリーンシート１０４の表裏面に、図６（ｂ）に示すように断面形状がＶ字状をした刃先部１０５ａを有する金型下パンチ１０５上に、セラミックスグリーンシート１０４を設置し、断面形状がＶ字状をした刃先部１０６ａ金型上パンチ１０６を所定の深さまで押し当てて、図１（ｅ）に示す表分割溝１０８と裏分割溝１０８ａを図１（ｃ）に示す分割溝ピッチ（横幅（短辺））βが焼き上げ寸法で０．２９ｍｍとなるように形成した。その後、穿孔後の残りピッチ寸法が縦幅（長辺）βであって焼き上げ寸法が０．５８ｍｍになるように角孔１１３ａを穿孔した。このようにして、図１（ａ）のような角孔１１３ａを有する本発明のセラミック基板１１１を得た。なお、上記角孔１１３ａの大きさは、図１（ｃ）に準じて焼成後に横寸法１２４が０．４ｍｍ、縦寸法１２３が０．２ｍｍとなるものとした。
【００４２】
一方、従来例のセラミック基板１０１は、図６（ｂ）の上記本発明実施例と同様にセラミックスグリーンシート１０４の表面に断面形状がＶ字状をした刃先部１０５ａ、１０６ａを有する金型１０５，１０６を所定の深さまで押し当てて一次分割溝１０２を形成すると同時に裏面に一次裏分割溝１０２ａを形成した。このピッチを焼き上げ寸法で０．５８ｍｍとなるようにした。その後、同じ成形方法で二次分割溝１０３を形成すると同時に、裏面に二次裏分割溝１０３ａを同時加工した。このピッチを焼き上げ寸法で０．２９ｍｍとなるようにした。
【００４３】
その後、各セラミックスグリーンシート１０４を１６００℃前後の大気雰囲気中で焼成することによってチップ抵抗器用セラミック基板を製作した。
【００４４】
なお、製作したチップ抵抗器用セラミック基板は、外辺寸法が６０．０ｍｍ×５０．０ｍｍ、厚みが０．２０ｍｍの板状体で、本発明のものは分割溝１０８が１２８本、角孔１１３ａが２９４４孔を有する基板とし、一つの抵抗器の大きさとしては、外辺寸法が０．５８ｍｍ×０．２９ｍｍで２８８０個のチップ抵抗器１１４を得られるものとした。
【００４５】
比較例用のものは、一次表分割溝１０２ｂ、一次裏分割溝１０２ａが０．５８ｍｍピッチで４６本、二次表分割溝１０３ｂ、二次裏分割溝１０３ａが０．２９ｍｍピッチで６５本を有する基板とし、一つのチップ抵抗器１１４の大きさとしては、縦寸法が０．５８ｍｍ、横寸法０．２９ｍｍで２８８０個のチップ抵抗器１１４を得られるものとした。
【００４６】
本発明品の分割溝深さＹは、表分割溝１０８ｂが０．０３ｍｍ、裏分割溝１０８ａが０．０１５ｍｍとなるものと表側分割溝１０８が０．０６ｍｍ、裏側分割溝１０８ａが０．０１５ｍｍとなるものと表側分割溝１０８が０．０９ｍｍ、裏側分割溝１０８ａが０．０１５ｍｍとなるものとを設定した。
【００４７】
比較例としての従来のセラミック基板１０１は、一次表分割溝１０２ｂが０．０９ｍｍ、一次裏分割溝１０２ａが０．０１５ｍｍ、二次表分割溝１０３ｂが０．０６ｍｍ、二次裏分割溝１０３ａが０．０１５ｍｍとなるように設定したものと一次表分割溝１０２が０．０９ｍｍ、一次裏分割溝１０２ａが０．０１５ｍｍ、二次表分割溝１０３が０．０９ｍｍ、二次裏分割溝１０３ａが０．０１５ｍｍとなるように設定した。
【００４８】
そして、得られた各チップ抵抗器用セラミック基板をそれぞれ、図３に示すようなそれぞれの工程にてチップ抵抗器を得て、不良率とバリの大きさを比較した。
【００４９】
尚、分割については、特許文献１記載の分割機と従来からのローラ方式のもので比較した。
【００５０】
バリの測定方法は、図７に示す方法で、直角部５１からのはみ出し寸法１０９で測定した。分割溝深さの測定方法は、当該分割溝面１０３に赤マジックを塗布し、十分に乾燥後、当該分割溝を分割し、顕微鏡（４０倍〜５０倍）にて深さを図８に示すように表面からの分割溝深さＹにて測定する。
【００５１】
結果は表１に示す通りである。
【００５２】
【表１】
表１により判るように、従来方法品（比較例品）では、工程中の割れ不良が最も良い組み合わせでも７．６２％発生しているのに対して、本発明実施例品では最も悪い組み合わせでも２．３６％であり、最も良い組み合わせでは、０．３１％まで改善できる。又本発明品では、一次分割溝分割工程が無いため、通常発生する１次分割後のバリの大きさは０となる。短冊状基板１０７の取り扱いが無いため、分割溝深さＹを深くすることができる。表の分割溝深さＹが０．０９０ｍｍ、裏の分割溝深さＹが０．０１５ｍｍの場合、工程中割れはわずか０．３１％で、バリの大きさは特許文献１の分割機を使用することで最大０．０１０ｍｍ、平均０．００４ｍｍまで抑えられた。又、表の分割溝深さＹが０．０３０ｍｍ、裏の分割溝深さＹが０．０１５ｍｍの場合でも最大０．０１５ｍｍ、平均０．００７ｍｍまで抑えられた。少なくとも表裏の深さの合計が厚みの２２．５％以上であれば、効果が得られる。
【００５４】
【発明の効果】
以上のように本発明によれば、表面もしくは表裏面に縦の分割溝を有するセラミック基板であって、分割溝上にチップ抵抗器縦寸法ピッチで、チップ抵抗器横寸法以上の直線部を持つ角孔またはだ円孔を有していることを特徴とするセラミック基板とすることにより、１回の分割にて寸法精度の高いチップ抵抗器を効率良く得ることができる。
又、製造工程が２工程短縮され、短期間で製造することができる。
【図面の簡単な説明】
【図１】（ａ）（ｂ）は本発明のチップ抵抗器用セラミック基板の平面図、（ｃ）（ｄ）は本発明のチップ抵抗器用セラミック基板の拡大図、（ｅ）は本発明のセラミック基板を分割溝で分割した断面図である。
【図２】（ａ）（ｂ）（ｃ）は本発明のチップ抵抗器の製造方法で用いる分割機を説明するための断面図である。
【図３】（ａ）は従来のチップ抵抗器の製造工程を示すフローチャート、（ｂ）は本発明のチップ抵抗器の製造工程を示すフローチャートである。
【図４】一般的なチップ抵抗器を示す斜視図である。
【図５】（ａ）（ｂ）は本発明のセラミック基板における分割溝を示す断面図である。
【図６】（ａ）表面のみに分割溝を有するセラミック基板を二次分割溝で分割した断面図、（ｂ）表裏面のみに分割溝を有するセラミック基板を二次分割溝で分割した断面図である。
【図７】バリの大きさを測定する方法を説明するための図である。
【図８】分割溝の深さを測定する方法を説明するための図である。
【図９】（ａ）従来のチップ抵抗器用セラミック基板を示す斜視図、（ｂ）上記のチップ抵抗器用セラミック基板を１次分割溝で分割した短冊状基板を示す斜視図、（ｃ）上記短冊状基板を二次分割溝で分割したチップ抵抗器を示す斜視図である。
【図１０】従来のローラ式分割機の構造を示す断面図である。
【符号の説明】
α ：分割溝ピッチ（横幅（短辺））
β ：縦幅（長辺）
θ ：直線部長さ
γ ：横寸法
λ ：縦寸法
１ ：長方形領域
２ ：直線部
１８：押さえ部
１９：割部
２０：支持ローラ
２１：支持ローラ
２２：押圧ローラ
２３：ベルト
２７：上シート
２８：下シート
２９：受け部
３０：クランク機構
３１：駆動軸
３２：連結部
３４：ストッパー機構
４２：外辺
５１：直角部
１０１：セラミック基板
１０２：一次分割溝
１０２ｂ：一次表分割溝
１０２ａ：一次裏分割溝
１０３：二次分割溝
１０３ｂ：二次表分割溝
１０３ａ：二次裏分割溝
１０４：セラミックグリーンシート
１０５：金型下パンチ
１０５ａ：刃先部
１０６：金型上パンチ
１０６ａ：刃先部
１０７：短冊状基板
１０８：分割溝
１０８ｂ：表分割溝
１０８ａ：裏分割溝
Ｘ：バリ寸法
Ｙ：分割溝深さ
１１１：セラミック基板
１１２：セラミック基板
１１３：貫通孔
１１３ａ：角孔
１１３ｂ：だ円孔
１１３ｃ：長孔
１１４：チップ抵抗器
１１５：セラミックス体
１１６：保護膜
１１７：電極膜
１１８：抵抗体膜
１１９：端面電極膜
Claims (5)
- 複数のチップ抵抗器を成す長方形領域に分割されるセラミック基板であって、上記長方形領域の長辺または短辺のいずれか一方が分割溝で形成され、他方が直線部を有する貫通孔で形成されていることを特徴とするチップ抵抗器用セラミック基板。
- 表面もしくは表裏面に上記分割溝を同一方向に複数備え、上記貫通孔の直線部は上記分割溝ピッチよりも長いことを特徴とする請求項１記載のチップ抵抗器用セラミック基板。
- 上記分割溝の合計深さが厚みの２２．５％以上であることを特徴とする請求項１または２記載のチップ抵抗器用セラミック基板。
- 請求項１〜３のいずれかに記載のセラミック基板の長方形領域に電極膜と抵抗体膜を、上記貫通孔の直線部に端面電極をそれぞれ形成して、上記分割溝にそって分割することを特徴とするチップ抵抗器の製造方法。
- 上記セラミック基板における分割溝の分割箇所が分割装置の割部と押さえ部の間に位置するように搬送し、上記割部と上記押さえ部を上下動可能な駆動軸により下動させ、ストッパー機構で該押さえ部の下動を規制し上記セラミック基板と当接させるとともに、連結部のシーソー機構によって上記割部を上記押さえ部よりさらに下動させて基板を押圧することにより上記分割溝を分割することを特徴とする請求項４記載のチップ抵抗器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002346538A JP2004179554A (ja) | 2002-11-28 | 2002-11-28 | チップ抵抗器用セラミック基板とチップ抵抗器の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002346538A JP2004179554A (ja) | 2002-11-28 | 2002-11-28 | チップ抵抗器用セラミック基板とチップ抵抗器の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004179554A true JP2004179554A (ja) | 2004-06-24 |
Family
ID=32707379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002346538A Pending JP2004179554A (ja) | 2002-11-28 | 2002-11-28 | チップ抵抗器用セラミック基板とチップ抵抗器の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004179554A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020194807A (ja) * | 2019-05-24 | 2020-12-03 | 株式会社村田製作所 | 積層型コイル部品 |
| JP2022153510A (ja) * | 2019-05-24 | 2022-10-12 | 株式会社村田製作所 | 積層型コイル部品及びバイアスティー回路 |
-
2002
- 2002-11-28 JP JP2002346538A patent/JP2004179554A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020194807A (ja) * | 2019-05-24 | 2020-12-03 | 株式会社村田製作所 | 積層型コイル部品 |
| JP7111060B2 (ja) | 2019-05-24 | 2022-08-02 | 株式会社村田製作所 | 積層型コイル部品 |
| JP2022153510A (ja) * | 2019-05-24 | 2022-10-12 | 株式会社村田製作所 | 積層型コイル部品及びバイアスティー回路 |
| JP7306541B2 (ja) | 2019-05-24 | 2023-07-11 | 株式会社村田製作所 | バイアスティー回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004179554A (ja) | チップ抵抗器用セラミック基板とチップ抵抗器の製造方法 | |
| KR101860104B1 (ko) | 세라믹 성형체의 절단 장치 및 적층 세라믹 전자부품의 제조방법 | |
| JP4018933B2 (ja) | セラミックス基板及びその製造方法 | |
| JP4426264B2 (ja) | セラミック基板の分割方法 | |
| JP3358990B2 (ja) | チップ型抵抗器の製造方法 | |
| JP2004167963A (ja) | 分割溝を有するセラミック基板の製造方法 | |
| JP3574730B2 (ja) | 電子部品用セラミック基板及びチップ抵抗器 | |
| JP2001332408A (ja) | チップ抵抗器用セラミック基板及びこれを用いたチップ抵抗器の製造方法 | |
| JP3847210B2 (ja) | 分割溝を有するセラミックス基板とその製造方法 | |
| JPH0251292A (ja) | セラミック基板の製造方法 | |
| JP2003133111A (ja) | 多連チップ抵抗器用セラミック基板の製造方法 | |
| JP2001338806A (ja) | チップ抵抗器用セラミック基板 | |
| JP3610173B2 (ja) | 分割溝を有するセラミック基板 | |
| JP3860740B2 (ja) | セラミック基板の製造方法 | |
| JP3305673B2 (ja) | セラミック基板 | |
| JP2000286511A (ja) | 電子部品用セラミック基板 | |
| JP2707440B2 (ja) | チップ状絶縁基板の製造方法と装置 | |
| JP3301927B2 (ja) | 分割溝を有するセラミック基板の製造方法 | |
| JP4683752B2 (ja) | 分割溝を有するセラミック基板 | |
| JP3155851B2 (ja) | チップ型抵抗器の製造方法 | |
| JP2000238034A (ja) | セラミックス基板及び同セラミックス基板の分割方法 | |
| JPH11111503A (ja) | 電子部品用セラミック基板及びその製造方法 | |
| JPH09232101A (ja) | チップ型電子部品の製造方法 | |
| JP2834968B2 (ja) | 基板を備えた電子部品の製造方法 | |
| JPH11314972A (ja) | セラミック基板及びその製造方法 |