JPH10156823A - 分割溝を有するセラミック基板及びこれを用いた抵抗器 - Google Patents

分割溝を有するセラミック基板及びこれを用いた抵抗器

Info

Publication number
JPH10156823A
JPH10156823A JP8320520A JP32052096A JPH10156823A JP H10156823 A JPH10156823 A JP H10156823A JP 8320520 A JP8320520 A JP 8320520A JP 32052096 A JP32052096 A JP 32052096A JP H10156823 A JPH10156823 A JP H10156823A
Authority
JP
Japan
Prior art keywords
resistor
ceramic substrate
hole
holes
dividing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8320520A
Other languages
English (en)
Inventor
Kenji Tanda
健二 反田
Akihito Kubota
明仁 窪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP8320520A priority Critical patent/JPH10156823A/ja
Publication of JPH10156823A publication Critical patent/JPH10156823A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】表面に縦横の分割溝11と、この分割溝11上
の複数のスルーホール12を備えてなるセラミック基板
10において、分割後の端面に電極を形成する際に隣合
う電極間の半田の流れ込みによる短絡を防止し、しかも
スルーホール12の隅部14からのクラックの発生を防
止する。 【解決手段】スルーホール12が平面視長方形状であ
り、その隅部14を、スルーホール12の短辺の長さA
に対して1/10〜1/3の曲率半径Rの曲面状とす
る。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、分割溝を有するセ
ラミック基板と、これを用いて製造したネットワーク抵
抗器等の抵抗器用に関する。
【0002】
【従来の技術】従来、セラミック基板に複数の分割線を
形成し、抵抗体や電極等を印刷した後で分割してチップ
抵抗器を作製することが行われ、このチップ抵抗器はハ
イブリッドIC基板(HIC基板)等に搭載されてい
る。近年、HIC基板等の小型化や配線の微細化に伴
い、チップ抵抗器の単体の寸法が3.2×1.6mmか
ら2.0×1.25mm、1.6×0.8mm、1.0
×0.5mmと小型化が図られている。
【0003】一方、電子部品実装の密度を向上させるた
めに、図7に示すように、1個の基体13上に2〜8個
の抵抗体22と電極21を備えた多連チップ抵抗器や、
図示していないが各抵抗体22を接続したネットワーク
抵抗器が使用されている。これらの抵抗器20も、図6
(a)に示す複数の分割溝11を備えたセラミック基板
10を用いて、多数個取りの手法で製造されるものであ
る。
【0004】一般的な抵抗器20の製造方法は、まず、
ドクターブレード法等によりセラミックスのスラリーを
シート状に成形する。得られたグリーンシートを金型を
用いて打ち抜くと同時に複数の分割線とスルーホールを
形成する。これを所定条件で焼成することによって、図
6(a)に示すように、縦横の分割線11とこの分割線
11上に備えられたスルーホール12を有するセラミッ
ク基板10を得る。このセラミック基板10上に図7に
示すような電極21、抵抗体22、保護膜等を印刷、焼
き付けし、所定の抵抗値となるようにトリミングした
後、図6(b)に示す単体の基体13となるように、分
割線11に沿って分割し、さらに端面に電極21を印刷
して抵抗器20を得ることができる。この抵抗器20
は、テープに搭載され、又はマガジンボックスに収納さ
れて搬送され、HIC基板等に実装される。
【0005】ところで、分割後の基体13の側面には、
スルーホール12によって形成された平面視半円状の凹
部13aと、この間の凸部13bが備えられ、この凸部
13bに電極21を形成するが、分割後の凸部13bの
端面にも半田等を塗布して電極21を形成する。このと
き、凹部13aが半円状であるため、この凹部13aを
伝わって半田が流れてしまい、隣合う電極21間が短絡
してしまうという問題があった。
【0006】そこで、実公平6−32650号公報に示
すように、セラミック基板10のスルーホール12を小
判型とすることが提案されている。この場合、図8
(a)に示すように、分割後の基体13の凹部13aの
形状は、端面に垂直な2つの壁面とこれに連続する湾曲
底部からなり、隣合う凸部13bに電極21として塗布
する半田の流れを防止するようになっていた。
【0007】また、特開平5−243020号公報に示
すように、セラミック基板10のスルーホール12を角
形状とすることも提案されている。この場合、図8
(b)に示すように、分割後の基体13の凹部13aの
形状は、角形状となり、隣合う凸部13bに電極21と
して塗布する半田の流れを防止するようになっていた。
【0008】
【発明が解決しようとする課題】ところが、小判型のス
ルーホール12を備えたセラミック基板10では、図8
(a)に示すように分割後の基体13の凹部13の底部
が湾曲形状であるため、この部分を伝わって半田が流れ
やすく、隣合う電極21間の短絡を防止する効果が乏し
かった。
【0009】また、図8(b)に示す角形状のスルーホ
ール12を備えたセラミック基板10では、隣合う電極
21間の半田の流れは防止できるものの、スルーホール
12の隅部からクラックが生じやすいという問題があっ
た。即ち、セラミック基板10の製造行程で、グリーン
シートに角形状のスルーホール12を形成し、焼成する
際に、等方的に収縮しないために応力が発生し、この応
力が隅部に集中してクラックが生じやすかった。あるい
は、分割線11に沿った分割時にもクラックが生じやす
かった。さらに、抵抗器20を作製してHIC基板にマ
ウンターで搭載される際には5〜10個/秒の速い速度
でマウントされるために、衝撃によって凹部13aの隅
部にクラックが生じやすかった。
【0010】さらに、グリーンシートにスルーホール1
2を形成する際はピンで打ち抜くが、角形状のスルーホ
ール12を形成するためには、角柱状のピンを用いる必
要があり、使用中にピンのエッジ部が摩耗しやすく、頻
繁にピンを交換しなければならないという問題もあっ
た。
【0011】また、図9に示すようにこれらのセラミッ
ク基板10においては、分割性を良好にするために、通
常両面に分割溝11、11’を形成している。
【0012】ところが、分割溝11上にスルーホール1
2を形成した場合、図10に示すように、スルーホール
12から分割溝11に進展するようにクラック19が発
生しやすく、分割前の行程で分割溝11が割れてしまう
という問題があった。
【0013】また、グリーンシートの両面に分割溝1
1、11’の位置を完全に一致させて形成することは困
難であり、図9に示すように両者の間には30μm程度
の微小な位置ずれXが生じることを避けられなかった。
そのため、分割後の基体13の端面にバリが発生してし
まうという問題があった。
【0014】特に、近年、抵抗器20の小型化が要求さ
れ、各分割溝11の間隔や、スルーホール12の間隔が
小さくなっており、上記分割溝11、11’の位置ずれ
やスルーホール12から進展するクラック19の問題が
顕著となっている。
【0015】
【課題を解決するための手段】そこで請求項1の発明で
は、表面に縦横の分割溝と、この分割溝上の複数のスル
ーホールを備えてなるセラミック基板において、上記ス
ルーホールが平面視長方形状であり、その隅部を、スル
ーホールの短辺長さに対して1/10〜1/3の曲率半
径の曲面状、又はスルーホールの短辺長さに対して1/
8〜1/3の幅のC面状としたことを特徴とする。
【0016】また、請求項2の発明では、セラミックス
製基体の外周に複数の凸部を有し、該凸部に電極を備
え、各電極間に抵抗体を備えてなる抵抗器において、請
求項1のセラミック基板を用いて製造することによっ
て、上記凸部の間に備えた凹部が平面視長方形状であ
り、その隅部を凹部の幅に対して1/10〜1/3の曲
率半径の曲面状、又は凹部の幅に対して1/8〜1/3
の幅のC面状としたことを特徴とする。
【0017】さらに、請求項3の発明では、表面に縦横
の分割溝と、この分割溝上の複数のスルーホールを備え
てなるセラミック基板において、上記スルーホールが平
面視で六角形以上の多角形状であることを特徴とする。
【0018】また、請求項4の発明では、セラミックス
製基体の外周に複数の凸部を有し、該凸部に電極を備
え、各電極間に抵抗体を備えてなる抵抗器において、請
求項3のセラミック基板を用いて製造することによっ
て、上記凸部の間に備えた凹部が、平面視で六角形以上
の多角形状を半分に切断した形状であることを特徴とす
る。
【0019】さらに請求項5の発明では、この分割溝上
の複数のスルーホールを備えてなるセラミック基板にお
いて、上記分割線は基板の片面のみに厚みの1/5〜1
/2の深さで形成したことを特徴とする。
【0020】
【作用】請求項1のセラミック基板及びこれを用いた請
求項2の抵抗器では、スルーホールが角形状であるた
め、隣合う電極間の半田の流れ込みによる短絡を防止
し、しかもスルーホールの隅部が曲面状又はC面状の面
取り形状であるためクラックの発生を防止できる。
【0021】請求項3のセラミック基板及びこれを用い
た請求項4の抵抗器では、スルーホールが六角形以上の
多角形状であるため、隣合う電極間の半田の流れ込みに
よる短絡を防止し、しかも隅部の角度が鈍角となるため
クラックの発生を防止できる。
【0022】請求項5のセラミック基板では、基板の片
側のみに分割溝を形成したことから、両面での位置ずれ
をなくし、かつスルーホールからクラックが進展するこ
とを防止できる。
【0023】
【発明の実施の形態】まず請求項1、2の発明の実施形
態を図によって説明する。
【0024】図1(a)に示すセラミック基板10は、
表面に縦横の複数の分割溝11を有し、この分割溝11
上に複数のスルーホール12を形成している。このスル
ーホール12の形状は、図1(b)に示すように、平面
視長方形状であり、その4つの隅部14は曲率半径Rの
曲面状となっている。
【0025】このセラミック基板10を分割溝11に沿
って分割すると、図2に示すように外周側面に複数の凹
部13aと凸部13bを有する基体13を得ることがで
きる。このとき、図2(b)に示すように、凹部13a
は上記角形状のスルーホール12を半分に分割した角形
状となり、3つの側壁が互いに直交するため、凸部13
bに電極21として塗布した半田が凹部13aを伝わり
にくく、短絡を防止できる。
【0026】また、凹部13aの隅部14は曲率半径R
の曲面状となっているため、隅部14からクラックが発
生することを防止できる。
【0027】なお、この曲率半径Rは、スルーホール1
2の短辺の長さ(凹部13aの幅)Aに対し、1/10
〜1/3の範囲とする。これは、R/Aが1/10未満
であると、クラックを防止する効果に乏しく、一方R/
Aが1/3を超えると電極21間の短絡を防止する効果
が乏しくなるためである。
【0028】なお、このセラミック基板10は、Al2
3 を主成分としSiO2 やMgO等を含むアルミナセ
ラミックスからなるが、その他に、窒化アルミニウム、
ムライト、ジルコニア等を主成分とするセラミックスを
用いることもできる。そして、これらの原料粉末をドク
ターブレード法等によってシート状に成形し、得られた
グリーンシートを金型を用いて打ち抜くと同時に分割溝
11とスルーホール12を形成し、その後、所定条件で
焼成することによって得られる。
【0029】このとき、スルーホール12を打ち抜くた
めのピンは、エッジ部が曲面状となったものを用いるこ
とから摩耗を防止することができる。
【0030】また、このセラミック基板10を用いて抵
抗器を製造する場合は、図7に示すような電極21や抵
抗体22及び保護膜(不図示)等を形成した後、分割線
11に沿って分割し、分割後の基体13の凸部13b端
面にも電極21を塗布することによって、抵抗器20を
得ることができる。
【0031】次に、他の実施形態として、図3(a)に
示すように、セラミック基板10に形成するスルーホー
ル12の4つの隅部14を幅CのC面状とすることもで
きる。なお、スルーホール12の形状以外は、全て上記
実施形態と同様である。
【0032】この場合も、図2(b)に示すように、分
割後の基体13の凹部13aは上記角形状のスルーホー
ル12を半分に分割した角形状となり、3つの側壁が互
いに直交するため、凸部13bに電極21として塗布し
た半田が凹部13aを伝わりにくく、短絡を防止でき
る。
【0033】また、凹部13aの隅部14は幅CのC面
状となっているため、隅部14からクラックが発生する
ことを防止できるとともに、スルーホール12を形成す
るためのピンの摩耗を防止できる。
【0034】なお、この幅Cは、スルーホール12の短
辺の長さ(凹部13aの幅)Aに対し、1/8〜1/3
の範囲とする。これは、C/Aが1/8未満であると、
クラックを防止する効果に乏しく、一方C/Aが1/3
を超えると電極21間の短絡を防止する効果が乏しくな
るためである。
【0035】次に、請求項3、4の発明の実施形態を説
明する。
【0036】図4(a)にスルーホール12近傍のみを
示すように、このセラミック基板10は上記実施形態と
同様であるが、スルーホール12の平面形状を六角形状
としてある。
【0037】そのため、このセラミック基板10を分割
した後の基体13の凹部13aは、図4(b)に示すよ
うに六角形を半分に切断した台形状となり、各側壁が隅
部14で分断されるため、凸部13bの端面に電極21
として塗布した半田の流れ込みによる短絡を防止でき
る。しかも、隅部14の角度θが90°より大きい鈍角
となるため、この隅部14からクラックが発生すること
を防止できる。
【0038】なお、半田の流れ込みを防止するために
は、凹部13aの側壁を3つ以上備える必要があり、し
かも隅部14の角度θを鈍角とするためには、スルーホ
ール12の平面形状を六角形、八角形等、六角形以上の
多角形状とすれば良い。
【0039】なお、このスルーホール12の形状は、正
多角形である必要はなく、分割線11及びこれに垂直な
線の両方に対して対称な形状としておけば良い。また、
上記隅部14は微小な曲面状又はC面状となっていても
良い。
【0040】次に、請求項5の発明の実施形態を説明す
る。
【0041】図5に断面図を示すように、このセラミッ
ク基板10は、上記実施形態と同様のものであるが、そ
の片面のみに分割溝11を形成してある。
【0042】そのため、製造が容易で、両面の分割溝間
で位置ずれが生じることはなく、スルーホール12から
分割溝11にクラックが進展することを防止できる。
【0043】ただし、この場合、分割性が悪くなる恐れ
があるが、分割溝11の深さDをセラミック基板10の
厚みTに対して1/5〜1/2の範囲としておけば良
い。即ち、D/Tが1/5未満であると分割溝11が浅
すぎるために分割性が悪くなり、一方D/Tが1/2を
超えると分割溝11が深すぎるためにスルーホール12
からのクラックの進展が生じやすくなるためである。
【0044】なお、この実施形態のセラミック基板1に
おけるスルーホール12の形状としては、上述した図1
〜図4のような形状、あるいは円形や小判型等さまざま
な形状とすることができる。
【0045】
【実施例】請求項1、2の発明の実施例として、図1、
3に示すセラミック基板10を作製した。
【0046】セラミック基板10はアルミナセラミック
スで形成し、分割後の基体13の寸法が1.5×3.2
mmとなるように分割溝11を形成し、スルーホール1
2の短辺の長さAを0.4mmとして、隅部14の曲率
半径R及びC面の幅Cを種々に変化させたものを用意し
た。
【0047】それぞれのセラミック基板10について、
グリーンシート打ち抜き時のピンの寿命、焼成行程での
歩留り、分割時の歩留り、基体13の凸部13bに電極
21を塗布する際の歩留り、得られた抵抗器20を実装
する際の歩留りについて、評価を行った。
【0048】結果は表1、2に示す通りである。この結
果より、隅部14の曲率半径Rがスルーホール12の端
辺の長さAに対して1/10未満の場合、又は隅部14
のC面の幅Cがスルーホール12の端辺の長さAに対し
て1/8未満の場合は、ピンの寿命が短く、焼成時、分
割時、実装時に隅部14からクラックが生じて歩留りが
悪かった。また、隅部14の曲率半径Rがスルーホール
12の端辺の長さAに対して1/3を超える場合、又は
隅部14のC面の幅Cがスルーホール12の端辺の長さ
Aに対して1/3を超える場合は、電極21間の短絡を
防止する効果が乏しかった。
【0049】これらに対し、隅部14の曲率半径Rがス
ルーホール12の端辺の長さAに対して1/10〜1/
3、又は隅部14のC面の幅Cがスルーホール12の端
辺の長さAに対して1/8〜1/3とした本発明実施例
では、ピンの寿命が長く、焼成じ、分割時、実装時の隅
部14からのクラックを防止し、電極21間の短絡を防
止する効果も高いことがわかる。
【0050】
【表1】
【0051】
【表2】
【0052】
【発明の効果】以上のように、請求項1、2の発明によ
れば、スルーホールを角形状として、その隅部を曲面状
又はC面状としたため、隣合う電極間の半田の流れ込み
による短絡を防止し、しかも隅部からのクラックの発生
を防止することができる。
【0053】また、請求項3、4の発明によれば、スル
ーホールを六角形以上の多角形状としたため、隣合う電
極間の半田の流れ込みによる短絡を防止し、しかも隅部
の角度が鈍角となるためクラックの発生を防止すること
ができる。
【0054】さらに、請求項5のセラミック基板では、
基板の片側のみに分割溝を形成したことから、製造が容
易で、両面での位置ずれをなくし、かつスルーホールか
らクラックが進展することを防止できる。
【0055】したがって、本発明の分割溝を有するセラ
ミック基板を用いれば、優れた特性を有する抵抗器を歩
留り良く低コストで製造することができる。
【図面の簡単な説明】
【図1】本発明の分割溝を有するセラミック基板を示し
ており、(a)は平面図、(b)はスルーホールの拡大
図である。
【図2】図1のセラミック基板を分割した単体の基体を
示しており、(a)は斜視図、(b)は基体側面の凹部
の拡大図である。
【図3】本発明の他の実施形態を示す図であり、(a)
はセラミック基板のスルーホールの拡大図、(b)は分
割後の基体側面の凹部の拡大図である。
【図4】本発明の他の実施形態を示す図であり、(a)
はセラミック基板のスルーホールの拡大図、(b)は分
割後の基体側面の凹部の拡大図である。
【図5】本発明の分割溝を有するセラミック基板の断面
図である。
【図6】従来の分割溝を有するセラミック基板を示して
おり、(a)は平面図、(b)は分割した単体の基体を
示す斜視図である。
【図7】一般的な多連チップ抵抗器を示す平面図であ
る。
【図8】従来の抵抗器を成す基体側面の凹部の拡大図で
ある。
【図9】従来の分割溝を有するセラミック基板の断面図
である。
【図10】従来の分割溝を有するセラミック基板のスル
ーホール近傍の拡大図である。
【符号の説明】
10:セラミック基板 11:分割溝 12:スルーホール 13:基体 13a:凹部 13b:凸部 14:隅部 20:抵抗器 21:電極 22:抵抗体

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】表面に縦横の分割溝と、この分割溝上の複
    数のスルーホールを備えてなるセラミック基板であっ
    て、上記スルーホールが平面視長方形状であり、その隅
    部を、スルーホールの短辺の長さに対して1/10〜1
    /3の曲率半径の曲面状、又はスルーホールの短辺の長
    さに対して1/8〜1/3の幅のC面状としたことを特
    徴とする分割溝を有するセラミック基板。
  2. 【請求項2】セラミックス製基体の外周に複数の凸部を
    有し、該凸部に電極を備え、各電極間に抵抗体を備えて
    なる抵抗器であって、上記凸部の間に備えた凹部が平面
    視長方形状であり、その隅部を凹部の幅に対して1/1
    0〜1/3の曲率半径の曲面状、又は凹部の幅に対して
    1/8〜1/3の幅のC面状としたことを特徴とする抵
    抗器。
  3. 【請求項3】表面に縦横の分割溝と、この分割溝上の複
    数のスルーホールを備えてなるセラミック基板であっ
    て、上記スルーホールが平面視で六角形以上の多角形状
    であることを特徴とする分割溝を有するセラミック基
    板。
  4. 【請求項4】セラミックス製基体の外周に複数の凸部を
    有し、該凸部に電極を備え、各電極間に抵抗体を備えて
    なる抵抗器であって、上記凸部の間に備えた凹部が、平
    面視で六角形以上の多角形状を半分に切断した形状であ
    ることを特徴とする抵抗器。
  5. 【請求項5】表面に縦横の分割溝と、この分割溝上の複
    数のスルーホールを備えてなるセラミック基板であっ
    て、上記分割線は基板の片面のみに、厚みの1/5〜1
    /2の深さで形成したことを特徴とする分割溝を有する
    セラミック基板。
JP8320520A 1996-11-29 1996-11-29 分割溝を有するセラミック基板及びこれを用いた抵抗器 Pending JPH10156823A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8320520A JPH10156823A (ja) 1996-11-29 1996-11-29 分割溝を有するセラミック基板及びこれを用いた抵抗器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8320520A JPH10156823A (ja) 1996-11-29 1996-11-29 分割溝を有するセラミック基板及びこれを用いた抵抗器

Publications (1)

Publication Number Publication Date
JPH10156823A true JPH10156823A (ja) 1998-06-16

Family

ID=18122363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8320520A Pending JPH10156823A (ja) 1996-11-29 1996-11-29 分割溝を有するセラミック基板及びこれを用いた抵抗器

Country Status (1)

Country Link
JP (1) JPH10156823A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001143913A (ja) * 1999-11-11 2001-05-25 Matsushita Electric Ind Co Ltd 多連チップ抵抗器
JP2001176708A (ja) * 1999-12-15 2001-06-29 Matsushita Electric Ind Co Ltd 抵抗器
JP2002144318A (ja) * 2000-11-09 2002-05-21 Matsushita Electric Ind Co Ltd セラミック素体の製造方法
JP2006043972A (ja) * 2004-08-03 2006-02-16 Seiko Epson Corp ラインヘッド及びこれを備えた画像形成装置
JP2008153456A (ja) * 2006-12-18 2008-07-03 Fuji Electric Device Technology Co Ltd インダクタおよびその製造方法
CN103578672A (zh) * 2012-07-31 2014-02-12 聚鼎科技股份有限公司 过电流保护元件
JP2020192718A (ja) * 2019-05-28 2020-12-03 三星ダイヤモンド工業株式会社 セラミック成形体の分断方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001143913A (ja) * 1999-11-11 2001-05-25 Matsushita Electric Ind Co Ltd 多連チップ抵抗器
JP2001176708A (ja) * 1999-12-15 2001-06-29 Matsushita Electric Ind Co Ltd 抵抗器
JP2002144318A (ja) * 2000-11-09 2002-05-21 Matsushita Electric Ind Co Ltd セラミック素体の製造方法
JP4674397B2 (ja) * 2000-11-09 2011-04-20 パナソニック株式会社 セラミック素体の製造方法
JP2006043972A (ja) * 2004-08-03 2006-02-16 Seiko Epson Corp ラインヘッド及びこれを備えた画像形成装置
US7528854B2 (en) 2004-08-03 2009-05-05 Seiko Epson Corporation Device including light-emitting elements above a glass substrate
JP2008153456A (ja) * 2006-12-18 2008-07-03 Fuji Electric Device Technology Co Ltd インダクタおよびその製造方法
CN103578672A (zh) * 2012-07-31 2014-02-12 聚鼎科技股份有限公司 过电流保护元件
JP2020192718A (ja) * 2019-05-28 2020-12-03 三星ダイヤモンド工業株式会社 セラミック成形体の分断方法

Similar Documents

Publication Publication Date Title
WO2012157152A1 (ja) 配線基板、多数個取り配線基板、およびその製造方法
JPH10156823A (ja) 分割溝を有するセラミック基板及びこれを用いた抵抗器
CN113646149B (zh) 氮化物陶瓷基板的制造方法及氮化物陶瓷基材
CN115884952A (zh) 制造金属陶瓷基板的方法和借助其制造的金属陶瓷基板
JP2566288Y2 (ja) 回路用基板
JP3076215B2 (ja) セラミック多層基板及びその製造方法
JPH091530A (ja) ブレークラインの形成方法
JP2003347684A (ja) セラミックス基板及びその製造方法
JP2002223044A (ja) 電子部品の製造方法及び集合基板
JPH10156821A (ja) 分割溝を有するセラミック基板及びこれを用いた抵抗器
JP3211609B2 (ja) 積層電子部品およびその製造方法
JP3301927B2 (ja) 分割溝を有するセラミック基板の製造方法
JP3574730B2 (ja) 電子部品用セラミック基板及びチップ抵抗器
JP3765563B2 (ja) 電子部品
JPH10270813A (ja) ブレーク溝付きセラミック基板およびこのセラミック基板から製造される電子部品
JP3610173B2 (ja) 分割溝を有するセラミック基板
JPH09306710A (ja) チップネットワーク電子部品
JP2006173368A (ja) セラミック基板
JP3325483B2 (ja) サーマルヘッド用グレーズ基板の製造方法
JP2003338404A (ja) 分割溝を有するセラミックス基板とその製造方法
JP6566586B2 (ja) 金属−セラミックス回路基板およびその製造方法
JPH0528725Y2 (ja)
JP3058999B2 (ja) 目白配置配線基板
JP2003273272A (ja) セラミック基板及びその製造方法
JPH11163478A (ja) 分割溝を有するセラミック基板