JP2001143913A - 多連チップ抵抗器 - Google Patents
多連チップ抵抗器Info
- Publication number
- JP2001143913A JP2001143913A JP32053399A JP32053399A JP2001143913A JP 2001143913 A JP2001143913 A JP 2001143913A JP 32053399 A JP32053399 A JP 32053399A JP 32053399 A JP32053399 A JP 32053399A JP 2001143913 A JP2001143913 A JP 2001143913A
- Authority
- JP
- Japan
- Prior art keywords
- chip resistor
- insulating substrate
- multiple chip
- product
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】
【課題】 完成抵抗値選別機での方向が揃えやすくなっ
て、完成抵抗値選別機の処理能力を高めることができる
とともに、プリント基板への実装時の衝撃がかかっても
製品が破損することのない多連チップ抵抗器を提供する
ことを目的とする。 【解決手段】 矩形状の絶縁基板１１の対向する長辺に
２対の凸部を形成するとともに、この凸部に電極部１２
を形成し、かつ前記隣り合う凸部間に切り欠き部１３を
形成してなる多連チップ抵抗器において、前記矩形状の
絶縁基板１１の短辺Ｌ、長辺Ｗ、厚みｔ、切り欠き部１
３の幅ａ、切り欠き部１３の深さｂの関係を、Ｌ≦０．
６ｍｍで、かつＷ／Ｌ＞１．３、ａ／Ｗ≦０．２、ｂ／
Ｌ≦０．２、ｔ／Ｌ≧０．５の関係にしたものである。
て、完成抵抗値選別機の処理能力を高めることができる
とともに、プリント基板への実装時の衝撃がかかっても
製品が破損することのない多連チップ抵抗器を提供する
ことを目的とする。 【解決手段】 矩形状の絶縁基板１１の対向する長辺に
２対の凸部を形成するとともに、この凸部に電極部１２
を形成し、かつ前記隣り合う凸部間に切り欠き部１３を
形成してなる多連チップ抵抗器において、前記矩形状の
絶縁基板１１の短辺Ｌ、長辺Ｗ、厚みｔ、切り欠き部１
３の幅ａ、切り欠き部１３の深さｂの関係を、Ｌ≦０．
６ｍｍで、かつＷ／Ｌ＞１．３、ａ／Ｗ≦０．２、ｂ／
Ｌ≦０．２、ｔ／Ｌ≧０．５の関係にしたものである。
Description
【０００１】
【発明の属する技術分野】本発明は、各種電子機器に使
用される多連チップ抵抗器に関するものである。
用される多連チップ抵抗器に関するものである。
【０００２】
【従来の技術】従来のこの種の多連チップ抵抗器として
は、特開平８−１２２０１７号公報に開示されたものが
知られている。
は、特開平８−１２２０１７号公報に開示されたものが
知られている。
【０００３】図４（ａ）（ｂ）は従来の２連の多連チッ
プ抵抗器の斜視図および断面図を示したもので、この図
４（ａ）（ｂ）において、１はセラミック基板で、この
セラミック基板１の両側面１ａの中央には切欠き２が形
成されている。またセラミック基板１の表面１ｂには側
面１ａに接するように複数の電極３が形成され、かつこ
の複数の電極３は前記切欠き２により分割されている。
４は複数の電極３間に跨がるように形成された複数の抵
抗体、５は前記複数の抵抗体４を被覆保護するオーバー
コート層、６は前記セラミック基板１の側面１ａに位置
してセラミック基板１の表面１ｂ、裏面１ｃにも回り込
むように形成された側面電極で、この側面電極６は導電
ペーストを印刷・焼成して形成される厚膜電極６ａと、
はんだまたはニッケルをめっきして形成されるめっき層
６ｂとにより構成されている。
プ抵抗器の斜視図および断面図を示したもので、この図
４（ａ）（ｂ）において、１はセラミック基板で、この
セラミック基板１の両側面１ａの中央には切欠き２が形
成されている。またセラミック基板１の表面１ｂには側
面１ａに接するように複数の電極３が形成され、かつこ
の複数の電極３は前記切欠き２により分割されている。
４は複数の電極３間に跨がるように形成された複数の抵
抗体、５は前記複数の抵抗体４を被覆保護するオーバー
コート層、６は前記セラミック基板１の側面１ａに位置
してセラミック基板１の表面１ｂ、裏面１ｃにも回り込
むように形成された側面電極で、この側面電極６は導電
ペーストを印刷・焼成して形成される厚膜電極６ａと、
はんだまたはニッケルをめっきして形成されるめっき層
６ｂとにより構成されている。
【０００４】そして上記従来の２連の多連チップ抵抗器
は、矩形状の多連チップ素子の端部の角を直角とし、か
つ端部に位置する側面電極６をセラミック基板１の側面
１ａ、表面１ｂおよび裏面１ｃともに直角の角まで形成
することにより、直角の角の部分をシャープな特徴点と
して認識できるようにして多連チップ素子の位置決めを
容易にするとともに、端部に位置する側面電極６の面積
が大きくなるようにして固着性およびめっき性を向上さ
せているものである。またこの２連の多連チップ抵抗器
は、図４（ａ）に示すようにほぼ正方形の形状となって
いるもので、また実際にセットユーザーで大量に使用さ
れている２連の多連チップ抵抗器もほぼ正方形の形状が
採用されている。
は、矩形状の多連チップ素子の端部の角を直角とし、か
つ端部に位置する側面電極６をセラミック基板１の側面
１ａ、表面１ｂおよび裏面１ｃともに直角の角まで形成
することにより、直角の角の部分をシャープな特徴点と
して認識できるようにして多連チップ素子の位置決めを
容易にするとともに、端部に位置する側面電極６の面積
が大きくなるようにして固着性およびめっき性を向上さ
せているものである。またこの２連の多連チップ抵抗器
は、図４（ａ）に示すようにほぼ正方形の形状となって
いるもので、また実際にセットユーザーで大量に使用さ
れている２連の多連チップ抵抗器もほぼ正方形の形状が
採用されている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
た従来のセラミック基板１の凸部に電極３を形成した２
連の多連チップ抵抗器は、製造最終工程である完成抵抗
値選別機において、抵抗値測定とテーピング挿入のため
に方向を揃える必要があるが、ほぼ正方形の形状であ
り、また小形の多連チップ抵抗器ほど重量が軽いため
に、一度方向を揃えても転がりやすく、その結果、方向
を揃えることが非常に難しく、完成抵抗値選別機の処理
能力が低いという課題を有していた。
た従来のセラミック基板１の凸部に電極３を形成した２
連の多連チップ抵抗器は、製造最終工程である完成抵抗
値選別機において、抵抗値測定とテーピング挿入のため
に方向を揃える必要があるが、ほぼ正方形の形状であ
り、また小形の多連チップ抵抗器ほど重量が軽いため
に、一度方向を揃えても転がりやすく、その結果、方向
を揃えることが非常に難しく、完成抵抗値選別機の処理
能力が低いという課題を有していた。
【０００６】また多連チップ抵抗器を小形化する場合、
すべての外形寸法を小さくする必要があるため、製品の
厚みも薄くするが、このためにセットメーカーでプリン
ト基板に実装する時の衝撃により、製品が割れたり欠け
たりして損傷するという課題も有していた。
すべての外形寸法を小さくする必要があるため、製品の
厚みも薄くするが、このためにセットメーカーでプリン
ト基板に実装する時の衝撃により、製品が割れたり欠け
たりして損傷するという課題も有していた。
【０００７】本発明は上記従来の課題を解決するもの
で、完成抵抗値選別機での方向が揃えやすくなって、完
成抵抗値選別機の処理能力を高めることができるととも
に、プリント基板への実装時の衝撃がかかっても製品が
破損することのない多連チップ抵抗器を提供することを
目的とするものである。
で、完成抵抗値選別機での方向が揃えやすくなって、完
成抵抗値選別機の処理能力を高めることができるととも
に、プリント基板への実装時の衝撃がかかっても製品が
破損することのない多連チップ抵抗器を提供することを
目的とするものである。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明の多連チップ抵抗器は、矩形状の絶縁基板の対
向する長辺に２対の凸部を形成するとともに、この凸部
に電極部を形成し、かつ前記隣り合う凸部間に切り欠き
部を形成してなる多連チップ抵抗器において、前記矩形
状の絶縁基板の短辺Ｌ、長辺Ｗ、厚みｔ、切り欠き部の
幅ａ、切り欠き部の深さｂの関係を、Ｌ≦０．６ｍｍ
で、かつＷ／Ｌ＞１．３、ａ／Ｗ≦０．２、ｂ／Ｌ≦
０．２、ｔ／Ｌ≧０．５の関係にしたもので、この構成
によれば、完成抵抗値選別機での方向が揃えやすくなっ
て、完成抵抗値選別機の処理能力を高めることができる
とともに、プリント基板への実装時の衝撃がかかっても
製品が破損することのない多連チップ抵抗器を提供する
ことができるものである。
に本発明の多連チップ抵抗器は、矩形状の絶縁基板の対
向する長辺に２対の凸部を形成するとともに、この凸部
に電極部を形成し、かつ前記隣り合う凸部間に切り欠き
部を形成してなる多連チップ抵抗器において、前記矩形
状の絶縁基板の短辺Ｌ、長辺Ｗ、厚みｔ、切り欠き部の
幅ａ、切り欠き部の深さｂの関係を、Ｌ≦０．６ｍｍ
で、かつＷ／Ｌ＞１．３、ａ／Ｗ≦０．２、ｂ／Ｌ≦
０．２、ｔ／Ｌ≧０．５の関係にしたもので、この構成
によれば、完成抵抗値選別機での方向が揃えやすくなっ
て、完成抵抗値選別機の処理能力を高めることができる
とともに、プリント基板への実装時の衝撃がかかっても
製品が破損することのない多連チップ抵抗器を提供する
ことができるものである。
【０００９】
【発明の実施の形態】本発明の請求項１に記載の発明
は、矩形状の絶縁基板の対向する長辺に２対の凸部を形
成するとともに、この凸部に電極部を形成し、かつ前記
隣り合う凸部間に切り欠き部を形成してなる多連チップ
抵抗器において、前記矩形状の絶縁基板の短辺Ｌ、長辺
Ｗ、厚みｔ、切り欠き部の幅ａ、切り欠き部の深さｂの
関係を、Ｌ≦０．６ｍｍで、かつＷ／Ｌ＞１．３、ａ／
Ｗ≦０．２、ｂ／Ｌ≦０．２、ｔ／Ｌ≧０．５の関係に
したもので、この構成によれば、Ｌ≦０．６ｍｍで、か
つＷ／Ｌ＞１．３の関係としているため、小形で、かつ
横長の形状のものを得ることができ、これにより、製造
最終工程である完成抵抗値選別機において、抵抗値測定
とテーピング挿入のために方向を揃える場合において
も、方向が揃えやすくなるため、完成抵抗値選別機の処
理能力を高めることができ、またａ／Ｗ≦０．２、ｂ／
Ｌ≦０．２の関係としているため、切り欠き部の幅ａと
切り欠き部の深さｂは小さくなり、これにより、電極を
形成する凸部の幅を広くすることができるとともに、対
向する切り欠き部間の距離を長くすることができるた
め、この種の製品をプリント基板へ実装した際の衝撃で
凸部が欠けたり、あるいは切り欠き部間で製品が割れて
破損するということはなく、しかもｔ／Ｌ≧０．５の関
係にして絶縁基板の厚みｔを大きくしているため、プリ
ント基板への実装時における製品の破損防止もさらに確
実なものが得られるという作用を有するものである。
は、矩形状の絶縁基板の対向する長辺に２対の凸部を形
成するとともに、この凸部に電極部を形成し、かつ前記
隣り合う凸部間に切り欠き部を形成してなる多連チップ
抵抗器において、前記矩形状の絶縁基板の短辺Ｌ、長辺
Ｗ、厚みｔ、切り欠き部の幅ａ、切り欠き部の深さｂの
関係を、Ｌ≦０．６ｍｍで、かつＷ／Ｌ＞１．３、ａ／
Ｗ≦０．２、ｂ／Ｌ≦０．２、ｔ／Ｌ≧０．５の関係に
したもので、この構成によれば、Ｌ≦０．６ｍｍで、か
つＷ／Ｌ＞１．３の関係としているため、小形で、かつ
横長の形状のものを得ることができ、これにより、製造
最終工程である完成抵抗値選別機において、抵抗値測定
とテーピング挿入のために方向を揃える場合において
も、方向が揃えやすくなるため、完成抵抗値選別機の処
理能力を高めることができ、またａ／Ｗ≦０．２、ｂ／
Ｌ≦０．２の関係としているため、切り欠き部の幅ａと
切り欠き部の深さｂは小さくなり、これにより、電極を
形成する凸部の幅を広くすることができるとともに、対
向する切り欠き部間の距離を長くすることができるた
め、この種の製品をプリント基板へ実装した際の衝撃で
凸部が欠けたり、あるいは切り欠き部間で製品が割れて
破損するということはなく、しかもｔ／Ｌ≧０．５の関
係にして絶縁基板の厚みｔを大きくしているため、プリ
ント基板への実装時における製品の破損防止もさらに確
実なものが得られるという作用を有するものである。
【００１０】以下、本発明の一実施の形態における多連
チップ抵抗器について、図面を参照しながら説明する。
チップ抵抗器について、図面を参照しながら説明する。
【００１１】図１は本発明の一実施の形態における２連
の多連チップ抵抗器の概略平面図を示したもので、この
図１において、１１はアルミナ基板からなる矩形状の絶
縁基板で、この絶縁基板１１の平面形状は長方形となっ
ている。また前記絶縁基板１１の対向する長辺には２対
の凸部が形成され、この凸部に電極部１２が形成されて
いる。そしてまた前記隣り合う凸部に形成した電極部１
２間には切り欠き部１３が形成されており、この切り欠
き部１３により前記電極部１２は分割されている。また
前記電極部１２は凸部の表面、側面および裏面に連続し
て形成されるもので、前記絶縁基板１１上に導電ペース
トを印刷・焼成して厚膜電極を形成し、かつその上にニ
ッケルめっきおよびはんだめっきを形成することにより
構成されている。そしてまた前記電極部１２間に跨がる
ように２つの抵抗体（図示せず）が形成されているもの
で、これらの抵抗体（図示せず）は保護膜層１４で被覆
保護されている。このとき、絶縁基板１１の短辺Ｌ、長
辺Ｗ、厚みｔ、切り欠き部１３の幅ａ、切り欠き部１３
の深さｂの関係は、Ｌ≦０．６ｍｍで、かつＷ／Ｌ＞
１．３、ａ／Ｗ≦０．２、ｂ／Ｌ≦０．２、ｔ／Ｌ≧
０．５の関係としている。
の多連チップ抵抗器の概略平面図を示したもので、この
図１において、１１はアルミナ基板からなる矩形状の絶
縁基板で、この絶縁基板１１の平面形状は長方形となっ
ている。また前記絶縁基板１１の対向する長辺には２対
の凸部が形成され、この凸部に電極部１２が形成されて
いる。そしてまた前記隣り合う凸部に形成した電極部１
２間には切り欠き部１３が形成されており、この切り欠
き部１３により前記電極部１２は分割されている。また
前記電極部１２は凸部の表面、側面および裏面に連続し
て形成されるもので、前記絶縁基板１１上に導電ペース
トを印刷・焼成して厚膜電極を形成し、かつその上にニ
ッケルめっきおよびはんだめっきを形成することにより
構成されている。そしてまた前記電極部１２間に跨がる
ように２つの抵抗体（図示せず）が形成されているもの
で、これらの抵抗体（図示せず）は保護膜層１４で被覆
保護されている。このとき、絶縁基板１１の短辺Ｌ、長
辺Ｗ、厚みｔ、切り欠き部１３の幅ａ、切り欠き部１３
の深さｂの関係は、Ｌ≦０．６ｍｍで、かつＷ／Ｌ＞
１．３、ａ／Ｗ≦０．２、ｂ／Ｌ≦０．２、ｔ／Ｌ≧
０．５の関係としている。
【００１２】すなわち、本発明の一実施の形態において
は、Ｌ≦０．６ｍｍとすることにより、小形の多連チッ
プ抵抗器を構成し、またＷ／Ｌ＞１．３の関係とするこ
とにより、小形で横長の形状としているものである。こ
の場合、ＷとＬの関係の上限はＷ／Ｌ≦１．６である。
は、Ｌ≦０．６ｍｍとすることにより、小形の多連チッ
プ抵抗器を構成し、またＷ／Ｌ＞１．３の関係とするこ
とにより、小形で横長の形状としているものである。こ
の場合、ＷとＬの関係の上限はＷ／Ｌ≦１．６である。
【００１３】また本発明の一実施の形態においては、ａ
／Ｗ≦０．２、ｂ／Ｌ≦０．２の関係としているため、
切り欠き部１３の幅ａと深さｂを小さくすることがで
き、これにより、電極部１２を形成する凸部の幅を広く
することができるとともに、対向する切り欠き部１３間
の距離を長くすることができるため、この種の製品をプ
リント基板に実装した際に衝撃がかかっても、この衝撃
により凸部が欠けたり、あるいは切り欠き部１３間で製
品が割れて破損するということはなくなるものである。
なお、ａとＷの関係の下限およびｂとＬの関係の下限
は、製造可能範囲を配慮してａ／Ｗ≧０．１、ｂ／Ｌ≧
０．１とすることが好ましい。
／Ｗ≦０．２、ｂ／Ｌ≦０．２の関係としているため、
切り欠き部１３の幅ａと深さｂを小さくすることがで
き、これにより、電極部１２を形成する凸部の幅を広く
することができるとともに、対向する切り欠き部１３間
の距離を長くすることができるため、この種の製品をプ
リント基板に実装した際に衝撃がかかっても、この衝撃
により凸部が欠けたり、あるいは切り欠き部１３間で製
品が割れて破損するということはなくなるものである。
なお、ａとＷの関係の下限およびｂとＬの関係の下限
は、製造可能範囲を配慮してａ／Ｗ≧０．１、ｂ／Ｌ≧
０．１とすることが好ましい。
【００１４】そしてまた本発明の一実施の形態において
は、上記に加えて、ｔ／Ｌ≧０．５の関係にして絶縁基
板１１の厚みｔを大きくしているため、プリント基板へ
の実装時における多連チップ抵抗器の破損防止もさらに
確実なものが得られるものである。なお、ｔとＬの関係
の上限は、製造可能範囲を配慮してｔ／Ｌ≦０．６とす
ることが好ましい。
は、上記に加えて、ｔ／Ｌ≧０．５の関係にして絶縁基
板１１の厚みｔを大きくしているため、プリント基板へ
の実装時における多連チップ抵抗器の破損防止もさらに
確実なものが得られるものである。なお、ｔとＬの関係
の上限は、製造可能範囲を配慮してｔ／Ｌ≦０．６とす
ることが好ましい。
【００１５】次に、この２連の多連チップ抵抗器の製造
方法について、図２（ａ）（ｂ）および図３（ａ）
（ｂ）に示す製造工程図を参照しながら説明する。ま
ず、大判のアルミナ基板からなるシート状絶縁基板２１
を用意し、図２（ａ）に示すように、スルーホール２２
を形成するとともに、分割用スリット２３，２４を形成
して、シート状絶縁基板２１の表面を区画する。次に、
図２（ｂ）に示すように、各区画内に導電ペーストをス
クリーン印刷し、これを８５０℃で焼成して電極部２５
を形成する。さらに抵抗ペーストをスクリーン印刷し、
これを８５０℃で焼成して抵抗体２６を形成する。そし
てこの抵抗体２６は、例えばレーザートリミングにより
この抵抗値が所定の値となるように調整される。
方法について、図２（ａ）（ｂ）および図３（ａ）
（ｂ）に示す製造工程図を参照しながら説明する。ま
ず、大判のアルミナ基板からなるシート状絶縁基板２１
を用意し、図２（ａ）に示すように、スルーホール２２
を形成するとともに、分割用スリット２３，２４を形成
して、シート状絶縁基板２１の表面を区画する。次に、
図２（ｂ）に示すように、各区画内に導電ペーストをス
クリーン印刷し、これを８５０℃で焼成して電極部２５
を形成する。さらに抵抗ペーストをスクリーン印刷し、
これを８５０℃で焼成して抵抗体２６を形成する。そし
てこの抵抗体２６は、例えばレーザートリミングにより
この抵抗値が所定の値となるように調整される。
【００１６】次に、図３（ａ）に示すように、２つの抵
抗体２６を完全に覆うように、絶縁性を有する例えばエ
ポキシ系の保護膜樹脂ペーストをスクリーン印刷し、こ
れを２００℃で硬化して、保護膜層２７を各区画内に形
成する。その後、この状態でシート状絶縁基板２１を分
割用スリット２３に沿ってブレイクすることにより、短
冊状の絶縁基板２１ａを構成する。次に図３（ｂ）に示
すように、短冊状の絶縁基板２１ａの側面に導電性の樹
脂ペーストを塗着し、これを２００℃で硬化して厚膜電
極２８を形成する。その後、この状態で短冊状の絶縁基
板２１ａを分割用スリット２４に沿ってブレイクするこ
とにより個片化し、最後にこの個片化された製品の厚膜
電極２８の表面にニッケルめっきおよびはんだめっきを
施すことによりめっき層を形成して、２連の多連チップ
抵抗器を製造するものである。
抗体２６を完全に覆うように、絶縁性を有する例えばエ
ポキシ系の保護膜樹脂ペーストをスクリーン印刷し、こ
れを２００℃で硬化して、保護膜層２７を各区画内に形
成する。その後、この状態でシート状絶縁基板２１を分
割用スリット２３に沿ってブレイクすることにより、短
冊状の絶縁基板２１ａを構成する。次に図３（ｂ）に示
すように、短冊状の絶縁基板２１ａの側面に導電性の樹
脂ペーストを塗着し、これを２００℃で硬化して厚膜電
極２８を形成する。その後、この状態で短冊状の絶縁基
板２１ａを分割用スリット２４に沿ってブレイクするこ
とにより個片化し、最後にこの個片化された製品の厚膜
電極２８の表面にニッケルめっきおよびはんだめっきを
施すことによりめっき層を形成して、２連の多連チップ
抵抗器を製造するものである。
【００１７】以上のように構成された本発明の一実施の
形態における多連チップ抵抗器について、アルミナ基板
からなる矩形状の絶縁基板１１の短辺Ｌを０．５４ｍ
ｍ、厚みｔを０．２９ｍｍ、切り欠き部１３の幅ａを
０．１６ｍｍ、切り欠き部１３の深さｂを０．１０ｍｍ
として、長辺Ｗを種々変化させたものを作製した。そし
てこれらの多連チップ抵抗器について、それぞれ、完成
抵抗値選別機での方向を揃える箇所を通過した後におけ
る誤方向製品の混入率を調べた。その調査結果を(表１)
に示す。この（表１）から明らかなように、Ｗ／Ｌが
１．３以下のものについては、誤方向製品の混入が発生
したのに対し、Ｗ／Ｌを１．３より大きくした本発明の
実施の形態においては、誤方向製品の混入が全く発生し
なかった。
形態における多連チップ抵抗器について、アルミナ基板
からなる矩形状の絶縁基板１１の短辺Ｌを０．５４ｍ
ｍ、厚みｔを０．２９ｍｍ、切り欠き部１３の幅ａを
０．１６ｍｍ、切り欠き部１３の深さｂを０．１０ｍｍ
として、長辺Ｗを種々変化させたものを作製した。そし
てこれらの多連チップ抵抗器について、それぞれ、完成
抵抗値選別機での方向を揃える箇所を通過した後におけ
る誤方向製品の混入率を調べた。その調査結果を(表１)
に示す。この（表１）から明らかなように、Ｗ／Ｌが
１．３以下のものについては、誤方向製品の混入が発生
したのに対し、Ｗ／Ｌを１．３より大きくした本発明の
実施の形態においては、誤方向製品の混入が全く発生し
なかった。
【００１８】
【表１】
【００１９】次に、矩形状の絶縁基板１１の短辺Ｌを
０．５４ｍｍ、長辺Ｗを０．８０ｍｍ、厚みｔを０．２
９ｍｍとして、切り欠き部１３の幅ａ、切り欠き部１３
の深さｂを種々変化させたものを作製した。そしてこれ
らの多連チップ抵抗器について、それぞれ、プリント基
板へ実装した際の製品の割れの発生率を調べた。その結
果を（表２）（表３）に示す。
０．５４ｍｍ、長辺Ｗを０．８０ｍｍ、厚みｔを０．２
９ｍｍとして、切り欠き部１３の幅ａ、切り欠き部１３
の深さｂを種々変化させたものを作製した。そしてこれ
らの多連チップ抵抗器について、それぞれ、プリント基
板へ実装した際の製品の割れの発生率を調べた。その結
果を（表２）（表３）に示す。
【００２０】この（表２）（表３）から明らかなよう
に、ａ／Ｗおよびｂ／Ｌが０．２より大きいものについ
ては、製品の割れが発生したのに対し、ａ／Ｗおよびｂ
／Ｌを０．２以下とした本発明の実施の形態において
は、製品の割れが全く発生しなかった。なお、割れ不良
のモードは、ａ／Ｗが０．２より大きい場合には電極部
１２を形成する凸部のカケ割れ、ｂ／Ｌが０．２より大
きい場合には切り欠き部１３間での割れであった。
に、ａ／Ｗおよびｂ／Ｌが０．２より大きいものについ
ては、製品の割れが発生したのに対し、ａ／Ｗおよびｂ
／Ｌを０．２以下とした本発明の実施の形態において
は、製品の割れが全く発生しなかった。なお、割れ不良
のモードは、ａ／Ｗが０．２より大きい場合には電極部
１２を形成する凸部のカケ割れ、ｂ／Ｌが０．２より大
きい場合には切り欠き部１３間での割れであった。
【００２１】
【表２】
【００２２】
【表３】
【００２３】さらに、矩形状の絶縁基板１１の短辺Ｌを
０．５４ｍｍ、長辺Ｗを０．８０ｍｍ、切り欠き部１３
の幅ａを０．１６ｍｍ、切り欠き部１３の深さｂを０．
１０ｍｍとして、厚みｔを種々変化させたものを作製し
た。そしてこれらの多連チップ抵抗器について、それぞ
れ、プリント基板へ実装した際の製品の割れの発生率を
調べた。その結果を（表４）に示す。この（表４）から
明らかなように、ｔ／Ｌが０．５より小さいものについ
ては、製品の割れが発生したのに対し、ｔ／Ｌを０．５
以上とした本発明の実施の形態においては、製品の割れ
が全く発生しなかった。
０．５４ｍｍ、長辺Ｗを０．８０ｍｍ、切り欠き部１３
の幅ａを０．１６ｍｍ、切り欠き部１３の深さｂを０．
１０ｍｍとして、厚みｔを種々変化させたものを作製し
た。そしてこれらの多連チップ抵抗器について、それぞ
れ、プリント基板へ実装した際の製品の割れの発生率を
調べた。その結果を（表４）に示す。この（表４）から
明らかなように、ｔ／Ｌが０．５より小さいものについ
ては、製品の割れが発生したのに対し、ｔ／Ｌを０．５
以上とした本発明の実施の形態においては、製品の割れ
が全く発生しなかった。
【００２４】
【表４】
【００２５】上記したように、本発明の実施の形態で規
定する範囲で多連チップ抵抗器を製造すれば、製品の外
形寸法の短辺と長辺の比が大きいために転がりにくく、
また短辺と長辺に対する切り欠き部の比、および厚みと
の比を規定することにより、アルミナ基板からなる矩形
状の絶縁基板１１の強度を増すことができるものであ
る。
定する範囲で多連チップ抵抗器を製造すれば、製品の外
形寸法の短辺と長辺の比が大きいために転がりにくく、
また短辺と長辺に対する切り欠き部の比、および厚みと
の比を規定することにより、アルミナ基板からなる矩形
状の絶縁基板１１の強度を増すことができるものであ
る。
【００２６】なお、上記本発明の一実施の形態における
２連の多連チップ抵抗器の製造工程で使用した材料は、
これに限定されるものではなく、切り欠き部を有する矩
形状の絶縁基板の外形寸法が本発明で規定する範囲であ
れば、その他の材料であっても、本発明の一実施の形態
と同様の効果が得られることは言うまでもない。
２連の多連チップ抵抗器の製造工程で使用した材料は、
これに限定されるものではなく、切り欠き部を有する矩
形状の絶縁基板の外形寸法が本発明で規定する範囲であ
れば、その他の材料であっても、本発明の一実施の形態
と同様の効果が得られることは言うまでもない。
【００２７】また、本発明は２連の多連チップ抵抗器の
みに適用可能なものであって、３連以上の多連チップ抵
抗器に適用しても効果が得られないものである。
みに適用可能なものであって、３連以上の多連チップ抵
抗器に適用しても効果が得られないものである。
【００２８】
【発明の効果】以上のように本発明の多連チップ抵抗器
は、矩形状の絶縁基板の対向する長辺に２対の凸部を形
成するとともに、この凸部に電極部を形成し、かつ前記
隣り合う凸部間に切り欠き部を形成してなる多連チップ
抵抗器において、前記矩形状の絶縁基板の短辺Ｌ、長辺
Ｗ、厚みｔ、切り欠き部の幅ａ、切り欠き部の深さｂの
関係を、Ｌ≦０．６ｍｍで、かつＷ／Ｌ＞１．３、ａ／
Ｗ≦０．２、ｂ／Ｌ≦０．２、ｔ／Ｌ≧０．５の関係に
したもので、この構成によれば、Ｌ≦０．６ｍｍで、か
つＷ／Ｌ＞１．３の関係としているため、小形で、かつ
横長の形状のものを得ることができ、これにより、製造
最終工程である完成抵抗値選別機において、抵抗値測定
とテーピング挿入のために方向を揃える場合において
も、方向が揃えやすくなるため、完成抵抗値選別機の処
理能力を高めることができ、またａ／Ｗ≦０．２、ｂ／
Ｌ≦０．２の関係としているため、切り欠き部の幅ａと
切り欠き部の深さｂは小さくなり、これにより、電極を
形成する凸部の幅を広くすることができるとともに、対
向する切り欠き部間の距離を長くすることができるた
め、この種の製品をプリント基板へ実装した際の衝撃で
凸部が欠けたり、あるいは切り欠き部間で製品が割れて
破損するということはなく、しかもｔ／Ｌ≧０．５の関
係にして絶縁基板の厚みｔを大きくしているため、プリ
ント基板への実装時における製品の破損防止もさらに確
実なものが得られるというすぐれた効果を有するもので
ある。
は、矩形状の絶縁基板の対向する長辺に２対の凸部を形
成するとともに、この凸部に電極部を形成し、かつ前記
隣り合う凸部間に切り欠き部を形成してなる多連チップ
抵抗器において、前記矩形状の絶縁基板の短辺Ｌ、長辺
Ｗ、厚みｔ、切り欠き部の幅ａ、切り欠き部の深さｂの
関係を、Ｌ≦０．６ｍｍで、かつＷ／Ｌ＞１．３、ａ／
Ｗ≦０．２、ｂ／Ｌ≦０．２、ｔ／Ｌ≧０．５の関係に
したもので、この構成によれば、Ｌ≦０．６ｍｍで、か
つＷ／Ｌ＞１．３の関係としているため、小形で、かつ
横長の形状のものを得ることができ、これにより、製造
最終工程である完成抵抗値選別機において、抵抗値測定
とテーピング挿入のために方向を揃える場合において
も、方向が揃えやすくなるため、完成抵抗値選別機の処
理能力を高めることができ、またａ／Ｗ≦０．２、ｂ／
Ｌ≦０．２の関係としているため、切り欠き部の幅ａと
切り欠き部の深さｂは小さくなり、これにより、電極を
形成する凸部の幅を広くすることができるとともに、対
向する切り欠き部間の距離を長くすることができるた
め、この種の製品をプリント基板へ実装した際の衝撃で
凸部が欠けたり、あるいは切り欠き部間で製品が割れて
破損するということはなく、しかもｔ／Ｌ≧０．５の関
係にして絶縁基板の厚みｔを大きくしているため、プリ
ント基板への実装時における製品の破損防止もさらに確
実なものが得られるというすぐれた効果を有するもので
ある。
【図１】本発明の一実施の形態を示す２連の多連チップ
抵抗器の概略平面図
抵抗器の概略平面図
【図２】（ａ）（ｂ）同多連チップ抵抗器の製造方法を
示す工程図
示す工程図
【図３】（ａ）（ｂ）同多連チップ抵抗器の製造方法を
示す工程図
示す工程図
【図４】（ａ）従来の２連の多連チップ抵抗器を示す斜
視図 （ｂ）同多連チップ抵抗器の断面図
視図 （ｂ）同多連チップ抵抗器の断面図
１１ 絶縁基板 １２ 電極部 １３ 切り欠き部
Claims (1)
- 【請求項１】 矩形状の絶縁基板の対向する長辺に２対
の凸部を形成するとともに、この凸部に電極部を形成
し、かつ前記隣り合う凸部間に切り欠き部を形成してな
る多連チップ抵抗器において、前記矩形状の絶縁基板の
短辺Ｌ、長辺Ｗ、厚みｔ、切り欠き部の幅ａ、切り欠き
部の深さｂの関係を、Ｌ≦０．６ｍｍで、かつＷ／Ｌ＞
１．３、ａ／Ｗ≦０．２、ｂ／Ｌ≦０．２、ｔ／Ｌ≧
０．５の関係にしたことを特徴とする多連チップ抵抗
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32053399A JP2001143913A (ja) | 1999-11-11 | 1999-11-11 | 多連チップ抵抗器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32053399A JP2001143913A (ja) | 1999-11-11 | 1999-11-11 | 多連チップ抵抗器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001143913A true JP2001143913A (ja) | 2001-05-25 |
Family
ID=18122506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32053399A Pending JP2001143913A (ja) | 1999-11-11 | 1999-11-11 | 多連チップ抵抗器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001143913A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004040591A1 (ja) * | 2002-10-31 | 2004-05-13 | Rohm Co.,Ltd. | 固定ネットワーク抵抗器 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0288206U (ja) * | 1988-12-27 | 1990-07-12 | ||
| JPH0438001U (ja) * | 1990-07-26 | 1992-03-31 | ||
| JPH08122017A (ja) * | 1995-10-12 | 1996-05-17 | Rohm Co Ltd | 多連チップ素子の位置認識方法 |
| JPH10156821A (ja) * | 1996-11-29 | 1998-06-16 | Kyocera Corp | 分割溝を有するセラミック基板及びこれを用いた抵抗器 |
| JPH10156823A (ja) * | 1996-11-29 | 1998-06-16 | Kyocera Corp | 分割溝を有するセラミック基板及びこれを用いた抵抗器 |
-
1999
- 1999-11-11 JP JP32053399A patent/JP2001143913A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0288206U (ja) * | 1988-12-27 | 1990-07-12 | ||
| JPH0438001U (ja) * | 1990-07-26 | 1992-03-31 | ||
| JPH08122017A (ja) * | 1995-10-12 | 1996-05-17 | Rohm Co Ltd | 多連チップ素子の位置認識方法 |
| JPH10156821A (ja) * | 1996-11-29 | 1998-06-16 | Kyocera Corp | 分割溝を有するセラミック基板及びこれを用いた抵抗器 |
| JPH10156823A (ja) * | 1996-11-29 | 1998-06-16 | Kyocera Corp | 分割溝を有するセラミック基板及びこれを用いた抵抗器 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004040591A1 (ja) * | 2002-10-31 | 2004-05-13 | Rohm Co.,Ltd. | 固定ネットワーク抵抗器 |
| US7227443B2 (en) | 2002-10-31 | 2007-06-05 | Rohm Co., Ltd. | Fixed network resistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100335295B1 (ko) | 저항기및그제조방법 | |
| WO2003060929A1 (fr) | Procede de fabrication d'un pave resistif | |
| US6806167B2 (en) | Method of making chip-type electronic device provided with two-layered electrode | |
| JP2001143913A (ja) | 多連チップ抵抗器 | |
| JP2000306711A (ja) | 多連チップ抵抗器およびその製造方法 | |
| US20180286541A1 (en) | Chip Resistor | |
| JP3370685B2 (ja) | 角形チップ抵抗器の製造方法 | |
| JP3111823B2 (ja) | 回路検査端子付き角形チップ抵抗器 | |
| JPH0521204A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| JPH1092601A (ja) | 表面実装型電子部品の端子電極とその製造方法 | |
| JPH09306710A (ja) | チップネットワーク電子部品 | |
| JP2005108865A (ja) | チップ抵抗器及びチップ抵抗器の製造方法 | |
| CN220233165U (zh) | 电子部件 | |
| JP3772270B2 (ja) | 小型電子部品の製造方法およびチップ抵抗器 | |
| JPH11307304A (ja) | チップ抵抗器及びその製造方法 | |
| JP3353037B2 (ja) | チップ抵抗器 | |
| JP2005268300A (ja) | チップ抵抗器およびその製造方法 | |
| JP2007165358A (ja) | チップ型コンデンサ | |
| JPH0677001A (ja) | チップ状電子部品及びその製造方法 | |
| JPH0653004A (ja) | 角形チップ抵抗器およびその製造方法 | |
| JPH10321404A (ja) | 抵抗器およびその製造方法 | |
| JP2000357604A (ja) | 集合基板 | |
| JPH07211504A (ja) | 表面実装型電子部品の端子電極とその製造方法 | |
| JP2001176708A (ja) | 抵抗器 | |
| JPH1079301A (ja) | チップ型ヒューズ抵抗器とその電極構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060901 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20061012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090612 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100914 |