JPH11307304A - チップ抵抗器及びその製造方法 - Google Patents

チップ抵抗器及びその製造方法

Info

Publication number
JPH11307304A
JPH11307304A JP10109609A JP10960998A JPH11307304A JP H11307304 A JPH11307304 A JP H11307304A JP 10109609 A JP10109609 A JP 10109609A JP 10960998 A JP10960998 A JP 10960998A JP H11307304 A JPH11307304 A JP H11307304A
Authority
JP
Japan
Prior art keywords
electrode
base
resistor
base substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10109609A
Other languages
English (en)
Inventor
Masato Shimada
真人 嶋田
Hiroshi Ikeda
広志 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hokuriku Electric Industry Co Ltd
Original Assignee
Hokuriku Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hokuriku Electric Industry Co Ltd filed Critical Hokuriku Electric Industry Co Ltd
Priority to JP10109609A priority Critical patent/JPH11307304A/ja
Publication of JPH11307304A publication Critical patent/JPH11307304A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】 【課題】構造が簡単でしかも耐久性に優れたより小形の
チップ抵抗器を簡単に製造する。 【解決手段】ベース基板1の幅方向の両端部に一定の間
隔を開けて一対の表面電極3…,5…を複数形成する。
一対の表面電極3…,5…の間に抵抗体7…を形成す
る。複数の抵抗体7…に跨がって連続的にオーバコート
層9を形成する。一対の表面電極3…,5…の露出部、
ベース基板1の両端面及び、一対の表面電極3…,5…
に対向するベース基板1の裏面部を連続的に覆うように
スパッタリングにより一対の下地電極層11,13を形
成する。一対の下地電極層11,13の表面全体を覆う
ように少なくとも1層以上のメッキ層15,17を形成
する。ベース基板1を切断して、個々のチップ抵抗器に
分離する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、厚膜からなる抵抗
体と薄膜のみからなる半田付け用の電極とを備えたチッ
プ抵抗器及びその製造方法に関するものである。
【0002】
【従来の技術】比較的寸法の大きいチップ抵抗器は、抵
抗体等が厚膜で形成されており、半田付け用電極のすべ
ても厚膜で形成されている。また、比較的寸法が小さい
抵抗器には、薄膜形成技術のみを利用して電極及び抵抗
体が形成されているものもある。
【0003】例えば特開昭63−172401号公報に
は、スパッタリング等の薄膜形成技術を利用して電極を
形成したチップ抵抗器の構造及びその製造方法が示され
ている。この従来の製造方法では、個々のチップ基板に
切断分離が可能な多数個取り用のアルミナ基板を使用す
る。最初にアルミナ基板の表面に長手方向に一定の間隔
を開けてスクリーン印刷等によりRuO2 からなる複数
の厚膜抵抗体層を形成する。次に複数の厚膜抵抗体層の
両端部、アルミナ基板の両側面及びアルミナ基板の裏面
の両端部を連続して覆うように複数のC字型の側面電極
を形成する。この側面電極の形成には、スパッタリン
グ、イオンプレーティング等の薄膜形成技術を利用して
いる。さらに各抵抗体の表面全体をそれぞれ個別に覆う
ようにガラスコートを形成する。このガラスコートは、
抵抗値をトリミングする際の保護膜として形成されてい
る。ガラスコートを形成した後、レーザートリミングが
行われる。トリミング作業が終了した後、各ガラスコー
トの表面にガラス等からなる保護コートを個別に形成す
る。その後アルミナ基板を個々のチップ基板に切断し
て、チップ抵抗器の製造を完了する。この従来の方法に
よれば電極の厚みを薄くすることができるので、チップ
抵抗器の小型化が可能となる。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
方法のようにガラスコートを各抵抗体に付して個別に形
成すると、チップ抵抗器の寸法が小さくなればなる程印
刷に高い精度が必要になって、印刷作業が非常に面倒に
なり、生産性が著しく悪くなる問題が生じる。
【0005】本発明の目的は、より小形のチップ抵抗器
を簡単に製造することができるチップ抵抗器の製造方法
を提供することにある。
【0006】本発明の他の目的は、小形のチップ抵抗器
を安価に製造することができるチップ抵抗器の製造方法
を提供することにある。
【0007】本発明の他の目的は、小形のチップ抵抗の
個々の製品に対する印刷精度を高くすることができるチ
ップ抵抗器の製造方法を提供することにある。
【0008】本願発明の他の目的は、抵抗体を覆うオー
バコート部が一層構造であっても抵抗体を十分に保護す
ることができるチップ抵抗器を提供することにある。
【0009】
【課題を解決するための手段】本発明のチップ抵抗器の
製造方法により上記目的を達成するチップ抵抗器の製造
工程を以下に説明する。本発明のチップ抵抗器の製造方
法では、セラミック製の多数個取り用のベース基板の表
面の幅方向の一端にベース基板の長手方向に所定の間隔
をあけて複数の第1表面電極を形成して第1の表面電極
列を構成する。
【0010】またベース基板の表面の幅方向の他端にベ
ース基板の長手方向に所定の間隔をあけて且つベース基
板の表面の一端に形成された複数の第1表面電極と対向
する複数の第2表面電極を形成して第2の表面電極列を
構成する。第1及び2表面電極は、例えば導電性ガラス
ペーストから形成されている。この導電性ガラスペース
トはメタルグレーズペーストとも呼ばれ、ガラスペース
ト中に銀やパラジウム等の導電性粉末を加え混練したも
のである。
【0011】次に、複数の第1表面電極と複数の第2表
面電極との間にそれぞれ個別に抵抗体を形成して複数の
抵抗体からなる抵抗体列を構成する。この抵抗体をスク
リーン印刷により抵抗体ペーストを塗布して形成する。
厚膜の抵抗体として形成すれば、抵抗体を安価に製造で
きる次に複数の抵抗体をそれぞれ覆うオーバコート部を
形成するために複数の抵抗体に跨がるように絶縁材料を
用いて連続的に延びるオーバコート層を形成する。この
オーバコート層を形成する絶縁材料としては、ガラス材
料または合成樹脂材料を用いることができる。合成樹脂
材料によりオーバコート層を形成すれば焼成温度を低く
できるだけなく、材料費を低減できる。
【0012】次にベース基板の幅方向の一端に、複数の
第1表面電極の露出部と、ベース基板の幅方向の一端の
端面と、第1の表面電極列と対向するベース基板の裏面
の部分とを連続的に覆うように第1の下地電極層を形成
する。この第1の下地電極層は薄膜形成技術を用いて形
成する。薄膜形成技術としては一般にスパッタリング、
イオンプレーティング等を用いることができる。
【0013】また、ベース基板の表面の幅方向の他端
に、複数の第2表面電極の露出部と、ベース基板の幅方
向の他端と、第2の表面電極列と対向するベース基板の
裏面の部分とを連続的に覆うように第2の下地電極層を
形成する。この第2の下地電極層も薄膜形成技術を用い
て形成する。なお第1の下地電極層と第2の下地電極層
は同時に形成してもよい。
【0014】次に、第1及び第2の下地電極層の上に少
なくとも1層以上のメッキ層を形成する。例えばこのメ
ッキ層は、ニッケルメッキ層の上に半田メッキ層等を形
成した複層構造とすることができる。なおメッキ層を形
成する前にオーバコート層の上にさらに別の合成樹脂性
のオーバコート層を形成してもよい。この別のオーバコ
ート層は複数の第1及び第2の表面電極上に形成された
第1及び第2の下地電極層と先に形成したオーバコート
層の境界部からメッキ液が浸入するのを防止することが
できるように形成する。
【0015】そして最後に、ベース基板を切断して個々
のチップ基板に分離する(切断工程)。ベース基板を切
断する際には、オーバコート層と第1及び第2の下地電
極層とメッキ層とを一緒に切断する。本発明のように複
数の抵抗体に対して1つのオーバコート層を形成し、後
の切断工程においてオーバコート層を切断して各チップ
抵抗器のオーバコート部を形成すれば、チップ抵抗器の
寸法が小さくなった場合でも高い印刷精度を必要とする
工程の数が減る。そのため小形のチップ抵抗器を従来よ
りも簡単に且つ安価に製造することができる。また本発
明においては、トリミングをせずにチップ抵抗器を製造
している。したがって、小形のチップ抵抗器の製造工程
を少なくできる。なおトリミングを行わない場合には、
各ロット毎にチップ抵抗器の抵抗値を測定し、所定の抵
抗値範囲に入るロットを集めて出荷するようにすればよ
い。高い抵抗値精度を要求されない用途であれば、この
ようにして作られたチップ抵抗器でも十分に使用が可能
である。
【0016】また抵抗体を厚膜で形成し、オーバコート
層を合成樹脂で形成すると、製造コストを下げることが
できるので、従来よりも安価な小形のチップ抵抗器を提
供できる。
【0017】本発明のチップ抵抗器は次のような構成を
有している。即ち本発明のチップ抵抗器は、セラミック
製のチップ基板の表面の長手方向の一端に形成された第
1表面電極と、チップ基板の表面の長手方向の他端に形
成された第2表面電極と、第1表面電極と第2表面電極
との間に跨がって形成された厚膜からなる抵抗体と、抵
抗体を覆う合成樹脂製のオーバコート部と、チップ基板
の第1表面電極の露出部を覆い、チップ基板の長手方向
の一方の端面を覆い且つチップ基板の裏面の第1の表面
電極と対向する部分を覆う薄膜からなる第1の下地電極
層と、チップ基板の第2表面電極の露出部を覆い、チッ
プ基板の長手方向の他方の端面を覆い且つチップ基板の
裏面の第2表面電極と対向する部分を覆う薄膜からなる
第2の下地電極層と、第1の下地電極及び第2の下地電
極の上に形成された半田付け性を付与するための少なく
とも1層以上のメッキ層と有している。そして特にオー
バコート部がチップ基板の表面の長手方向と直交する幅
方向の一方の辺から他方の辺まで連続的に延びるように
形成されている。
【0018】オーバコート部をチップ基板の表面の幅方
向の一方の辺から他方の辺まで連続的に延びるように形
成すると、メッキ層を形成する際のメッキ液から抵抗体
を確実に保護できる。またチップ抵抗器の寸法が小さく
なる程、オーバコート部の寸法も小さくなって保護機能
が低下する。しかし本発明のようにオーバコート部を形
成すれば、オーバコート部の寸法をできるだけ大きくす
ることができ、オーバコート部の機械的強度の低下を抑
制して、しかもオーバコート部の抵抗体保護機能の低下
を抑制できる。またオーバコート部を大きく形成する
と、オーバコート部とチップ基板表面との間から湿気や
水分が浸入して抵抗体に悪影響が与えられるのを抑制で
きる。したがって本発明のチップ抵抗器によれば、オー
バコート部が一層構造であっても、抵抗体を十分に保護
できる。
【0019】
【発明の実施の形態】以下図面を参照して本発明の実施
の形態の一例を詳細に説明する。図1(A)は本発明の
製造方法で製造したチップ抵抗器の実施の形態の一例の
平面図、図1(B)は図1(A)のB−B線断面図であ
る。図2は、本発明のチップ抵抗器の製造工程におい
て、ベース基板を切断して分離した複数のチップ抵抗器
を斜視図で表したものである。図3(A)〜(H)は、
本発明のチップ抵抗器の製造工程において、多数個取り
用のベース基板を個々のチップ抵抗器に切断する直前ま
での工程を斜視図で表したものである。図2及び図3の
工程図を用いて、本発明のチップ抵抗器の製造方法を説
明しながら図1のチップ抵抗器の構造を併せて説明す
る。
【0020】図3(A)において1はセラミック基板か
らなる多数個取り用のベース基板である。この例では、
作図を容易にするために、ベース基板1を細長い矩形状
のものとして示してある。しかし実際には前述の特開昭
63−172401号公報に記載のベース基板のよう
に、大きな基板に矩形状の貫通孔を複数形成し、2つの
矩形状の貫通孔の間に形成された矩形状の基板部分をベ
ース基板として用いている。ベース基板1の表面には、
長手方向に所定の間隔を開けて複数のV字溝1a…が形
成されている。複数のV字溝1a…は、本発明の最終工
程においてベース基板を切断して個々のチップ抵抗器に
分離する際の作業を容易にするためのものである。まず
最初に図3(B)に示すように、ベース基板1の表面の
幅方向の一端1b…に所定の間隔をあけて複数の第1表
面電極3…を形成して第1の表面電極列を構成する。な
おこの例では、図示を簡単にするために1つのベース基
板1から4つのチップ抵抗器を製造するものとして図示
してある。実際には、1つのベース基板1から6000
〜7000個以上のチップ抵抗器を製造する場合が多
い。また図3(C)に示すように、ベース基板1の表面
の幅方向の他端1c…に所定の間隔をあけて複数の第2
表面電極5…を形成して第2の表面電極列を構成する。
第1及び第2表面電極3…及び5…は、導電性ガラスペ
ーストを用いてスクリーン印刷により形成されている。
導電性ガラスペーストとしては、Ag−Pdガラスペー
ストが用いられている。この例では、第1及び2表面電
極3…及び5…を形成するために、この導電性ガラスペ
ーストを約850℃の温度で焼成している。
【0021】次に図3(D)に示すように、対応する第
1表面電極3…と第2表面電極5…とに跨がって複数の
抵抗体7を形成する。これらの抵抗体7…は第1及び第
2表面電極3…及び5…を露出させるようにして形成さ
れている。その結果、第1及び第2表面電極3…及び5
…には、抵抗体と重ならない露出部3a及び5aが形成
されることになる。ここで個々の抵抗体7の幅方向の寸
法は、個々の表面電極の幅方向の寸法を越えることはな
い。またこれらの抵抗体7…は、ガラスをバインダとす
る酸化ルテニウム等の金属酸化物を主成分とする抵抗体
ガラスペーストから形成されている。この例ではこの抵
抗体ガラスペーストを用いてスクリーン印刷によりベー
ス基板1の上に抵抗体パターンを印刷し、これを約85
0℃の焼成温度で焼成して厚膜の抵抗体7…を形成して
いる。
【0022】次に図3(E)に示すように、各抵抗体7
…を完全にまたは実質的に覆うオーバコート部9´を形
成するために、ベース基板1上に絶縁材料からなるオー
バコート層9を形成する。この場合、オーバコート層9
は、各抵抗体7…に跨がるようにベース基板1の長手方
向に連続的に形成してある。その結果、ベース基板1の
幅方向の両端部にはベース基板1の長手方向に沿って第
1及び第2表面電極の一部が露出している。このオーバ
コート層9はこの例では、エポキシ系樹脂、フェノール
系樹脂等の合成樹脂ペーストを各抵抗体7…の上に連続
的に塗布し、これを焼成して形成してある。焼成温度は
約200℃である。合成樹脂ペーストを用いると、ガラ
スペーストと比べて印刷性が良く、また厚みを厚くする
ことができ、また焼成温度を低くすることができるの
で、製造コストを下げて、しかも保護機能をアップする
ことができる。
【0023】次に図3(F)及び(G)に示すように、
一対の下地電極層11,13をスパッタリングにより形
成する。下地電極層11は、第1表面電極3…の露出部
と、ベース基板1の端面1d[図3(A)参照]と、ベ
ース基板1の裏面で第1表面電極3…によって構成され
る第1の表面電極列と対抗する部分とを連続的に覆うよ
うに形成されている。同様にして、下地電極層13は、
第2表面電極5…の露出部と、ベース基板1の端面1e
[図3(A)参照]と、ベース基板1の裏面で第2表面
電極5…によって構成される第2の表面電極列と対抗す
る部分とを連続的に覆うように形成されている。なお図
3(E)〜(F)において、10は薄膜の付着を阻止す
るためのメタルマスクであり、スパッタリングする前に
あらかじめベ−ス基板の裏面中央に配置してマスキング
を行う。スパッタリングが終了した時に、メタルマスク
10を取り外してマスキング作業を終了する。このよう
にしてベース基板1の幅方向の両端は、ベース基板1の
長手方向に連続して延びる下地電極層11及び13によ
って完全に覆われることになる。
【0024】さらに下地電極層11,13の全体を覆う
ように、図3(H)に示すように、電解メッキにより一
対のニッケルメッキ層15a,17aを形成し、またさ
らにその外側にニッケルメッキ層15a,17aの表面
全体を覆うように電解メッキによる半田メッキ層15
b,17bを形成する。これにより2層構造からなる一
対のメッキ層15,17が形成される。なお電解メッキ
によりニッケルメッキ層15a,17aを形成する際に
は、既に形成された第1及び第2の下地電極層を電解メ
ッキ用の電極として利用することができる。また電解メ
ッキの代わりに無電解メッキを行ってもよい。その場合
のメッキ層の形成方法及び構造については、特開平1−
109702号公報に詳しく説明されている。
【0025】そして最終工程の切断工程では、ベース基
板1上に形成した複数のV字溝1a…[図3(A)]に
沿ってカッタによりベース基板1を切断して個々のチッ
プ抵抗器19…に分離する。この際、ベース基板1の切
断と同時にオーバコート層9、下地電極層11及び13
を一緒に切断する。このようにしてチップ抵抗器を製造
すると、一対の下地電極層11及び13を除いたチップ
抵抗器の表面全体をオーバコート部9´で覆うことがで
きる。
【0026】上記例ではオーバコート層を一層構造にし
ているが、オーバコート層は二層構造でもよい。その場
合、二層目のオーバコート層は、メッキ層を形成する直
前に形成する。二層目のオーバコートは一層目のオーバ
コートと第1及び第2の下地電極層の境界部を覆うよう
に形成するのが望ましい。
【0027】
【発明の効果】本発明によれば、複数の抵抗体に対して
1つのオーバコート層を形成するため、チップ抵抗器の
寸法が小さくなった場合でも高い印刷精度を必要とする
工程の数を減らすことができ、小形のチップ抵抗器従来
よりも簡単に且つ安価に製造することができる。
【0028】また本発明によれば、抵抗体を厚膜で形成
し、オーバコート層を合成樹脂で形成するため、製造コ
ストを下げることができるので、従来よりも安価な小形
のチップ抵抗器を提供することができる。
【0029】さらに本発明によれば、オーバコート部を
大きく形成するため、オーバコート部の機械的強度の低
下を抑制でき、しかもオーバコート部の抵抗体保護機能
の低下を抑制することができる。またオーバコート部を
大きく形成すると、オーバコート部とチップ基板表面と
の間から湿気や水分が浸入して抵抗体に悪影響が与えら
れるのを抑制することができるので、オーバコート部が
一層構造であっても、抵抗体を十分に保護できる。
【図面の簡単な説明】
【図1】(A)は発明のチップ抵抗器の実施の形態の表
面図、(B)は(A)のB−B線断面図である。
【図2】図1の実施の形態の製造工程を完了した斜視図
である。
【図3】(A)〜(H)は、図1の実施の形態を製造す
る場合の工程を示す工程図である。
【符号の説明】
1 ベース基板 3 第1表面電極 5 第2表面電極 7 抵抗体 9 オーバコート層 11,13 下地電極層 15,17 メッキ層

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 セラミック製の多数個取り用のベース基
    板の表面の幅方向の一端に前記ベース基板の長手方向に
    所定の間隔をあけて複数の第1表面電極を形成して第1
    の表面電極列を作る工程と、 前記ベース基板の前記表面の幅方向の他端に前記ベース
    基板の長手方向に所定の間隔をあけて且つ前記複数の第
    1表面電極と対向する複数の第2表面電極を形成して第
    2の表面電極列を作る工程と、 前記複数の第1表面電極と前記複数の第2表面電極との
    間にそれぞれ抵抗体を形成して複数の前記抵抗体からな
    る抵抗体列を作る工程と、 前記複数の抵抗体をそれぞれ覆うオーバコート部を形成
    するために前記複数の抵抗体に跨がるように絶縁材料を
    用いて前記抵抗体列に沿って連続的に延びるオーバコー
    ト層を形成する工程と、 前記ベース基板の前記幅方向の一端に前記複数の第1表
    面電極の露出部と前記ベース基板の前記幅方向の前記一
    端の端面と前記ベース基板の裏面の前記第1の表面電極
    列と対向する部分とを連続的に覆うように、薄膜形成技
    術を用いて第1の下地電極層を形成する工程と、 前記ベース基板の前記幅方向の他端に前記複数の第2表
    面電極の露出部と前記ベース基板の前記幅方向の前記他
    端の端面と前記ベース基板の裏面の前記第2の表面電極
    列と対向する部分とを連続的に覆うように、薄膜形成技
    術を用いて第2の下地電極層を形成する工程と、 前記第1の下地電極層及び第2の下地電極層の上に半田
    付け性を付与するための少なくとも1層以上のメッキ層
    を形成する工程と、 前記ベース基板を個々のチップ基板に切断する際に、前
    記オーバコート層、前記第1及び第2の下地電極層並び
    に前記メッキ層を一緒に切断する工程とからなるチップ
    抵抗器の製造方法。
  2. 【請求項2】 抵抗体を厚膜により形成し、前記絶縁材
    料として合成樹脂を用いることを特徴とする請求項1に
    記載のチップ抵抗器の製造方法。
  3. 【請求項3】 前記メッキ層を形成する工程の前に前記
    オーバコート層の上にさらに別のオーバコート層を形成
    することを特徴とする請求項1に記載のチップ抵抗器の
    製造方法。
  4. 【請求項4】 セラミック製のチップ基板の表面の長手
    方向の一端に形成された第1表面電極と、 前記チップ基板の前記表面の前記長手方向の他端に形成
    された第2表面電極と、 前記第1表面電極と前記第2表面電極との間に跨がって
    形成された厚膜からなる抵抗体と、 前記抵抗体を覆う合成樹脂製のオーバコート部と、 前記チップ基板の前記第1表面電極の露出部を覆い、前
    記チップ基板の前記長手方向の一方の端面を覆い且つ前
    記チップ基板の裏面の前記第1の表面電極と対向する部
    分を覆う薄膜からなる第1の下地電極層と、 前記チップ基板の前記第2表面電極の露出部を覆い、前
    記チップ基板の前記長手方向の他方の端面を覆い且つ前
    記チップ基板の裏面の前記第2の表面電極と対向する部
    分を覆う薄膜からなる第2の下地電極層と、 前記第1の下地電極及び第2の下地電極の上に形成され
    た半田付け性を付与するための少なくとも1層以上のメ
    ッキ層とからなり、 前記オーバコート部が前記チップ基板の表面の前記長手
    方向と直交する幅方向の一つの辺から他方の辺まで連続
    的に延びるように形成されているチップ抵抗器。
JP10109609A 1998-04-20 1998-04-20 チップ抵抗器及びその製造方法 Pending JPH11307304A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10109609A JPH11307304A (ja) 1998-04-20 1998-04-20 チップ抵抗器及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10109609A JPH11307304A (ja) 1998-04-20 1998-04-20 チップ抵抗器及びその製造方法

Publications (1)

Publication Number Publication Date
JPH11307304A true JPH11307304A (ja) 1999-11-05

Family

ID=14514636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10109609A Pending JPH11307304A (ja) 1998-04-20 1998-04-20 チップ抵抗器及びその製造方法

Country Status (1)

Country Link
JP (1) JPH11307304A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6935016B2 (en) 2000-01-17 2005-08-30 Matsushita Electric Industrial Co., Ltd. Method for manufacturing a resistor
US8193899B2 (en) 2008-06-05 2012-06-05 Hokuriku Electric Industry Co., Ltd. Chip-like electric component and method for manufacturing the same
JP2013254983A (ja) * 2007-12-17 2013-12-19 Rohm Co Ltd チップ抵抗器およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6935016B2 (en) 2000-01-17 2005-08-30 Matsushita Electric Industrial Co., Ltd. Method for manufacturing a resistor
US7165315B2 (en) 2000-01-17 2007-01-23 Matsushita Electric Industrial Co., Ltd. Method for fabricating a resistor
US7188404B2 (en) 2000-01-17 2007-03-13 Matsushita Electric Industrial Co., Ltd. Method for fabricating a resistor
US7334318B2 (en) 2000-01-17 2008-02-26 Matsushita Electric Industrial Co., Ltd. Method for fabricating a resistor
JP2013254983A (ja) * 2007-12-17 2013-12-19 Rohm Co Ltd チップ抵抗器およびその製造方法
US8193899B2 (en) 2008-06-05 2012-06-05 Hokuriku Electric Industry Co., Ltd. Chip-like electric component and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US7165315B2 (en) Method for fabricating a resistor
JP5115968B2 (ja) チップ抵抗器の製造方法およびチップ抵抗器
JP3846312B2 (ja) 多連チップ抵抗器の製造方法
JPH11307304A (ja) チップ抵抗器及びその製造方法
JP4067923B2 (ja) チップ抵抗器の製造方法
JP3608569B2 (ja) 抵抗器の製造方法
JP3134067B2 (ja) 低抵抗チップ抵抗器及びその製造方法
JPH0795483B2 (ja) 厚膜抵抗素子の製造方法
JP3608570B2 (ja) 抵抗器の製造方法
JPH1092601A (ja) 表面実装型電子部品の端子電極とその製造方法
JP2005268300A (ja) チップ抵抗器およびその製造方法
JP2003272901A (ja) 厚膜抵抗器およびその製造方法
JP3846311B2 (ja) 多連チップ抵抗器の製造方法
JP2004146859A (ja) 抵抗器の製造方法
JPH10321404A (ja) 抵抗器およびその製造方法
JPH11111513A (ja) チップ抵抗器の製造方法
JPH10135013A (ja) チップ部品の製造方法
JP2000188204A (ja) 抵抗器およびその製造方法
JPH07211504A (ja) 表面実装型電子部品の端子電極とその製造方法
JPH0677001A (ja) チップ状電子部品及びその製造方法
JP2003007518A (ja) 多連チップ抵抗器の製造方法
JP2004146858A (ja) 抵抗器の製造方法
JP2003178906A (ja) 抵抗器の製造方法
WO1998038652A2 (en) Thick film chip resistor and its manufacture
JPH07326506A (ja) チップ抵抗器の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071022

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080226