JP3211609B2 - 積層電子部品およびその製造方法 - Google Patents

積層電子部品およびその製造方法

Info

Publication number
JP3211609B2
JP3211609B2 JP03568495A JP3568495A JP3211609B2 JP 3211609 B2 JP3211609 B2 JP 3211609B2 JP 03568495 A JP03568495 A JP 03568495A JP 3568495 A JP3568495 A JP 3568495A JP 3211609 B2 JP3211609 B2 JP 3211609B2
Authority
JP
Japan
Prior art keywords
groove
substrate
mother
electronic component
wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP03568495A
Other languages
English (en)
Other versions
JPH08236877A (ja
Inventor
祥 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP03568495A priority Critical patent/JP3211609B2/ja
Publication of JPH08236877A publication Critical patent/JPH08236877A/ja
Application granted granted Critical
Publication of JP3211609B2 publication Critical patent/JP3211609B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Landscapes

  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子機器に内蔵される
積層電子部品、例えば、移動体通信機用のモジュール、
半導体パッケージ、およびハイブリッドICを構成する
積層電子部品に関する。
【0002】
【従来の技術】従来の積層電子部品、および積層電子部
品の製造方法として、特開平6−96992号に提示さ
れたものを例に採り、図11、図12を用いて説明す
る。図11において、41は積層電子部品であり、基板
42の周面に外部電極43を備えてなる。ここで、基板
42は、セラミック等の絶縁体からなる複数枚のシート
成形体(図示せず)の表面に、導電膜や抵抗膜を印刷
し、これらを積層し、接続することにより、内部に内部
回路(図示せず)を形成してなる。また、基板42は、
主面42aと、側面42b、42cと、段部44とから
なる。このうち、段部44は、主面42aに対して垂直
な第一の平面44aと、主面42aに対して平行な第二
の平面44bとが連続して、基板42の周面に形成され
る。そして、外部電極43は、段部44の第一の平面4
4aから、基板42の一方の主面42aにかけて設けら
れた導体により構成され、一部が基板42内の内部回路
に接続される。
【0003】次に、このような積層電子部品41を得る
ための製造方法を、図12を用いて説明する。
【0004】まず、図12に示すマザー基板45が準備
される。マザー基板45は、マザーシート成形体46を
複数枚積層してなるもので、内部に内部回路(図示せ
ず)を備え、一部が内部回路に接続され、一方の主面4
5aに開口部を有する立体配線47を備える。また、内
部回路は、マザーシート成形体46に印刷された導電膜
や抵抗膜からなり、立体配線47は、マザーシート成形
体46の厚み方向に設けられた孔に、充填等の方法で導
体が付与されてなる。
【0005】次に、例えば、図13に示すように、円板
状の回転駆動部49の外周にダイサー刃50を備えるダ
イシングマシン(図示せず)によって、マザー基板45
の一方の主面45aが切削される。このとき、主面45
aに露出した導体51(立体配線47)上を通る切断線
52(図12)に沿って、回転駆動部49が回転しなが
ら移動することにより、溝48が形成されるとともに、
立体配線47が、マザー基板45の厚み方向に分断され
る。ここで、溝48は、内壁48aと底部48bとが互
いに直角状に連続してなり、内壁48aに、立体配線4
7を構成する導体51が露出する。また、溝48の底部
48bの中央部、およびマザー基板45の他方の主面4
5b側で底部48bの中央部に対応する位置には、それ
ぞれ分割用のスリット53が形成される。そして、マザ
ー基板45は焼成された後、スリット53および溝48
に沿って割ることによって切断、分割され、機能的に独
立した複数個の積層電子部品41が得られる。このと
き、溝48はスリット53によって分断されて、個々の
基板42における段部44となり、内壁48aに露出し
た導体51は外部電極43となる。
【0006】
【発明が解決しようとする課題】ところが、上述した従
来の積層電子部品およびその製造方法においては、次の
ような問題点があった。
【0007】従来の積層電子部品41においては、段部
44が、互いに直角をなして連続する第一の平面44a
と第二の平面44bとで構成されるため、例えば、積層
電子部品41が実装用装置等で挟持された際、図14に
示すように、第一の平面44aと第二の平面44bとの
角部に応力が集中し、クラック54が生じる恐れがあっ
た。
【0008】また、従来の積層電子部品の製造方法にお
いては、マザー基板45の溝48が、内壁48aと底部
48bとを互いに直角をなして連続させて形成されるた
め、図15(a)に示すように、溝48の底部48b
が、マザーシート成形体46同士の接合面と一致する場
合、ダイサー刃50の回転や抜き差しに伴って、図15
(b)に示すように、内壁48aを構成するマザーシー
ト成形体46が、ダイサー刃50に引っ張られ、剥離す
る恐れがあった。
【0009】さらに、従来の積層電子部品の製造方法に
おいては、図16に示すように、マザー基板45の溝4
8は、内壁48aと底部48bとが直角をなす角部が形
成されるが、ダイサー刃50によって、切削くず(図示
せず)がこの角部に押し当てられて溜まり、窪み54が
形成されてしまうことがあった。このような窪み54
は、マザー基板45が分割された後、図17に示すよう
に、個々の積層電子部品41の段部44の窪み54とし
て残存する。そして、外部電極43にメッキを施す際の
エッチングで、エッチング液が窪み54に流入して溜ま
り、こうして溜まったエッチング液によって、メッキが
良好に付着しなくなる恐れがあった。さらに、無電解メ
ッキを行う際には、触媒付与液が窪み53に溜まり、過
剰に付着した触媒を核として、メッキが所定の領域をは
み出して形成される、いわゆる異常析出が発生する恐れ
もあった。
【0010】また、従来の積層電子部品の製造方法にお
いては、マザー基板45の溝48が、内壁48aと底部
48bとを互いに直角をなして連続させて形成されるた
め、焼成時にマザー基板45が熱収縮した際に、内壁4
8aと底部48bとの角部に応力が集中することにより
クラックが生じ、個々の積層電子部品41のクラック5
2(図14)として残存する恐れがあった。
【0011】そこで、本発明においては、実装用装置等
に挟持された際、応力によるクラックの発生の恐れがな
い積層電子部品を提供することを目的とする。また、マ
ザー基板に溝を形成する際のシート成形体の剥離や、溝
に溜まった切削くずによる窪みが発生することがなく、
しかも、マザー基板の溝にクラックが発生することがな
い積層電子部品の製造方法を提供することを目的とす
る。
【0012】上記の目的を達成するため、本発明におい
ては、シート成形体が複数枚積層され、かつ主面、側
面、前記主面及び前記側面に連続して形成される切欠部
を備える基板と、該基板の内部に形成された内部回路に
電気的に接続され、かつ前記シート成形体の厚み方向に
形成された孔に充填された導体の少なくとも一部を前記
切欠部に露出させた外部電極とを備え、前記切欠部は、
凹部状の曲面からなることを特徴とする。
【0013】また、シート成形体が複数枚積層され、か
つ主面、側面、前記主面及び前記側面に連続して形成さ
れる段部を備える基板と、該基板の内部に形成された内
部回路に電気的に接続され、かつ前記シート成形体の厚
み方向に形成された孔に充填された導体の少なくとも一
部を前記段部に露出させた外部電極とを備え、前記段部
は、互いに鈍角をなして連続する複数の平面からなるこ
とを特徴とする。
【0014】さらに、マザーシート成形体を複数枚積層
してなり、前記マザーシート成形体の積層方向に導体が
連続してなる立体配線、および該立体配線に接続される
内部回路を備えるマザー基板を準備する工程と、該マザ
ー基板の一方の主面に、前記立体配線を分断し、少なく
とも一部が凹部状の曲面からなる内壁と該内壁に連続す
る底部とを有する溝を形成し、該溝の内壁に前記導体を
露出させる工程と、前記溝に沿って前記マザー基板を切
断、分割する工程とを含むことを特徴とする。
【0015】また、マザーシート成形体を複数枚積層し
てなり、前記マザーシート成形体の積層方向に導体が連
続してなる立体配線、および該立体配線に接続される内
部回路を備えるマザー基板を準備する工程と、該マザー
基板の一方の主面に、前記立体配線を分断し、互いに鈍
角をなして連続する複数の平面からなる内壁と該内壁に
連続する底部とを有する溝を形成し、該溝の内壁に前記
導体を露出させる工程と、前記溝に沿って前記マザー基
板を切断、分割する工程とを含むことを特徴とする。
【0016】
【作用】本発明にかかる積層電子部品によれば、基板の
周面に設けた切欠部は、少なくとも一部が曲面をなす。
また、本発明にかかる他の積層電子部品によれば、基板
の周面に設けた段部は、互いに鈍角をなして連続する複
数の平面からなる。したがって、これら基板の周面に
は、直角状または鋭角状の角部がない。このため、積層
電子部品が実装用装置等で挟持された際、応力は基板の
特定部分(角部)に集中することがなく、分散される。
これにより、クラックの発生が防止される。また、本発
明にかかる積層電子部品の製造方法によれば、マザー基
板の溝は、内壁の少なくとも底部近傍が、曲面をなすよ
うに形成される。また、本発明にかかる他の積層電子部
品の製造方法によれば、マザー基板に形成される溝は、
互いに鈍角をなして連続する複数の平面からなる。した
がって、これらの積層電子部品の製造方法によれば、溝
の内壁の少なくとも底部近傍は、溝の深さ方向に対して
垂直ではない。この結果、溝の底部が、マザー基板を構
成するマザーシート成形体同士の境界面と一致する場合
にも、溝の内壁を構成するマザーシート成形体が、ダイ
サー刃の回転や抜き差しに伴って引っ張られたり、剥離
したりする恐れがない。
【0017】さらに、本発明にかかる積層電子部品の製
造方法によれば、マザー基板の溝の内壁は、溝の深さ方
向に対して傾斜して形成されるため、切削に用いるダイ
サー刃と、溝の内壁との間の摩擦抵抗が小さく、削りく
ずが出にくく、削りくずが出たとしても、溝には、直角
状または鋭角状の角部がないので、削りくずが角部に溜
まったり、溜まった削りくずが角部に押し当てられて、
溝に窪みができたりする恐れがない。
【0018】また、本発明にかかる積層電子部品の製造
方法によれば、マザー基板の溝には、直角状または鋭角
状の角部が形成されないので、焼成時に基板が熱収縮し
た際、応力は溝の特定部分(角部)に集中することがな
く、分散される。これにより、溝においてクラックの発
生が防止される。
【0019】
【実施例】本発明の第一の実施例にかかる積層電子部品
の構成を、図1を用いて説明する。図1において、1は
積層電子部品であり、基板2を備える。基板2は、セラ
ミック等の絶縁体をシート状に成形してなる複数枚のシ
ート成形体(図示せず)の表面に、例えば導電膜や抵抗
膜等を印刷し、これらを積層することにより、内部に、
内部回路(図示せず)を形成してなる。また、基板2
は、主面2aと、側面2b、2cと、これら主面および
側面に連続して基板2の周面に形成される切欠部3とか
らなる。ここで、切欠部3は、凹部状の曲面からなるも
のであり、切欠部3の表面の一部には、外部電極4が設
けられる。外部電極4は、一部が基板2内の内部回路に
接続され、一方の端部4aが基板2の主面2aに延在す
る。
【0020】このように、積層電子部品1においては、
基板2に設けられる切欠部3が曲面をなし、基板2の周
面に直角状または鋭角状の角部がないので、積層電子部
品1が実装用装置等に挟持された際、応力は基板2の特
定部分(角部)に集中することがなく、分散される。こ
れにより、クラックの発生が防止される。
【0021】次に、積層電子部品1を得るための製造方
法を、図2、図3を用いて説明する。まず、図2に示す
マザー基板5が準備される。マザー基板5は、セラミッ
ク等の絶縁体をシート状に成形してなる複数枚のマザー
シート成形体6の表面に、例えば導電膜や抵抗膜(図示
せず)等を印刷し、これらを積層することにより、内部
に内部回路(図示せず)を形成してなる。また、マザー
基板5には立体配線7が形成される。立体配線7は、マ
ザー基板5の一方の主面5aから厚み方向に形成された
孔に、導体8が充填等の方法によって付与されてなり、
導体8は、一方の主面5aに露出する。また、立体配線
7は、一部が内部回路に接続される。このように構成さ
れるマザー基板5は、切断線9に沿って切断、分割され
ることによって、複数の積層電子部品1を供給するもの
であり、切断線9によって区画される各領域に、個々の
積層電子部品1のための内部回路および立体配線7が分
布している。また、切断線9は、マザー基板5の主面5
aに露出した導体8(立体配線7)上を通る位置に設定
される。
【0022】次に、図3に示すように、例えばダイシン
グマシンを用いて、マザー基板5の一方の主面5aに、
切断線9(図2)に沿って溝10が形成される。このと
き用いられるダイシングマシンは、外周にダイサー刃1
1を備える円板状の回転駆動部12を含む。ここで、図
4に示すように、ダイサー刃11の厚み方向に沿う断面
は、ふくらみを帯びた略V字状をなし、先端は尖角状に
形成される。このようなダイサー刃11によって形成さ
れる溝10の断面は、湾曲した内壁10aと、底部10
bとが略V字状に連続した形状となる。そして、溝10
が形成されることにより、立体配線7がマザーシート成
形体6の積層方向に分断され、立体配線7を構成する導
体8が、溝10の内壁10aに露出される。
【0023】そして、マザー基板5は、焼成された後、
溝10に沿って割ることによって切断、分割され、機能
的に独立した複数個の積層電子部品1が得られる。この
とき、溝10の内壁10aが分断され、個々の積層電子
部品1の周面における切欠部3となり、内壁10aに露
出した導体8は、外部電極4となる。なお、マザー基板
5の他方の主面5b側に、溝10の底部10bに対応し
てスリットSを設けておくことにより、マザー基板5を
効率よく割ることができる。
【0024】このように、第一の実施例にかかる積層電
子部品の製造方法によれば、マザー基板5に形成される
溝10の内壁10aは、略V字状をなして、すなわち、
溝10の深さ方向に対して、ゆるやかな曲線状に傾斜し
て形成されるので、切削に用いるダイサー刃11と内壁
10aとの間の摩擦抵抗が小さく、削りくずが出にく
い。しかも、溝10には、直角状または鋭角状の角部が
ないので、削りくずが出た場合にも、削りくずが角部に
溜まったり、溜まった削りくずが角部に押し当てられて
窪みができたりすることはない。
【0025】さらに、この製造方法によれば、マザー基
板5の溝10は、表面全体が曲面をなして形成され、溝
10の内壁10aの底部10b近傍は、溝10の深さ方
向に対して垂直ではない。したがって、図4に示すよう
に、底部10bが、マザーシート成形体6同士の境界面
と一致する場合にも、内壁10aを構成するマザーシー
ト成形体6が、ダイサー刃11の回転や抜き差しに伴っ
て引っ張られたり、剥離したりする恐れがない。
【0026】また、この製造方法によれば、マザー基板
5に形成される溝10には、直角状または鋭角状の角部
がないので、焼成時にマザー基板5が熱収縮した際、応
力は溝10の特定部分(角部)に集中することがなく、
分散される。これにより、溝10においてクラックの発
生が防止される。
【0027】次に、本発明の第二の実施例にかかる積層
電子部品の構成を、図5を用いて説明する。なお、第一
の実施例と同一または相当する部分には、同一の符号を
付し、その説明は省略する。図5において、13は積層
電子部品であり、基板2を備える。基板2は、主面2a
と、側面2b、2cと、これら主面および側面に連続し
て基板2の周面に形成される切欠部14とからなり、内
部に内部回路を備える。ここで、切欠部14は、基板2
の主面2aに対して垂直な平面と、この平面に連続する
曲面とからなり、その表面の一部に外部電極17が設け
られる。外部電極17は、一部が基板2内の内部回路に
接続され、一方の端部17aが基板2の主面2aに延在
する。このように構成される積層電子部品13において
は、切欠部14が平面とそれに連続する曲面とからな
り、基板2の周面に直角状または鋭角状の角部がないの
で、積層電子部品13が実装用装置等で挟持された際、
応力は基板2の特定部分(角部)に集中することがな
く、分散される。これにより、クラックの発生が防止さ
れる。
【0028】次に、積層電子部品13を得るための、積
層電子部品の製造方法を、図2、図6を用いて説明す
る。
【0029】まず、図2に示すマザー基板5が準備さ
れ、一方の主面5aが切断線9に沿って切削され、図6
に示す溝18が形成されることによって、立体配線7が
分断される。溝18の形成に用いられるダイシングマシ
ンは、外周にダイサー刃19を備える円板状の回転駆動
部(図示せず)を含む。そして、ダイサー刃19の厚み
方向に沿う断面は、ゆるやかな曲線からなる略V字状に
形成され、先端は鈍角状に形成される。このようなダイ
サー刃19によって形成される溝18は、平面および曲
面からなる内壁18aと、底部18bとが略V字状に連
続した形状となり、立体配線7を構成する導体8が、内
壁18aに露出する。そして、マザー基板5は、焼成さ
れた後、溝18に沿って割ることによって切断、分割さ
れ、機能的に独立した複数個の積層電子部品13が得ら
れる。このとき、溝18の内壁18aが分断され、個々
の積層電子部品13の切欠部14となり、内壁18aに
露出した導体8が外部電極17となる。
【0030】このように、第二の実施例にかかる積層電
子部品の製造方法によれば、マザー基板5の溝18の内
壁18aは、ゆるやかな曲線からなる略V字状をなし
て、すなわち、溝18の深さ方向に対して曲線状に傾斜
して形成されるので、切削に用いるダイサー刃19と内
壁18aとの間の摩擦抵抗が小さく、削りくずが出にく
い。しかも、溝18には、直角状または鋭角状の角部が
ないので、削りくずが出た場合にも、削りくずが角部に
溜まったり、溜まった削りくずが、ダイサー刃19によ
って角部に押し当てられて窪みができたりすることはな
い。
【0031】さらに、この製造方法によれば、マザー基
板5の溝18の内壁18aの底部18b近傍は、曲面を
なして形成され、溝18の深さ方向に対して垂直ではな
い。したがって、図6に示すように、底部18bが、マ
ザーシート成形体6同士の境界面と一致する場合にも、
内壁18aを構成するマザーシート成形体6が、ダイサ
ー刃19の回転や抜き差しに伴って引っ張られたり、剥
離したりする恐れがない。
【0032】また、この製造方法によれば、マザー基板
5の溝18には、直角状または鋭角状の角部が形成され
ないので、焼成時にマザー基板5が熱収縮した際、応力
は溝18の特定部分(角部)に集中することがなく、分
散される。これにより、溝18においてクラックの発生
が防止される。
【0033】次に、本発明の第三の実施例にかかる積層
電子部品の構成を、図7を用いて説明する。なお、第一
の実施例と同一または相当する部分には、同一の符号を
付し、その説明は省略する。図7において、20は積層
電子部品であり、基板2を備える。基板2の外形は、主
面2aと、側面2b、2cと、これら主面および側面に
連続して基板2の周面に形成される段部21とからな
る。ここで、段部21は、第一の平面22と第二の平面
23とが互いに鈍角をなして連続してなり、第一の平面
22は、基板2の主面2aに対して垂直である。また、
段部21の表面の一部には、外部電極24が設けられ
る。外部電極24は、一部が基板2内の内部回路に接続
され、一方の端部24aが、基板2の主面2aに延在す
る。
【0034】このように、積層電子部品20において
は、基板2の段部21は、互いに鈍角をなして連続する
第一、第二の平面22、23からなるため、基板2の周
面に直角状または鋭角状の角がない。したがって、積層
電子部品20が実装用装置等で挟持された際、応力は基
板2の特定部分(角部)に集中することがなく、分散さ
れる。これによって、クラックの発生が防止される。
【0035】次に、積層電子部品20を得るための、積
層電子部品の製造方法を、図2、図8を用いて説明す
る。
【0036】まず、図2に示すマザー基板5が準備さ
れ、一方の主面5aに、切断線9に沿って、図8に示す
溝25が形成される。この際、用いられるダイシングマ
シンは、外周にダイサー刃26を備える円板状の回転駆
動部(図示せず)を含み、ダイサー刃26の厚み方向の
断面は、略V字状をなす。このようなダイサー刃26に
よって形成される溝25は、マザー基板5の主面5aに
垂直な平面、およびこの平面に鈍角をなして連続する平
面からなる内壁25aと、底部25bとからなる。ま
た、溝25によって立体配線7が分断され、立体配線7
を構成する導体8が、内壁25aに露出する。そして、
マザー基板5は、焼成された後、溝25に沿って割るこ
とによって切断、分割され、機能的に独立した複数個の
積層電子部品20が得られる。このとき、溝25の内壁
25aが分断され、個々の積層電子部品20の段部21
となり、内壁25aに露出した導体8が、外部電極24
となる。
【0037】このように、第三の実施例にかかる積層電
子部品の製造方法によれば、マザー基板5の溝25の内
壁25aは、略V字状をなして、すなわち、溝25の深
さ方向に対して傾斜して形成されるため、切削に用いる
ダイサー刃26と内壁25aとの間の摩擦抵抗が小さ
く、削りくずが出にくい。しかも、形成される溝25に
は、直角状または鋭角状の角部がないので、削りくずが
出た場合にも、削りくずが角部に溜まったり、溜まった
削りくずが角部に押し当てられて窪みができたりするこ
とがない。
【0038】さらに、この製造方法によれば、マザー基
板5の溝25の内壁25aの底部25b近傍は、曲面を
なして形成され、溝25の深さ方向に対して垂直ではな
い。したがって、図8に示すように、底部25bが、マ
ザーシート成形体6同士の境界面と一致する場合にも、
内壁25aを構成するマザーシート成形体6が、ダイサ
ー刃26の回転や抜き差しに伴って引っ張られたり、剥
離したりする恐れがない。
【0039】また、この製造方法によれば、マザー基板
5の溝25には、直角状または鋭角状の角部が形成され
ないので、焼成時にマザー基板5が熱収縮した際、応力
は溝25の特定部分(角部)に集中することがなく、分
散される。これにより、溝25においてクラックの発生
が防止される。
【0040】次に、第四の実施例にかかる積層電子部品
の構成を、図9を用いて説明する。図9において、27
は積層電子部品であり、基板2を備える。基板2の外形
は、主面2aと、側面2b、2cと、これら主面および
側面に連続して基板2の周面に形成される段部28とか
らなる。ここで、段部28は、第一の平面29、第二の
平面30、および第三の平面31が互いに鈍角をなして
連続してなり、第一の平面29は、基板2の主面2aに
対して垂直である。また、段部28の表面には外部電極
32が設けられる。外部電極32は、一部が基板2内の
内部回路に接続され、一方の端部32aが基板2の主面
2aに延在する。
【0041】このように、積層電子部品28において
は、基板2の段部28が、互いに鈍角をなして連続する
平面29乃至31からなり、基板2の周面に直角状また
は鋭角状の角部がないので、積層電子部品28が実装用
装置等で挟持された際、応力は基板2の特定部分(角
部)に集中することがなく、分散される。これによっ
て、クラックの発生が防止される。
【0042】次に、積層電子部品27を得るための、積
層電子部品の製造方法を、図2、図10を用いて説明す
る。
【0043】まず、図2に示すマザー基板5が準備さ
れ、一方の主面5aに、切断線9に沿って、図10に示
す溝33が形成される。このとき用いられるダイシング
マシンは、外周にダイサー刃34を備える円板状の回転
駆動部(図示せず)を含む。そして、ダイサー刃34の
厚み方向の断面は、互いに鈍角をなす三つの直線からな
る一対の辺が、略V字状に連続した端縁を有する。この
ようなダイサー刃34によって形成される溝33は、互
いに鈍角をなして連続する三つの平面からなる内壁33
aと底部33bとを備え、内壁33aを構成する平面の
一つが、マザー基板5の主面5aに対して垂直である。
このような溝33が形成されることによって、立体配線
7が分断され、立体配線7を構成する導体8が、内壁3
3aに露出される。そして、マザー基板5は、焼成され
た後、溝33に沿って割られることによって切断、分割
され、機能的に独立した複数個の積層電子部品27が得
られる。このとき、溝33の内壁33aが分断され、個
々の積層電子部品27の段部28となり、内壁33aに
露出した導体8が、外部電極32となる。
【0044】このように、第四の実施例にかかる積層電
子部品の製造方法によれば、マザー基板5の溝33は、
内壁33aが略V字状をなして、すなわち、溝33の深
さ方向に対して傾斜して形成されるため、切削に用いる
ダイサー刃34と内壁33aとの間の摩擦抵抗が小さ
く、削りくずが出にくい。しかも、形成される溝33に
は、直角状または鋭角状の角部がないので、削りくずが
出た場合にも、削りくずが角部33bに溜まったり、ダ
イサー刃34によって、溜まった削りくずが角部に押し
当てられて窪みができたりすることはない。
【0045】さらに、この製造方法によれば、マザー基
板5に形成される溝33の内壁33aの底部33b近傍
は、曲面からなり、溝33の深さ方向に対して垂直では
ない。したがって、図10に示すように、底部33b
が、マザーシート成形体6同士の境界面と一致する場合
にも、内壁33aを構成するマザーシート成形体6が、
ダイサー刃34の回転や抜き差しに伴って引っ張られた
り、剥離したりする恐れがない。
【0046】また、この製造方法によれば、マザー基板
5の溝33には、直角状または鋭角状の角部が形成され
ないので、焼成時にマザー基板5が熱収縮した際、応力
は溝33の特定部分(角部)に集中することがなく、分
散される。これにより、溝33においてクラックの発生
が防止される。
【0047】なお、上記第一乃至第四の実施例において
は、基板が、主面、側面、および基板の周面に形成され
た切欠部または段部からなる場合について説明したが、
基板に側面がなく、主面、および切欠部または段部のみ
から構成される積層電子部品およびその製造方法にも、
本発明を適用できる。
【0048】また、第三および第四の実施例において
は、基板の段部を構成する第一の平面が、基板の主面に
対して垂直である積層電子部品、およびその製造方法に
ついて説明したが、第一の平面が、基板の主面に対して
垂直でない段部を備える積層電子部品およびその製造方
法にも、本発明を適用できる。
【0049】
【発明の効果】本発明にかかる積層電子部品によれば、
基板の周面に形成される切欠部の少なくとも一部が曲面
をなす。また、本発明にかかる他の積層電子部品によれ
ば、基板の周面に形成される段部は、互いに鈍角をなし
て連続する複数の平面からなる。このように、基板の周
面に直角状または鋭角状の角部がないので、これらの積
層電子部品が実装用装置等で挟持された際、応力は基板
の特定部分(角部)に集中することがなく、分散され
る。これにより、クラックの発生が防止される。
【0050】また、本発明にかかる積層電子部品の製造
方法によれば、マザー基板の溝は、内壁の少なくとも底
部近傍が、曲面をなして形成される。また、本発明にか
かる他の積層電子部品の製造方法によれば、マザー基板
の溝は、互いに鈍角をなして連続する複数の平面からな
るように形成される。つまり、溝の内壁の少なくとも底
部近傍は、溝の深さ方向に対して垂直ではない。したが
って、溝の底部が、マザー基板を構成するマザーシート
成形体同士の境界面と一致する場合にも、溝の内壁を構
成するマザーシート成形体が、ダイサー刃の回転や抜き
差しに伴って引っ張られたり、剥離したりする恐れがな
い。
【0051】さらに、本発明にかかる積層電子部品の製
造方法によれば、マザー基板の溝の内壁は、溝の深さ方
向に対して傾斜して形成されるため、切削に用いるダイ
サー刃と内壁との間の摩擦抵抗が小さく、削りくずが出
にくい。しかも、溝には、直角状または鋭角状の角部が
ないので、削りくずが出た場合にも、削りくずが角部に
溜まったり、溜まった削りくずが、ダイサー刃によって
角部に押し当てられて、窪みができたりすることはな
い。したがって、外部電極をメッキする場合に用いるエ
ッチング液が窪みに溜って、メッキの付着不良が発生し
たり、無電解メッキの触媒付与液が窪みに溜まって、メ
ッキの異常析出が発生したりする恐れはない。
【0052】また、本発明にかかる積層電子部品の製造
方法によれば、マザー基板の溝には、直角状または鋭角
状の角部が形成されないので、焼成時にマザー基板が熱
収縮した際、応力は溝の特定部分(角部)に集中するこ
とがなく、分散される。これにより、溝においてクラッ
クの発生が防止され、そのようなクラックが、マザー基
板を分割して得られる個々の積層電子部品に残存するこ
とがなくなる。
【図面の簡単な説明】
【図1】本発明の第一の実施例にかかる積層電子部品の
斜視図である。
【図2】図1に示す積層電子部品の製造に用いるマザー
基板の斜視図である。
【図3】図2に示すマザー基板に、溝を形成する工程を
示す要部拡大斜視図である。
【図4】図2に示すマザー基板に、溝を形成する工程を
示す要部拡大断面図である。
【図5】本発明の第二の実施例にかかる積層電子部品の
斜視図である。
【図6】図5に示す積層電子部品の製造に用いるマザー
基板に、溝を形成する工程を示す要部拡大断面図であ
る。
【図7】本発明の第三の実施例にかかる積層電子部品の
斜視図である。
【図8】図7に示す積層電子部品の製造に用いるマザー
基板に、溝を形成する工程を示す要部拡大断面図であ
る。
【図9】本発明の第四の実施例にかかる積層電子部品の
斜視図である。
【図10】図9に示す積層電子部品の製造に用いるマザ
ー基板に、溝を形成する工程を示す要部拡大断面図であ
る。
【図11】従来の積層電子部品の斜視図である。
【図12】図11に示す積層電子部品の製造に用いるマ
ザー基板の斜視図である。
【図13】図12に示すマザー基板に溝を形成する工程
を示す要部拡大斜視図である。
【図14】図11に示す積層電子部品にクラックが発生
した状態を示す要部拡大断面図である。
【図15】(a)(b)とも、図12のマザー基板に溝
を形成する工程を示す要部拡大断面図である。
【図16】図12のマザー基板に溝を形成する際に、窪
みができた状態を示す要部拡大断面図である。
【図17】図11の積層電子部品に窪みができた状態を
示す要部拡大断面図である。
【符号の説明】
1、13、20、27 積層電子部品 2 基板 2b、2c 側面 3、14 切欠部 4、17、24、32 外部電極 5 マザー基板 5a 主面 6 マザーシート
成形体 7 立体配線 8 導体 10、18、25、33 溝 10a、18a、25a、33a 内壁 10b、18b、25b、33b 底部 21、28 段部 22、29 第一の平面 23、30 第二の平面 31 第三の平面

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 シート成形体が複数枚積層され、かつ主
    面、側面、前記主面及び前記側面に連続して形成される
    切欠部を備える基板と、該基板の内部に形成された内部
    回路に電気的に接続され、かつ前記シート成形体の厚み
    方向に形成された孔に充填された導体の少なくとも一部
    を前記切欠部に露出させた外部電極とを備え、 前記切欠部が、凹部状の曲面からなる ことを特徴とする
    積層電子部品。
  2. 【請求項2】 シート成形体が複数枚積層され、かつ主
    面、側面、前記主面及び前記側面に連続して形成される
    段部を備える基板と、該基板の内部に形成された内部回
    路に電気的に接続され、かつ前記シート成形体の厚み方
    向に形成された孔に充填された導体の少なくとも一部を
    前記段部に露出させた外部電極とを備え、 前記段部が、互いに鈍角をなして連続する複数の平面か
    らなる ことを特徴とする積層電子部品。
  3. 【請求項3】 マザーシート成形体を複数枚積層してな
    り、前記マザーシート成形体の積層方向に導体が連続し
    てなる立体配線、および該立体配線に接続される内部回
    路を備えるマザー基板を準備する工程と、該マザー基板
    の一方の主面に、前記立体配線を分断し、少なくとも一
    部が凹部状の曲面からなる内壁と該内壁に連続する底部
    とを有する溝を形成し、該溝の内壁に前記導体を露出さ
    せる工程と、前記溝に沿って前記マザー基板を切断、分
    割する工程とを含むことを特徴とする積層電子部品の製
    造方法。
  4. 【請求項4】 マザーシート成形体を複数枚積層してな
    り、前記マザーシート成形体の積層方向に導体が連続し
    てなる立体配線、および該立体配線に接続される内部回
    路を備えるマザー基板を準備する工程と、該マザー基板
    の一方の主面に、前記立体配線を分断し、互いに鈍角を
    なして連続する複数の平面からなる内壁と該内壁に連続
    する底部とを有する溝を形成し、該溝の内壁に前記導体
    を露出させる工程と、前記溝に沿って前記マザー基板を
    切断、分割する工程とを含むことを特徴とする積層電子
    部品の製造方法。
JP03568495A 1995-02-23 1995-02-23 積層電子部品およびその製造方法 Expired - Lifetime JP3211609B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03568495A JP3211609B2 (ja) 1995-02-23 1995-02-23 積層電子部品およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03568495A JP3211609B2 (ja) 1995-02-23 1995-02-23 積層電子部品およびその製造方法

Publications (2)

Publication Number Publication Date
JPH08236877A JPH08236877A (ja) 1996-09-13
JP3211609B2 true JP3211609B2 (ja) 2001-09-25

Family

ID=12448729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03568495A Expired - Lifetime JP3211609B2 (ja) 1995-02-23 1995-02-23 積層電子部品およびその製造方法

Country Status (1)

Country Link
JP (1) JP3211609B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4696443B2 (ja) * 2003-09-19 2011-06-08 株式会社村田製作所 多層セラミック基板の製造方法
US7232957B2 (en) * 2003-09-25 2007-06-19 Sanyo Electric Co., Ltd. Hybrid integrated circuit device and method of manufacturing the same
JP4645962B2 (ja) * 2007-10-23 2011-03-09 日立金属株式会社 多層セラミック基板
JP5753734B2 (ja) * 2011-05-19 2015-07-22 日本特殊陶業株式会社 配線基板、多数個取り配線基板、およびその製造方法
JP6271882B2 (ja) * 2013-06-28 2018-01-31 京セラ株式会社 配線基板および電子装置

Also Published As

Publication number Publication date
JPH08236877A (ja) 1996-09-13

Similar Documents

Publication Publication Date Title
JP3211609B2 (ja) 積層電子部品およびその製造方法
JPH09162507A (ja) 金属ベースプリント基板
JP3425711B2 (ja) 積層電子部品の製造方法
JP3227648B2 (ja) 多層回路基板及びその製造方法
JP4712065B2 (ja) 多数個取り配線基板、配線基板、ならびに多数個取り配線基板および配線基板の製造方法
JPH06114797A (ja) プリント基板等の切断工法
JP2004343072A (ja) 多数個取り配線基板
JP2809305B2 (ja) 回路基板の製造方法
JP2831971B2 (ja) 半導体素子搭載用プリント配線板およびその製造方法
WO2019065724A1 (ja) 多数個取り配線基板、電子部品収納用パッケージ、電子装置、および電子モジュール
JP2004356353A (ja) 多数個取り配線基板
JP2937774B2 (ja) セラミック電子部品の製造方法
JP2612842B2 (ja) 回路基板
JP3240830B2 (ja) 表面実装部品及びその製造方法
JP3115706B2 (ja) 目白配置配線基板の製造方法
JP2739123B2 (ja) 電子部品搭載用基板の製造方法
JP3058999B2 (ja) 目白配置配線基板
JP3891026B2 (ja) 積層型電子部品の製造方法
JP2617518B2 (ja) セラミックパッケージおよびその製造方法
JPH03116890A (ja) 印刷配線基板
JP2005285865A (ja) 多数個取り配線基板
JP2003283067A (ja) 多数個取り配線基板
JPH0336319B2 (ja)
JP3116404B2 (ja) プリント配線板の製造方法
JPH0426185A (ja) フレキシブル部分を有するプリント配線板及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 9