JP2007066933A - 多層セラミック基板およびその製造方法 - Google Patents

多層セラミック基板およびその製造方法 Download PDF

Info

Publication number
JP2007066933A
JP2007066933A JP2005247083A JP2005247083A JP2007066933A JP 2007066933 A JP2007066933 A JP 2007066933A JP 2005247083 A JP2005247083 A JP 2005247083A JP 2005247083 A JP2005247083 A JP 2005247083A JP 2007066933 A JP2007066933 A JP 2007066933A
Authority
JP
Japan
Prior art keywords
conductor film
cavity
layer
constraining layer
powder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005247083A
Other languages
English (en)
Other versions
JP4687333B2 (ja
Inventor
Hideo Nakai
秀朗 中居
Shuya Nakao
修也 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2005247083A priority Critical patent/JP4687333B2/ja
Publication of JP2007066933A publication Critical patent/JP2007066933A/ja
Application granted granted Critical
Publication of JP4687333B2 publication Critical patent/JP4687333B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 キャビティを形成した積層体を備える多層セラミック基板において、キャビティの底面上からこの底面に沿って積層体の内部へと延びるように導体膜が形成されていて、焼成工程での収縮を抑制するための拘束層がこの導体膜に接するように形成されているとき、焼成工程の結果,導体膜に断線が生じてしまうことがある。
【解決手段】 キャビティ27の底面28から積層体25の内部へと延びる導体膜24aに接するように拘束層23aを形成するが、積層体25の内部では、拘束層23aが導体膜24aを厚み方向に挟むように形成する。
【選択図】 図1

Description

この発明は、キャビティを備える多層セラミック基板およびその製造方法に関するもので、特に、キャビティの底面上からこの底面に沿って積層体の内部へと延びるように位置される導体膜を備える多層セラミック基板およびその製造方法に関するものである。
特開2000−25157号公報(特許文献1)には、図15に示すような構造の多層セラミック基板1が開示されている。この多層セラミック基板1は、これを製造するに際して実施される焼成工程での収縮が抑制される、いわゆる無収縮プロセスを適用して製造されるものである。
より詳細には、多層セラミック基板1は、ガラス材料および第1のセラミック材料を含む第1の粉体の集合体をもって構成される、積層された複数の基材層2と、その少なくとも一方の主面が基材層2に接するように位置され、かつ上記第1の粉体の少なくとも一部を焼結させ得る温度では焼結しない第2のセラミック材料を含む第2の粉体の集合体をもって構成される、拘束層3と、基材層2の主面方向に延びるように形成される、導体膜4とからなる積層構造を有する、積層体5を備えている。なお、導体膜4については、この発明が解決しようとする課題を説明するために必要なもののみを図示し、その他のものについては、図示を省略している。また、図15では図示しないが、多層セラミック基板1は、通常、特定の導体膜に電気的に接続されかつ特定の基材層2を厚み方向に貫通するように設けられるビアホール導体を備えている。
また、多層セラミック基板1に備える積層体5には、その積層方向での一方端側が開口とされるキャビティ6が設けられている。キャビティ6は、多層セラミック基板1をもって構成される電子部品の小型化かつ低背化の要望に応えるために設けられるものであって、キャビティ6の内部には、図示しないが半導体素子やチップ部品などの他の電子部品が実装される。
多層セラミック基板1において、基材層2に含まれる第1の粉体の少なくとも一部は、焼結状態である。他方、拘束層に含まれる第2の粉体は、未焼結状態にあるが、ガラス材料を含む第1の粉体の一部が拘束層3に拡散あるいは流動することによって、互いに固着されている。
このような多層セラミック基板1を製造するため、積層体5の生の状態のものが作製され、次いで、この生の積層体5が焼成される。この焼成工程において、第1の粉体の少なくとも一部が焼結する。また、この焼成工程において、第1の粉体の一部、典型的には、第1の粉体に含まれるガラス材料の一部が、拘束層3に拡散あるいは流動する。その結果、第2の粉体は、焼結しないが、第1の粉体の一部、特にガラス材料によって互いに固着される。
上述したような製造方法によれば、焼成工程において、第2の粉体を焼結させないので、この第2の粉体を含む拘束層3が基材層2の収縮を抑制するように作用し、焼成による多層セラミック基板1全体としての収縮を抑制することができ、結果として、得られた多層セラミック基板1の寸法のばらつきを低減したり、不所望な変形が生じることを防止したりすることができる。また、得られた多層セラミック基板1において、拘束層3に含まれる第2の粉体は、ガラス材料を含む第1の粉体の一部が拘束層3に拡散あるいは流動することによって、互いに固着されているので、拘束層3を後で除去する必要がない。
図16には、多層セラミック基板1の側面7の一部が拡大されて示されている。図16に示すように、多層セラミック基板1の側面7には、凹凸が形成されている。より詳細には、基材層2の端面において凹部が形成されている。これは、焼成工程において、拘束層3から遠ざかるほど、拘束層3による収縮抑制力が低下するためである。なお、側面7での凹凸を図示するのは、この図16のみに留め、他の図面については、このような凹凸の図示は省略し、側面7を単に平坦な面として図示している。
再び図15を参照する。図15に図示された導体膜4は、キャビティ6の底面8上に形成されている。そして、この導体膜4は、キャビティ6の底面8上からキャビティ6の底面8を規定するキャビティ底壁部分9とキャビティ6の側面10を規定するキャビティ側壁部分11との境界面に沿って積層体5の内部へと延びるように位置されている。
上述した導体膜4に接する拘束層3は、キャビティ底壁部分9とキャビティ側壁部分11との境界面上に位置している。キャビティ6が形成された積層体5を焼成するとき、キャビティ底壁部分9とキャビティ側壁部分11との境界面には収縮応力が集中しやすく、この境界面にクラックが生じることがある。前述した境界面上に位置する拘束層3は、この収縮応力を緩和するようにも作用し、クラックの発生を抑制する。
しかしながら、キャビティ底壁部分9とキャビティ側壁部分11との境界面上に位置している導体膜4にあっては、キャビティ6の側面10の近傍で断線しやすい傾向がある。その原因について、図17を参照して説明する。図17(a)は、導体膜4におけるキャビティ6の底面上に位置する部分である、図15の部分Aを拡大して示す図であり、同(b)は、導体膜4における積層体5の内部に位置する部分である、図15の部分Bを拡大して示す図である。
上述した導体膜4の断線は、導体膜4における、図17(a)に示した部分に影響を及ぼす環境と、図17(b)に示した部分に影響を及ぼす環境とが大きく異なることが原因である。すなわち、図17(a)に示した部分では、導体膜4の下に拘束層3が位置し、導体膜4の上は開放空間である。他方、図17(b)に示した部分では、導体膜4の下は同様に拘束層3であるが、導体膜4の上には基材層2が位置している。焼成工程において、拘束層3には、基材層2からのガラス材料が浸透してくるが、もともとガラス成分を含有していない部分にガラス材料が浸透してくるため、ガラス成分が少ない。他方、基材層2には、そこから拘束層3へとガラス材料が浸透することが可能な程度にガラス成分をもともと豊富に含んでいる。なお、当然のことながら、開放空間にはガラス成分は存在しない。
焼成工程では、(1)基材層2中のガラスの軟化、(2)導体膜4へのガラスの浸透、(3)拘束層3へのガラスの浸透、(4)拘束層3から導体膜4へのガラスの浸透、というような順序で積層体5の焼結が進行しているものと考えられる。ここで、上記(2)と(3)とはほぼ同時に起こっている可能性はあるが、明らかに、(2)は(4)よりも前に起こっている。
図17(b)に示した部分では、導体膜4は、上記(2)によって、比較的早い段階で基材層2に密着しかつ焼結を開始する。他方、上記(4)は最も遅い段階で生じるものであるので、導体膜4における図17(a)に示した部分では、ガラスの浸透が未だ起こっておらず、拘束層3への密着および焼結は未だ起こっていない。そのため、図17(a)に示した部分では、導体膜4は密度が低くかつ剥がれやすい状態にある。このような状態で、導体膜4における図17(b)に示した部分で焼結が開始すると、その厚み方向だけでなく主面方向にも収縮しようとして、導体膜4における図17(a)に示した部分を引っ張る。ところが、この図17(a)に示した部分では、焼結が開始しておらずかつ拘束層3との密着力も不十分なため、導体膜4は、キャビティ6の側面10の近傍において引き裂かれてしまい、その結果、断線が生じてしまう。
なお、上述のような導体膜4の断線の問題は、多層セラミック基板1を得るための焼成工程での基材層2の収縮をより抑制するほど、より生じやすい傾向があるが、たとえば、拘束層3が、キャビティ底壁部分9とキャビティ側壁部分11との境界面に沿ってのみ形成される場合にも、多かれ少なかれ、導体膜4の断線の問題に遭遇する。
特開2000−25157号公報
そこで、この発明の目的は、上述したような問題を解決し得る、多層セラミック基板およびその製造方法を提供しようとすることである。
この発明に係る多層セラミック基板は、ガラス材料および第1のセラミック材料を含む第1の粉体の集合体をもって構成される、積層された複数の基材層と、その少なくとも一方の主面が基材層の少なくとも1層に接するように位置され、かつ上記第1の粉体の少なくとも一部を焼結させ得る温度では焼結しない第2のセラミック材料を含む第2の粉体の集合体をもって構成される、拘束層と、基材層の主面方向に延びるように形成される、導体膜とからなる積層構造を有する積層体を備えている。
上記第1の粉体の少なくとも一部は、焼結状態である。他方、上記第2の粉体は、未焼結状態にあるが、ガラス材料を含む第1の粉体の一部が拘束層に拡散あるいは流動することによって、互いに固着されている。
また、積層体には、積層方向での一方端側が開口とされるキャビティが設けられている。前述した導体膜は、キャビティの底面上に形成される底面導体膜を含んでいる。この底面導体膜は、キャビティの底面上からキャビティの底面を規定するキャビティ底壁部分とキャビティの側面を規定するキャビティ側壁部分との境界面に沿って積層体の内部へと延びるように位置される。
前述した拘束層は、上記底面導体膜と基材層との間に位置される底面拘束層を含んでいる。この底面拘束層は、積層体の内部では、底面導体膜を厚み方向に挟むように形成されている。
この発明に係る多層セラミック基板において、拘束層は、底面拘束層以外の第2の拘束層を含んでいてもよい。この場合、第2の拘束層は、積層体のキャビティ底壁部分および/またはキャビティ側壁部分の内部に位置されるものを含んでいても、積層体の最外層を形成するように位置されるものを含んでいてもよい。いずれの場合であっても、底面拘束層の厚みは、第2の拘束層の厚みより薄いことが好ましい。
この発明に係る多層セラミック基板において、キャビティは、その積層方向の中間部に段部を形成していて、導体膜は、この段部上に形成される段部導体膜を含み、段部導体膜は、段部上から積層体の内部へと延びていてもよい。この場合には、拘束層は、段部導体膜と基材層との間に位置される段部拘束層を含み、この段部拘束層は、積層体の内部では、段部導体膜を厚み方向に挟むように形成されている。
この発明に係る多層セラミック基板において、拘束層を構成する第2の粉体は、ジルコニアを主成分とするものであることが好ましい。
この発明は、また、多層セラミック基板の製造方法にも向けられる。この発明に係る多層セラミック基板の製造方法は、積層体作製工程と焼成工程とを備えている。
上記積層体作製工程では、ガラス材料または焼成によって溶融してガラス化されることによりガラス材料となり得るガラス成分および第1のセラミック材料を含む第1の粉体を含む、生の状態にある基材層と、その少なくとも一方の主面が基材層の少なくとも1層に接するように位置され、上記第1の粉体の少なくとも一部を焼結させ得る温度では焼結しない第2のセラミック材料を含む第2の粉体を含む、生の状態にある拘束層と、基材層の主面方向に延びるように形成される、導体膜とからなる積層構造を有する、積層体であって、その積層方向での一方端側が開口とされるキャビティが設けられ、導体膜は、キャビティの底面上に形成される底面導体膜を含み、この底面導体膜は、キャビティの底面上からキャビティの底面を規定するキャビティ底壁部分とキャビティの側面を規定するキャビティ側壁部分との境界面に沿って積層体の内部へと延びるように位置され、拘束層は、底面導体膜と基材層との間に位置される底面拘束層を含み、底面拘束層は、積層体の内部では、底面導体膜を厚み方向に挟むように形成されている、そのような生の積層体が作製される。
次いで、上記焼成工程では、第1の粉体の少なくとも一部を焼結させるとともに、上記ガラス材料を含む第1の粉体の一部を拘束層に拡散あるいは流動させることによって、第2の粉体を、焼結させずに、互いに固着させるように、生の積層体を所定の温度で焼成することが行なわれる。
この発明に係る多層セラミック基板の製造方法において、生の積層体は、その少なくとも一方の主面上に形成されかつ拘束層と実質的に同じ組成を有する表面収縮抑制層を備えていてもよい。この場合、焼成工程の後、未焼結の表面収縮抑制層を除去する工程がさらに実施される。
この発明によれば、キャビティの底面上から積層体の内部へと延びるように位置されている底面導体膜は、これと基材層との間に位置される底面拘束層に接した状態にあるが、積層体の内部では、底面拘束層によって厚み方向に挟まれた状態となっているので、基材層から導体膜へのガラス材料の浸透の経路については、底面導体膜における、キャビティの底面上に位置する部分および積層体の内部に位置する部分のいずれにあっても、基材層から底面拘束層を経て底面導体膜へと至ることになる。したがって、底面導体膜へのガラス材料の浸透のタイミングは、キャビティの底面上に位置する部分と積層体の内部に位置する部分とで実質的に同じとすることができ、それゆえ、焼結のタイミングについても、キャビティの底面上に位置する部分と積層体の内部に位置する部分とで実質的に同じとすることができる。その結果、底面導体膜において断線を生じさせにくくすることができる。
多層セラミック基板が、拘束層として、たとえば、積層体のキャビティ底壁部分および/またはキャビティ側壁部分の内部に位置されるものであったり、積層体の最外層を形成するように位置されるものであったりする、底面拘束層以外の第2の拘束層を備える場合には、何らの対策をも講じない場合には、底面導体膜の断線がより生じやすくなるため、この発明による効果がより顕著に発揮される。
この発明に係る多層セラミック基板において、拘束層を構成する第2の粉体がジルコニアを主成分とするものであるとき、焼成工程の後での底面導体膜の、キャビティの側面近傍での細りを低減させることができる。
この発明に係る多層セラミック基板において、キャビティが段部を形成していて、この段部上から積層体の内部へと延びる段部導体膜が形成されている場合、段部導体膜と基材層との間に位置される段部拘束層が、積層体の内部では、段部導体膜を厚み方向に挟むように形成されていると、前述した底面導体膜の場合と同様の原理により、この段部導体膜での断線についても、これを生じさせにくくすることができる。
底面拘束層の厚みが、第2の拘束層の厚みより薄くされると、底面拘束層が底面導体膜を厚み方向に挟むように形成されたとき、底面導体膜の周囲で底面拘束層が二重に形成されても、底面拘束層が、この二重部分において、それほど厚くならないようにすることができる。したがって、この二重部分へもガラス材料を十分に浸透させることができ、底面拘束層を全体として緻密に形成することが容易である。
この発明に係る多層セラミック基板の製造方法において、生の積層体が、焼成工程の後に除去される表面収縮抑制層を備えていると、この表面収縮抑制層による収縮抑制効果を十分に期待できるので、前述した第2の拘束層であって、キャビティ底壁部分の内部やキャビティ側壁部分の内部に位置されるもののいくつかを省略することができる。
図1は、この発明の第1の実施形態による多層セラミック基板21を図解的に示す断面図である。図2は、図1の部分Cの拡大図である。
多層セラミック基板21は、積層された複数の基材層22と、その少なくとも一方の主面が基材層22に接するように位置される、拘束層23aと、基材層22の主面方向に延びるように形成される、導体膜24および24aとからなる積層構造を有する、積層体25を備えている。また、積層体25の内部には、導体膜24および24aの特定のものに電気的に接続されながら、特定の基材層22を厚み方向に貫通するように、いくつかのビアホール導体26が設けられている。
基材層22は、ガラス材料および第1のセラミック材料を含む第1の粉体の集合体をもって構成される。上述のガラス材料としては、たとえばホウケイ酸系ガラスが用いられ、第1のセラミック材料としては、たとえばアルミナが用いられる。
拘束層23aは、上記第1の粉体の少なくとも一部を焼結させ得る温度では焼結しない第2のセラミック材料を含む第2の粉体の集合体をもって構成される。この第2のセラミック材料としては、たとえば、ジルコニアまたはアルミナが用いられ、特にジルコニアが有利に用いられる。
導体膜24および24aならびにビアホール導体膜26は、導電性ペーストを焼結させて得られるもので、この導電性ペーストに含まれる導電成分としては、たとえばAgが用いられる。
基材層22に含まれる第1の粉体の少なくとも一部は、焼結状態である。他方、拘束層23aに含まれる第2の粉体は、未焼結状態にあるが、ガラス材料を含む第1の粉体の一部が拘束層23aに拡散あるいは流動することによって、互いに固着されている。
また、多層セラミック基板21に備える積層体25には、その積層方向での一方端側が開口とされるキャビティ27が設けられている。キャビティ27の内部には、想像線で示すように、半導体素子やチップ部品などの電子部品20が収容されかつ実装される。
前述した導体膜24および24aのうち、導体膜24aは、キャビティ27の底面28上に形成されている。したがって、この導体膜24aについては、他の導体膜24と区別するため、「底面導体膜」と呼ぶことにする。底面導体膜24aは、キャビティ27の底面28上からキャビティ27の底面28を規定するキャビティ底壁部分29とキャビティ27の側面30を規定するキャビティ側壁部分31との境界面に沿って積層体25の内部へと延びるように位置されている。
図示した拘束層23aは、キャビティ27の底面を形成しかつ底面導体膜24aと基材層22との間に位置されている。この実施形態では、図示した拘束層23a以外の拘束層を備えていないが、拘束層23a以外の拘束層が設けられる実施形態(後述する、たとえば図5に示した実施形態)のことを考慮して、上記のような拘束層23aについては、他の拘束層と区別し得るように、「底面拘束層」と呼ぶことにする。
底面拘束層23aは、図2によく示されているように、積層体25の内部では、底面導体膜24aを厚み方向に挟むように形成されていることを特徴としている。したがって、底面導体膜24aが、直接、基材層22に接する部分はなく、基材層22に対しては、必ず、底面拘束層23aを介在させた状態となっている。
このような構成によれば、焼成時における基材層22から底面導体膜24aへのガラス材料の浸透の経路については、底面導体膜24aにおける、キャビティ27の底面28上に位置する部分および積層体25の内部に位置する部分のいずれにあっても、基材層22から底面拘束層23aを経て底面導体膜24aへと至ることになる。したがって、底面導体膜24aへのガラス材料の浸透のタイミングは、キャビティ27の底面28上に位置する部分と積層体25の内部に位置する部分とで実質的に同じとすることができる。そのため、焼結のタイミングについても、キャビティ27の底面28に位置する部分と積層体25の内部に位置する部分とで実質的に同じとすることができる。その結果、底面導体膜24aにおいて断線を生じさせにくくすることができる。
多層セラミック基板21は、次のように製造される。
まず、図1に示した積層体25の生の状態のものが用意される。この生の状態の積層体25は、生の状態にある基材層22と、生の状態にある底面拘束層23aと、生の状態にある導体膜24および24aならびに生の状態にあるビアホール導体26とを備えている。
生の状態にある基材層22は、ガラス材料または焼成によって溶融してガラス化されることによりガラス材料となり得るガラス成分および第1のセラミック材料を含む第1の粉体を含んでいる。一例として、生の状態にある基材層22は、ガラス材料としてのホウケイ酸系ガラス粉末と、第1のセラミック材料としてのアルミナ粉末と、分散媒としての水と、バインダとしてのポリビニルアルコールと、分散剤としてのポリカルボン酸系分散剤とを含んでいる。
生の状態にある底面拘束層23aは、上記第1の粉体の少なくとも一部を焼結させ得る温度では焼結しない第2のセラミック材料を含む第2の粉体を含んでいる。一例として、生の状態にある底面拘束層23aは、第2のセラミック材料としてのジルコニア粉末と、分散媒としての水と、バインダとしてのポリビニルアルコールと、分散剤としてのポリカルボン酸系分散剤とを含んでいる。
生の状態にある導体膜24および24aならびにビアホール導体26は、導電性ペーストから構成される。この導電性ペーストは、一例として、Ag粉末と、バインダとしてのエチルセルロースと、溶剤としてのテルペン類とを含んでいる。
生の積層体25には、また、その積層方向での一方端側が開口とされるキャビティ27が設けられている。底面導体膜24aは、キャビティ27の底面上からキャビティ底壁部分29とキャビティ側壁部分31との境界面に沿って積層体25の内部へと延びるように位置されている。また、底面拘束層23aは、底面導体膜24aと基材層22との間に位置されながら、積層体25の内部では、底面導体膜24aを厚み方向に挟むように形成されている。
次に、上述のような構造の生の積層体25を焼成する工程が実施される。この焼成工程において付与される温度等の条件は、焼成工程の後、次のような状態が得られるように選ばれる。
すなわち、焼成工程の結果、基材層22に含まれる第1の粉体の少なくとも一部は焼結する。また、基材層22に含まれるガラス材料を含む第1の粉体の一部は、底面拘束層23aに拡散または流動する。これによって、底面拘束層23aに含まれる第2の粉体は、焼結せずに、互いに固着される。
上述した焼成工程において、基材層22に含まれるガラス材料の一部は、底面拘束層23aの全域に拡散あるいは流動し、これによって、第2の粉体のすべてが互いに固着されることが好ましい。
焼成工程において、底面拘束層23aに含まれる第2の粉体は焼結しないため、底面拘束層23aには実質的な収縮が生じない。したがって、底面拘束層23aは、基材層22に対して、収縮抑制作用を及ぼし、基材層22の主面方向での収縮を抑制する。このことから、得られた多層セラミック基板21に不所望な変形が生じにくくなり、寸法精度を高めることができる。特に、底面拘束層23aは、キャビティ底壁部分29とキャビティ側壁部分31との境界面に沿って位置している。生の積層体25を焼成するとき、キャビティ底壁部分29とキャビティ側壁部分31との境界面には収縮応力が集中しやすく、この境界面にクラックが生じやすい。上述した底面拘束層23aは、この収縮応力を緩和するようにも作用し、クラックの発生を抑制する。
図3および図4は、それぞれ、この発明の第2および第3の実施形態を説明するための図2に相当する図である。図3および図4において、図2に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
底面導体膜24aの周囲での底面拘束層23aの重なり状態に注目すると、図2に示した第1の実施形態では、下の底面拘束層23aが平坦であり、上の底面拘束層23aが底面導体膜24aの厚み分だけ屈曲している。これに対して、図3に示した第2の実施形態では、上下の底面拘束層23aは、それぞれ、底面導体膜24aの厚み分のほぼ半分ずつ屈曲している。これら図2に示した状態が得られるか、あるいは図3に示した状態が得られるかについては、積層体25の生の状態のものを作製する際に実施される圧着工程での圧着条件に依存する。
図4に示した第3の実施形態では、積層体25の内部において、底面導体膜24aを厚み方向に挟むように形成される底面拘束層23aが、底面導体膜24aの周囲で重ならないように形成されている。すなわち、底面導体膜24aの上に位置する底面拘束層23aは、底面導体膜24aとほぼ同一のパターンをもって形成されている。図2および図3に示した底面拘束層23aは、これを形成するためのグリーンシートを積層することによって形成されるが、図4に示した底面拘束層23aの少なくとも底面導体膜24aの上に位置されるものについては、印刷によって形成される。
図5は、この発明の第4の実施形態を説明するための図1に相当する図である。図5において、図1に示すように相当する要素には同様の参照符号を付し、重複する説明は省略する。
図5に示した多層セラミック基板21aは、拘束層として、底面拘束層23a以外の第2の拘束層23を備えていることを特徴としている。第2の拘束層23としては、キャビティ底壁部分29の内部に位置されるもの、キャビティ側壁部分31の内部に位置されるもの、ならびに積層体25の最外層を形成するように位置されるものがある。
図5に示した多層セラミック基板21aによれば、図1に示した多層セラミック基板21に比べて、第2の拘束層23を新たに備えているため、これを製造するに際して実施される焼成工程での収縮抑制効果が高められ、多層セラミック基板21aの寸法のばらつきや不所望な変形をより生じさせにくくすることができる。
なお、第2の拘束層23については、基材層22間のすべての界面に沿って設けられるのではなく、いくつかの界面において拘束層を省略することもできる。
図6は、この発明の第5の実施形態を説明するための図2に相当する図である。第5の実施形態は、上述した第4の実施形態の変形例である。図6において、図5に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図6に示した第5の実施形態は、底面拘束層23aの厚みが、第2の拘束層23の厚みより薄くされていることを特徴としている。図5に示した第4の実施形態では、底面拘束層23aと第2の拘束層23とは、互いに同じ厚みとされている。そのため、底面拘束層23aが底面導体膜24aを厚み方向に挟むように形成され、かつ底面導体膜24aの周囲で底面拘束層23aが二重に形成されたとき、この二重部分においては、底面拘束層23aの1層分の厚みに比べて2倍の厚みとなる。そのため、底面拘束層23aの二重部分には、焼成工程において、基材層22からのガラス材料を十分に浸透させることができず、緻密な構造が得られないことがある。これに対して、図6に示した第5の実施形態では、底面拘束層23aの厚みが第2の拘束層23の厚みより薄くされ、たとえば約半分の厚みとされているので、底面導体膜24aの周囲における二重部分においても、底面拘束層23aは、それほど厚くならず、第2の拘束層23とほぼ同等の厚みとすることができる。したがって、この二重部分へもガラス材料を十分に浸透させることができ、底面拘束層23aを全体として緻密に形成することが容易となる。
図7は、この発明の第6の実施形態を説明するための図1に相当する図である。図7において、図1に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図7に示した第6の実施形態による多層セラミック基板21bでは、キャビティ27が、その積層方向の中間部に段部34を形成している。そして、導体膜として、段部34上に形成される段部導体膜24bを備えている。段部導体膜24bは、段部34上から積層体25の内部へと延びている。
また、多層セラミック基板21bは、拘束層として、段部導体膜24bと基材層22との間に位置される段部拘束層23bを備えている。段部拘束層23bは、積層体25の内部では、段部導体膜24bを厚み方向に挟むように形成されている。このように、段部導体膜24bは、これを取り囲む構成が、底面導体膜24aの場合と実質的に同様であるので、底面導体膜24aの場合と同様の原理により、その断線を生じさせにくくすることができる。
図8は、この発明の第7の実施形態を説明するための図1または図5に相当する図である。図8において、図1または図5に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図8には、多層セラミック基板を製造するために作製される生の積層体25aが示されている。生の積層体25aは、拘束層23および23aと実質的に同じ組成を有する表面収縮抑制層37を備えている。この実施形態では、表面収縮抑制層37は、生の積層体25aの両主面上に形成される。表面収縮抑制層37の厚みは、拘束層23および23aの各厚みより厚くされる。なお、図5に示した積層体25と比較すれば、図5に示した積層体25の最外層を形成するように位置された第2の拘束層23については、図8に示した積層体25aには形成されず、代わりに表面収縮抑制層27が形成されることになる。
表面収縮抑制層37は、生の積層体25aを焼成する工程を終えた後、除去される。表面収縮抑制層37は、未焼結状態にあり、しかも、その厚みが比較的厚いため、基材層22に含まれるガラス材料の浸透により緻密化されることがないので、これを容易に除去することができる。
生の積層体25aが、表面収縮抑制層37を備えていると、この表面収縮抑制層37による焼成時における収縮抑制効果を十分に期待できるので、キャビティ底壁部分29の内部やキャビティ側壁部分31の内部に位置される第2の拘束層23のいくつかを省略することも可能である。したがって、表面収縮抑制層37は、前述の図1に示した多層セラミック基板21のような第2の拘束層を備えない実施形態において適用されたとき、特に顕著な効果が発揮される。
次に、この発明による効果を確認するために実施した実験例について説明する。
1.試料の作製
この実験例において作製した試料となる多層セラミック基板を得るために用意された生の積層体の積層構造が図9ないし図12に示されている。図9ないし図12にそれぞれ示した生の積層体41aから41dにおいて、42は基材層を示し、43aは底面拘束層を示し、43はそれ以外の第2の拘束層を示し、44aは底面導体膜を示し、45はキャビティを示し、46は表面収縮抑制層を示している。
基材層42となるべきグリーンシートについては、次のようにして作製した。すなわち、平均粒径約4μmのホウケイ酸系ガラス粉末60重量部と、平均粒径0.35μmのアルミナ粉末40重量部と、分散媒としての水50重量部と、バインダとしてのポリビニルアルコール20重量部と、分散剤としてのポリカルボン酸系分散剤1重量部とを混合してスラリーとし、このスラリーから気泡を除去した後、ドクターブレード法によってスラリーをシート状に成形し、乾燥することによって、基材層42となるべき厚み100μmのグリーンシートを得た。
底面拘束層43aおよび第2の拘束層43の各々となるべきグリーンシートについては、ジルコニア粉末を含むものとアルミナ粉末を含むものとの2種類を次のようにして作製した。
すなわち、ジルコニア粉末を含むものについては、平均粒径0.4μmのジルコニア粉末100重量部と、分散媒としての水50重量部と、バインダとしてのポリビニルアルコール20重量部と、分散剤としてのポリカルボン酸系分散剤1重量部とを混合してスラリーとし、このスラリーから気泡を除去した後、ドクターブレード法によってスラリーをシート状に成形し、乾燥することによって、厚み5μmの拘束層43aおよび43の各々となるべきグリーンシートを得た。
また、アルミナ粉末を含むものについては、上記ジルコニア粉末に代えて、アルミナ粉末を用いたことを除いて、同様の方法によって、厚み5μmの拘束層43aおよび43の各々となるべきグリーンシートを得た。
底面導体膜44aを形成するための導電性ペーストとして、平均粒径2μmのAg粉末48重量部、バインダとしてのエチルセルロースを3重量部、ならびに溶剤としてのテルペン類を49重量部含むものを用意した。
表面収縮抑制層46となるべきグリーンシートについては、次のようにして作製した。すなわち、平均粒径0.4μmのアルミナ粉末100重量部と、分散媒としての水50重量部と、バインダとしてのポリビニルアルコール20重量部と、分散剤としてのポリカルボン酸系分散剤1重量部とを混合してスラリーとし、このスラリーから気泡を除去した後、ドクターブレード法によってスラリーをシート状に成形し、乾燥することによって、厚み200μmの表面収縮抑制層46となるべきグリーンシートを得た。
これらグリーンシート等を用いて、以下のような試料を作製した。
(1)試料1
試料1は、この発明の範囲内にある実施例に該当するもので、図9に示すような積層構造を有する生の積層体41aを作製し、これを850℃の温度で2時間焼成し、次いで、表面収縮抑制層46を除去して得られたものである。なお、試料1では、底面拘束層43aとなるべきグリーンシートとしては、ジルコニア粉末を含むものを用いた。
(2)試料2
試料2は、この発明の範囲内にある実施例に該当するもので、図10に示すような積層構造を有する生の積層体41bを作製し、これを850℃の温度で2時間焼成し、次いで、表面収縮抑制層46を除去して得られたものである。なお、試料2では、底面拘束層43aとなるべきグリーンシートとしては、ジルコニア粉末を含むものを用いた。
(3)試料3
試料3は、この発明の範囲内にある実施例に該当するもので、同じく図10に示すような積層構造を有する生の積層体41bを作製し、これを850℃の温度で2時間焼成し、次いで、表面収縮抑制層46を除去して得られたものである。なお、試料3では、底面拘束層43aとなるべきグリーンシートとしては、アルミナ粉末を含むものを用いた。
(4)試料4
試料4は、この発明に範囲内にある実施例に該当するもので、図11に示すような積層構造を有する生の積層体41cを作製し、これを850℃の温度で2時間焼成して得られたものである。なお、試料4では、底面拘束層43aとなるべきグリーンシートとしては、ジルコニア粉末を含むものを用いた。
(5)試料5
試料5は、この発明の範囲外にある比較例に該当するもので、図12に示すような積層構造を有する生の積層体41dを作製し、これを850℃の温度で2時間焼成し、次いで、表面収縮抑制層46を除去して得られたものである。なお、試料5では、底面拘束層43aとなるべきグリーンシートとしては、ジルコニア粉末を含むものを用いた。
(6)試料6
試料6は、この発明の範囲外にある比較例に該当するもので、同じく図12に示すような積層構造を有する生の積層体41dを積層し、これを850℃の温度で2時間焼成し、次いで、表面収縮抑制層46を除去して得られたものである。なお、試料6では、底面拘束層43aとなるべきグリーンシートとしては、アルミナ粉末を含むものを用いた。
2.評価
以上のようにして得られた試料1〜6の各々に係る多層セラミック基板は、共通して、図13に示すような外観を有している。図13は、多層セラミック基板40を、キャビティ45の開口側から示した図である。図13において、図9ないし図12に示した要素に相当する要素には同様の参照符号を付している。図13に示すように、キャビティ45の底面47上に形成された底面導体膜44aは、40箇所において、キャビティ45の側面48と交差している。
試料1〜6の各々について、表1に示すように、断線率、細り率および収縮率をそれぞれ評価した。
断線率は、底面導体膜44aの、キャビティ45の側面48との40箇所の交差部分のうち、1箇所でも断線していれば、その多層セラミック基板40が断線しているとし、試料1〜6の各々について、15個の多層セラミック基板40について、断線した多層セラミック基板40の個数すなわち断線基板個数を求め、(断線基板個数/15)×100[%]の式に基づいて、断線率を求めたものである。
細り率については、多層セラミック基板40を、キャビティ45の開口側から観察し、図14に示すように、キャビティ45の底面47の中央部での底面導体膜44aの幅をxとし、キャビティ45の側面48との交差部分の近傍での最も細い部分での幅をyとし、{(x−y)/x}×100[%]の式に基づいて求めたものである。表1に示した細り率は、15個の多層セラミック基板40の各々について、底面導体膜44aの、キャビティ45の側面48との40箇所の交差部分の近傍での測定結果を平均したものである。
収縮率は、15個の多層セラミック基板40について、焼成時の収縮率を測定し、それを平均したものである。
Figure 2007066933
表1に示すように、収縮率については、この発明の範囲内にある試料1〜4とこの発明の範囲外にある試料5および6との間で有意な差は認められないものの、断線率および細り率については、この発明の範囲内にある試料1〜4によれば、この発明の範囲外にある試料5および6に比べて、格段に優れた結果が得られている。
また、この発明の範囲内にある試料1〜4の間で比較すると、細り率については、試料1、2および4は、試料3に比べて良好な結果を示している。これは、試料1、2および4において、底面拘束層43aとなるべきグリーンシートとして、ジルコニア粉末を含むものを用いたためであると考えられる。
この発明の第1の実施形態による多層セラミック基板21を図解的に示す断面図である。 図1の部分Cの拡大図である。 この発明の第2の実施形態を説明するための図2に相当する図である。 この発明の第3の実施形態を説明するための図2に相当する図である。 この発明の第4の実施形態を説明するための図1に相当する図である。 この発明の第5の実施形態を説明するための図2に相当する図である。 この発明の第6の実施形態を説明するための図1に相当する図である。 この発明の第7の実施形態を説明するためのもので、生の積層体25aを図解的に示す断面図である。 この発明による効果を確認するために実施した実験例において、試料1を作製するために用意された生の積層体41aが有する積層構造を示す断面図である。 上記実験例において試料2および3の各々を作製するために用意された生の積層体41bが有する積層構造を示す断面図である。 上記実験例において試料4を作製するために用意された生の積層体41cが有する積層構造を示す断面図である。 上記実験例において試料5および6の各々を作製するために用意された生の積層体41dが有する積層構造を示す断面図である。 上記実験例において作製された試料1〜6の各々に係る多層セラミック基板41の外観を示す平面図である。 上記実験例において評価された細り率の測定方法を説明するための底面導体膜44aの拡大平面図である。 この発明にとって興味ある従来の多層セラミック基板1を図解的に示す断面図である。 図15に示した多層セラミック基板1の側面7の一部を拡大して示す図である。 (a)は、図15の部分Aを拡大して示す図であり、(b)は、図15に部分B拡大して示す図である。
符号の説明
21,21a,21b 多層セラミック基板
22 基材層
23a 底面拘束層
23b 段部拘束層
23 第2の拘束層
24a 底面導体膜
24b 段部導体膜
24 導体膜
25,25a 積層体
27 キャビティ
28 底面
29 キャビティ底壁部分
31 キャビティ側壁部分
34 段部
37 表面収縮抑制層

Claims (9)

  1. ガラス材料および第1のセラミック材料を含む第1の粉体の集合体をもって構成される、積層された複数の基材層と、
    その少なくとも一方の主面が前記基材層の少なくとも1層に接するように位置され、かつ前記第1の粉体の少なくとも一部を焼結させ得る温度では焼結しない第2のセラミック材料を含む第2の粉体の集合体をもって構成される、拘束層と、
    前記基材層の主面方向に延びるように形成される、導体膜と
    からなる積層構造を有する、積層体を備え、
    前記第1の粉体の少なくとも一部は、焼結状態であり、
    前記第2の粉体は、未焼結状態にあるが、前記ガラス材料を含む前記第1の粉体の一部が前記拘束層に拡散あるいは流動することによって、互いに固着されていて、
    前記積層体には、その積層方向での一方端側が開口とされるキャビティが設けられ、
    前記導体膜は、前記キャビティの底面上に形成される底面導体膜を含み、前記底面導体膜は、前記キャビティの底面上から前記キャビティの底面を規定するキャビティ底壁部分と前記キャビティの側面を規定するキャビティ側壁部分との境界面に沿って前記積層体の内部へと延びるように位置され、
    前記拘束層は、前記底面導体膜と前記基材層との間に位置される底面拘束層を含み、前記底面拘束層は、前記積層体の内部では、前記底面導体膜を厚み方向に挟むように形成されている、
    多層セラミック基板。
  2. 前記拘束層は、前記底面拘束層以外の第2の拘束層を含む、請求項1に記載の多層セラミック基板。
  3. 前記第2の拘束層は、前記積層体の前記キャビティ底壁部分および/または前記キャビティ側壁部分の内部に位置されるものを含む、請求項2に記載の多層セラミック基板。
  4. 前記第2の拘束層は、前記積層体の最外層を形成するように位置されるものを含む、請求項2または3に記載の多層セラミック基板。
  5. 前記底面拘束層の厚みは、前記第2の拘束層の厚みより薄い、請求項2ないし4のいずれかに記載の多層セラミック基板。
  6. 前記キャビティは、その積層方向の中間部に段部を形成していて、前記導体膜は、前記段部上に形成される段部導体膜を含み、前記段部導体膜は、前記段部上から前記積層体の内部へと延びていて、
    前記拘束層は、前記段部導体膜と前記基材層との間に位置される段部拘束層を含み、前記段部拘束層は、前記積層体の内部では、前記段部導体膜を厚み方向に挟むように形成されている、
    請求項1ないし5のいずれかに記載の多層セラミック基板。
  7. 前記第2の粉体は、ジルコニアを主成分とするものである、請求項1ないし6のいずれかに記載の多層セラミック基板。
  8. ガラス材料または焼成によって溶融してガラス化されることによりガラス材料となり得るガラス成分および第1のセラミック材料を含む第1の粉体を含む、生の状態にある基材層と、その少なくとも一方の主面が前記基材層の少なくとも1層に接するように位置され、前記第1の粉体の少なくとも一部を焼結させ得る温度では焼結しない第2のセラミック材料を含む第2の粉体を含む、生の状態にある拘束層と、前記基材層の主面方向に延びるように形成される、導体膜とからなる積層構造を有する、積層体であって、その積層方向での一方端側が開口とされるキャビティが設けられ、前記導体膜は、前記キャビティの底面上に形成される底面導体膜を含み、前記底面導体膜は、前記キャビティの底面上から前記キャビティの底面を規定するキャビティ底壁部分と前記キャビティの側面を規定するキャビティ側壁部分との境界面に沿って前記積層体の内部へと延びるように位置され、前記拘束層は、前記底面導体膜と前記基材層との間に位置される底面拘束層を含み、前記底面拘束層は、前記積層体の内部では、前記底面導体膜を厚み方向に挟むように形成されている、そのような生の積層体を作製する、積層体作製工程と、
    前記第1の粉体の少なくとも一部を焼結させるとともに、前記ガラス材料を含む前記第1の粉体の一部を前記拘束層に拡散あるいは流動させることによって、前記第2の粉体を、焼結させずに、互いに固着させるように、前記生の積層体を所定の温度で焼成する、焼成工程と
    を備える、多層セラミック基板の製造方法。
  9. 前記生の積層体は、その少なくとも一方の主面上に形成されかつ前記拘束層と実質的に同じ組成を有する表面収縮抑制層を備え、前記焼成工程の後、未焼結の前記表面収縮抑制層を除去する工程をさらに備える、請求項8に記載の多層セラミック基板の製造方法。
JP2005247083A 2005-08-29 2005-08-29 多層セラミック基板およびその製造方法 Expired - Fee Related JP4687333B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005247083A JP4687333B2 (ja) 2005-08-29 2005-08-29 多層セラミック基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005247083A JP4687333B2 (ja) 2005-08-29 2005-08-29 多層セラミック基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007066933A true JP2007066933A (ja) 2007-03-15
JP4687333B2 JP4687333B2 (ja) 2011-05-25

Family

ID=37928819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005247083A Expired - Fee Related JP4687333B2 (ja) 2005-08-29 2005-08-29 多層セラミック基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP4687333B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151307A (ja) * 2010-01-25 2011-08-04 Kyocera Corp 配線基板の製造方法
JP4821855B2 (ja) * 2007-04-11 2011-11-24 株式会社村田製作所 多層セラミック基板およびその製造方法
CN104284531A (zh) * 2013-07-04 2015-01-14 株式会社村田制作所 多层布线基板的制造方法、及具备利用该方法制造出的多层布线基板的探针卡、以及多层布线基板
JP2021038101A (ja) * 2019-08-30 2021-03-11 日本特殊陶業株式会社 Al2O3焼結部材の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249869A (ja) * 1994-03-08 1995-09-26 Sumitomo Metal Mining Co Ltd ガラスセラミックス多層回路板及びその製造方法
JP2001121640A (ja) * 1999-10-28 2001-05-08 Murata Mfg Co Ltd 複合積層体およびその製造方法
JP2001135933A (ja) * 1999-11-04 2001-05-18 Murata Mfg Co Ltd 多層セラミック基板
JP2001257473A (ja) * 2000-03-09 2001-09-21 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法
JP2004165247A (ja) * 2002-11-11 2004-06-10 Matsushita Electric Ind Co Ltd 多層セラミック基板、その製造方法、通信用デバイスおよびそれを用いた通信機器
JP2004259714A (ja) * 2003-02-24 2004-09-16 Murata Mfg Co Ltd 多層セラミック基板を備える電子部品およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249869A (ja) * 1994-03-08 1995-09-26 Sumitomo Metal Mining Co Ltd ガラスセラミックス多層回路板及びその製造方法
JP2001121640A (ja) * 1999-10-28 2001-05-08 Murata Mfg Co Ltd 複合積層体およびその製造方法
JP2001135933A (ja) * 1999-11-04 2001-05-18 Murata Mfg Co Ltd 多層セラミック基板
JP2001257473A (ja) * 2000-03-09 2001-09-21 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法
JP2004165247A (ja) * 2002-11-11 2004-06-10 Matsushita Electric Ind Co Ltd 多層セラミック基板、その製造方法、通信用デバイスおよびそれを用いた通信機器
JP2004259714A (ja) * 2003-02-24 2004-09-16 Murata Mfg Co Ltd 多層セラミック基板を備える電子部品およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4821855B2 (ja) * 2007-04-11 2011-11-24 株式会社村田製作所 多層セラミック基板およびその製造方法
JP2011151307A (ja) * 2010-01-25 2011-08-04 Kyocera Corp 配線基板の製造方法
CN104284531A (zh) * 2013-07-04 2015-01-14 株式会社村田制作所 多层布线基板的制造方法、及具备利用该方法制造出的多层布线基板的探针卡、以及多层布线基板
JP2015015339A (ja) * 2013-07-04 2015-01-22 株式会社村田製作所 多層配線基板の製造方法およびこの方法により製造される多層配線基板を備えるプローブカード並びに多層配線基板
US9523709B2 (en) 2013-07-04 2016-12-20 Murata Manufcaturing Co., Ltd. Method of manufacturing multilayer wiring board, probe card including multilayer wiring board manufactured by the method, and multilayer wiring board
JP2021038101A (ja) * 2019-08-30 2021-03-11 日本特殊陶業株式会社 Al2O3焼結部材の製造方法

Also Published As

Publication number Publication date
JP4687333B2 (ja) 2011-05-25

Similar Documents

Publication Publication Date Title
JP5012899B2 (ja) 多層セラミック基板およびその製造方法
WO2007004415A1 (ja) 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート
WO2009139272A1 (ja) 多層セラミック基板およびその製造方法
JP2010040860A (ja) 積層コイル部品およびその製造方法
JP4687333B2 (ja) 多層セラミック基板およびその製造方法
JP2009043867A (ja) セラミックグリーンシート構造、及び、積層セラミック電子部品の製造方法
JP4557002B2 (ja) 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート
US20090142582A1 (en) Constraining green sheet and manufacturing method of multi-layer ceramic substrate using the same
JP4420136B2 (ja) セラミック成形体の製造方法
JP4957117B2 (ja) 多層セラミック基板の製造方法および多層セラミック基板作製用複合グリーンシート
JP2005501795A (ja) セラミック基板の製造方法及びセラミック基板
JP4844317B2 (ja) セラミック電子部品およびその製造方法
JP2008112787A (ja) 多層セラミックス基板及びその製造方法
JP2008117815A (ja) ガラスセラミック回路基板およびその製造方法
JP2008031005A (ja) 多層セラミック基板および多層セラミック基板作製用複合グリーンシート
JP2008159726A (ja) 多層配線基板
JP5354011B2 (ja) 多層セラミック基板の製造方法
JP4697755B2 (ja) 多層セラミック基板の製造方法
WO2018083830A1 (ja) セラミック電子部品及びセラミック電子部品の製造方法
JP2010278117A (ja) 配線基板の製造方法
JP2012004422A (ja) セラミック多層基板
JP2009231301A (ja) 多層セラミック基板およびその製造方法
JP4217094B2 (ja) ガラスセラミック多層配線基板の製造方法
JP2009111239A (ja) 積層セラミック基板および積層セラミック基板の製造方法
JP2009181987A (ja) セラミック多層基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110131

R150 Certificate of patent or registration of utility model

Ref document number: 4687333

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees