CN104284531A - 多层布线基板的制造方法、及具备利用该方法制造出的多层布线基板的探针卡、以及多层布线基板 - Google Patents

多层布线基板的制造方法、及具备利用该方法制造出的多层布线基板的探针卡、以及多层布线基板 Download PDF

Info

Publication number
CN104284531A
CN104284531A CN201410269934.5A CN201410269934A CN104284531A CN 104284531 A CN104284531 A CN 104284531A CN 201410269934 A CN201410269934 A CN 201410269934A CN 104284531 A CN104284531 A CN 104284531A
Authority
CN
China
Prior art keywords
layer
shrinkage suppression
wire substrate
suppression layer
line electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410269934.5A
Other languages
English (en)
Other versions
CN104284531B (zh
Inventor
大坪喜人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN104284531A publication Critical patent/CN104284531A/zh
Application granted granted Critical
Publication of CN104284531B publication Critical patent/CN104284531B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G01R1/07328—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support for testing printed circuit boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0125—Shrinkable, e.g. heat-shrinkable polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及多层布线基板的制造方法、及具备利用该方法制造出的多层布线基板的探针卡、以及多层布线基板。本发明提供一种能确保较高的尺寸精度、降低平坦性的劣变、翘曲和开裂等风险的多层布线基板的制造方法。多层布线基板的制造方法包括：层叠工序，在该层叠工序中，将具有陶瓷层及层叠在该陶瓷层上的收缩抑制层的多个绝缘层进行层叠；对进行了层叠的各绝缘层进行压接，从而形成层叠体的压接工序；以及对层叠体进行烧制的烧制工序，在层叠工序中，对于各绝缘层，在其各自的收缩抑制层的与陶瓷层相对的面的相反面上形成布线电极，并使收缩抑制层的与布线电极相接触的接触区域的周边区域的厚度比该周边区域以外的收缩抑制层的厚度要厚。

Description

多层布线基板的制造方法、及具备利用该方法制造出的多层布线基板的探针卡、以及多层布线基板
技术领域
本发明涉及多层布线基板的制造方法、及具备利用该方法制造出的多层布线基板的探针卡、以及多层布线基板，其中，所述多层布线基板通过对具有陶瓷层、以及层叠在该陶瓷层上的收缩抑制层的多个绝缘层进行压接和烧制而成。 
背景技术
以往，如图13所示，已知有能得到较高尺寸精度的多层布线基板100。该多层布线基板100通过对层叠体进行压接和烧制而形成，所述层叠体通过将具有陶瓷层101a和层叠在该陶瓷层101a上的收缩抑制层101b的多个绝缘层101按照规定的顺序进行层叠而成，在各绝缘层101的主面和内部形成有各种布线电极102和通孔导体103。此时，在烧制层叠体时，陶瓷层的收缩受到收缩抑制层的抑制，因此，在烧制之后，作为完成体的多层布线基板100能获得较高的尺寸精度。 
现有技术文献 
专利文献 
专利文献1：国际公开第2008/108172号(参照段落0028～0031、图3等) 
发明内容
发明所要解决的技术问题 
然而，在现有的多层布线基板100中，在各绝缘层101的收缩抑制层101b上使布线电极102形成图案，因此，在将各绝缘层101进行层叠时，在同一收缩抑制层101b内，存在被陶瓷层101a和布线电极102夹着的部分、以及除此之外的部分。在此情况下，在对层叠体进行压接时，在同一收缩抑制层101b内，被陶瓷层101a和布线电极102夹着的部分所受到的压缩应力要强于除此之外的部分，从而收缩抑制层101b的该被夹着的部分的厚度变得比除此之外的部分要薄。此时，处于布线电极102周围的收缩抑制层101b的厚度尤其变薄。于是，收缩抑制层101b的厚度变薄的部分对于陶瓷层101a的收缩抑制力减弱，在多层布线基板100内会出现烧制时的陶瓷层101a的收缩量产生差异的部分。此外，若收缩抑制力如上所述地减弱，则陶瓷层101a的平面方向的收缩增大，垂直方向的收缩率减小，因此，例如，有可能多层布线基板100的表面的布线电极102的周边会隆起，从而多层布线基板100的平坦性变差，或者在多层布线基板100中产生翘曲、开裂、裂缝等。此外，例如将这种多层布线基板100用于探针卡或再布线的情况下，在多层布线基板100的一部分存在布线电极102集中的部分，因此，上述问题尤为显著。 
本发明是鉴于上述的技术问题而完成的，其目的在于提供一种能确保较高的尺寸精度、降低平坦性的劣变、翘曲和开裂等风险的多层布线基板的制造方法。 
解决技术问题所采用的技术方案 
为了实现上述目的，本发明的多层布线基板的制造方法的特征在于，包括：层叠工序，在该层叠工序中，将具有陶瓷层、以及层叠在所述陶瓷层上来抑制该陶瓷层的收缩的收缩抑制层的多个绝缘层进行层叠；压接工序，在该压接工序中，对所述多个绝缘层进行压接，从而形成层叠体；以及烧制工序，在该烧制工序中，对所述层叠体进行烧制，在所述层叠工序中，至少在一个所述绝缘层中，在所述收缩抑制层的与所述陶瓷层相对的 面的相反面上形成布线电极，并使所述收缩抑制层的至少与所述布线电极相接触的接触区域的周边区域的厚度比该周边区域以外的所述收缩抑制层的厚度要厚。 
由此，在层叠工序中，预先使形成布线电极的至少一个绝缘层的收缩抑制层的与布线电极相接触的接触区域的周边区域的厚度形成得比该周边区域以外的收缩抑制层的厚度要厚，从而在对层叠体进行压接时，能防止原本其厚度会变薄的收缩抑制层的该周边区域的厚度变薄，因此，无论有无布线电极、其疏密程度如何，都能可靠地抑制烧制时的各陶瓷层的收缩，由此，能制造出尺寸精度较高的多层布线基板。 
此外，通过防止收缩抑制层的该周边区域的厚度变薄，在多层布线基板内，在形成布线电极的部分和除此之外的部分中，在烧制时也不会产生陶瓷层的收缩量的差异，因此，能降低多层布线基板产生平坦性的劣变、开裂、裂缝等的风险。此外，能降低多层布线基板产生平坦性的劣变、开裂、裂缝的风险，还能使布线电极实现高密度化，并使其间距变窄。 
在所述层叠工序中，也可以使所述至少一个绝缘层的、所述收缩抑制层的与所述布线电极相接触的所述接触区域的厚度比该接触区域及所述周边区域以外的所述收缩抑制层的厚度要厚。由此，与仅使收缩抑制层的与布线电极相接触的接触区域的周边区域的厚度比其它区域的厚度要厚的情况相比，能容易地形成该进行增厚的收缩抑制层的部分。此外，通过扩大使收缩抑制层的厚度增厚的部分的区域，例如，在形成布线电极时，即使产生布线电极的位置偏离，该布线电极也不易偏离使收缩抑制层的厚度增厚的部分，因此，还能提高对于布线电极的位置偏离的容许度。 
此外，在所述层叠工序中，也可以将所述至少一个绝缘层的所述收缩抑制层配置在所述层叠体的最上层或最下层，通过所述布线电极来形成外 部连接用的连接盘电极。然而，关于在对层叠体进行压接时作用于各绝缘层的压缩应力，位于层叠体的内层的绝缘层在压接时所受到的应力被其它绝缘层吸收而得到缓解，因此，成为收缩抑制层的厚度变薄的原因的布线电极朝着绝缘层的沉入较小，与此不同的是，最上层或最下层的绝缘层与位于内层的绝缘层相比，压接时的应力的吸收、缓解因素较少，因此，与位于内层的绝缘层相比，作用有较强的压缩应力，成为收缩抑制层的厚度变薄的原因的布线电极朝着绝缘层的沉入增大。 
因此，若存在配置在最上层或最下层的外部连接用的连接盘电极等布线电极，则其周围的收缩抑制层的厚度容易变得比其它部分的收缩抑制层的厚度要薄，上述多层布线基板容易产生平坦性的劣变、翘曲、裂缝。因此，在层叠工序中，对于形成外部连接用的连接盘电极的最上层或最下层的绝缘层，通过使该绝缘层所具有的收缩抑制层的连接盘电极的周边区域的厚度比其它区域的厚度要厚，从而能制造出一种多层布线基板，对于降低多层布线基板产生平坦性的劣变、翘曲、裂缝的风险具有较好的效果。 
此外，优选为对于所述各绝缘层各自的所述收缩抑制层，将在形成所述各陶瓷层的陶瓷原料粉末的烧结温度下不会烧结的难燃性粉末作为主要成分。由此，在对层叠体进行烧制时收缩抑制层不会烧结，因此，适合于作为形成收缩抑制层的材料。 
此外，也可以在探针卡中采用利用本制造方法制造出的多层布线基板。如上所述，在探针卡中使用的多层布线基板中，存在布线电极集中于多层布线基板的一部分的部分，因此，多层布线基板具有较高的平坦性的劣变、翘曲、裂缝的风险性。因此，利用本发明的制造方法制造出的多层布线基板适用于探针卡使具备的多层布线基板。 
此外，本发明的多层布线基板通过对层叠体进行烧制而形成，该层叠体通过将具有陶瓷层、以及层叠在所述陶瓷层上来抑制该陶瓷层的收缩的 收缩抑制层的多个绝缘层进行层叠、并对其进行压接而成，其特征在于，包括：凹部，该凹部通过使所述层叠体的最上层的所述绝缘层的所述收缩抑制层进行弯折而形成；以及布线电极，该布线电极形成为填埋所述凹部，使所述最上层的绝缘层的所述收缩抑制层中的所述凹部的形成部分的厚度比其它部分的厚度要厚。在此情况下，关于最上层的绝缘层，收缩抑制层的配置布线电极的凹部的形成部分的厚度比收缩抑制层的其它部分要厚，因此，能降低现有的多层布线基板那样、因布线电极周围的收缩抑制层的厚度比其它部分的厚度要薄所引起的多层布线基板的平坦性的劣变、翘曲、裂缝的风险。 
此外，所述最上层的绝缘层的所述收缩抑制层也可以覆盖所述布线电极与所述凹部的开口的边界部分。由此，利用收缩抑制层对布线电极与凹部的开口的边界部分进行覆盖，能防止布线电极从收缩抑制层剥离。 
发明效果 
根据本发明，通过预先使形成布线电极的至少一个绝缘层的收缩抑制层中的与布线电极相接触的接触区域的周边区域的厚度形成得比该周边区域以外的收缩抑制层的厚度要厚，从而在对层叠体进行压接时，能防止在现有的制造方法中其厚度会变薄的收缩抑制层的该周边区域的厚度变薄，因此，无论有无布线电极、其疏密程度如何，都能可靠地抑制烧制时的各陶瓷层的收缩，由此，能提供一种尺寸精度较高的多层布线基板。 
此外，在多层布线基板内，在形成布线电极的部分和除此之外的部分中，能抑制烧制时的陶瓷层的收缩量的差异，因此，能降低多层布线基板产生平坦性的劣变、开裂、裂缝等的风险。 
此外，在探针卡中使用的多层布线基板中，存在布线电极集中于多层布线基板的一部分的部分，因此，多层布线基板具有较高的平坦性的劣变、 翘曲、裂缝的风险性。因此，利用本发明的制造方法制造出的多层布线基板适用于探针卡使具备的多层布线基板。 
附图说明
图1是具备本发明的实施方式1所涉及的多层布线基板的探针卡的示意剖视图。 
图2是图1的主要部分的放大图。 
图3是图1的多层布线基板的制造方法的说明图。 
图4是图1的多层布线基板的制造方法的说明图。 
图5是包含形成在图1的R2区域内的布线电极在内的收缩抑制层的俯视图。 
图6是表示图1的多层布线基板的制造方法的变形例的图。 
图7是本发明的实施方式2所涉及的多层布线基板的制造方法的说明图。 
图8是本发明的实施方式2所涉及的多层布线基板的制造方法的说明图。 
图9是本发明的实施方式3所涉及的多层布线基板的制造方法的说明图。 
图10是本发明的实施方式3所涉及的多层布线基板的制造方法的说明图。 
图11是本发明的实施方式4所涉及的多层布线基板的制造方法的说明图。 
图12是本发明的实施方式4所涉及的多层布线基板的制造方法的说明图。 
图13是现有的多层布线基板的剖视图。 
具体实施方式
＜实施方式1＞ 
参照图1及图2对具备本发明的实施方式1所涉及的多层布线基板2的探针卡1进行说明。另外，图1是具备实施方式1所涉及的多层布线基板2的探针卡1的示意剖视图，图2是多层布线基板2的主要部分即图1的R1区域的放大剖视图。 
该探针卡1包括多层布线基板2以及具有多个端子引脚4a的端子部4，例如，在对形成在硅晶片上的IC的电特性进行检测时使用该探针卡1。 
多层布线基板2具备多个绝缘层3a～3e，该多个绝缘层3a～3e具有陶瓷层5a～5e、以及层叠在该陶瓷层5a～5e上的收缩抑制层6a～6e，将各绝缘层3a～3e按照规定的顺序进行层叠、并对其进行压接来形成层叠体，对该层叠体进行烧制，从而形成多层布线基板2。另外，若将陶瓷层5a～5e配置在多层布线基板2的最上层、最下层，则多层布线基板2有可能会产生开裂，因此，本实施方式采用以下的结构：即，将内层的绝缘层3c及绝缘层3d作为边界，使陶瓷层5a～5e与收缩抑制层6a～6e的上下位置关系相反，以此将各绝缘层3a～3e进行层叠，从而将收缩抑制层5a、5e配置在多层布线基板2的最上层和最下层。根据该结构，通过将收缩抑制层5a、5e配置在多层布线基板2的最上表面及最下表面，能抑制因压缩应力作用于多层布线基板2的外表面所引起的多层布线基板2的开裂。 
各陶瓷层5a～5e例如由低温共烧陶瓷(LTCC)构成，在对层叠体进行烧制时，使层叠体的一部分(例如玻璃成分)浸透于收缩抑制层6a～6e，从而使相邻的陶瓷层5a～5e与收缩抑制层6a～6e相接合。另外，在本实施方式中，各陶瓷层5a～5e的厚度在25μm～100μm的范围内形成。 
各收缩抑制层6a～6e以如下材料为主要成分，即，在形成各陶瓷层5a～5e的陶瓷原料粉末的烧结温度下不会烧结的难燃性粉末(例如，氧化铝)。因此，在对层叠体进行烧制时，各收缩抑制层6a～6e不易收缩，因此，各 收缩抑制层6a～6e能抑制相邻并相接合的各陶瓷层6a～6e的收缩、尤其是各陶瓷层5a～5e的面方向的收缩得到抑制。另外，若各收缩抑制层6a～6e的厚度过厚，则各收缩抑制层6a～6e的水分的浸渍量增多，有可能会发生多层布线基板2的腐蚀等可靠性上的问题，因此，各收缩抑制层6a～6e的厚度优选为2～5μm左右。 
此外，对于各收缩抑制层6a～6e，在其各自的与陶瓷层6a～6e相对的面的相反面上形成各种布线电极7，并且在各绝缘层3a～3e的内部形成有将层间的布线电极7彼此相连接的多个通孔导体8。另外，本实施方式中的各布线电极7以5μm～15μm左右的厚度来形成。 
此外，如图2所示，相邻的收缩抑制层6c通过弯折来形成凹部9，通过对凹部9进行填埋来形成布线电极7。此时，收缩抑制层6c的凹部9的形成部分中的、布线电极7的周边的厚度W1形成得比其它部分的厚度W2要厚。另外，收缩抑制层6c在凹部9的形成部分的厚度W1未必需要比其它部分的厚度W2要厚，只要形成为同等以上即可。该凹部9是在对层叠体进行压接时收缩抑制层6c被布线电极7推压而形成的，各收缩抑制层6a～6e分别在布线电极7的形成区域形成同样的凹部9。 
形成于多层布线基板2的最上层(收缩抑制层6a)的各布线电极7、以及形成于多层布线基板2的最下层(收缩抑制层6e)的各布线电极7分别作为外部连接用的连接盘电极而形成。 
(多层布线基板2的制造方法) 
接下来，参照图3～图5对本实施方式所涉及的多层布线基板2的制造方法进行说明。另外，图3是图1的用点划线围起的R2区域的A-A向视剖视图，图4是表示图1的用虚线围起的R1区域的图，图5是包含形成在图1的R2区域内的布线电极7在内的收缩抑制层6c的俯视图。此外， 图3表示只有布线电极7的部位，图4表示通孔导体8与布线电极7相连接的部位，在以下说明的多层布线基板2的制造方法中，对只有布线电极7的部位、以及通孔导体与布线电极7相连接的部位一并进行说明。 
首先，准备构成多层布线基板2的各绝缘层3a～3e。例如，以绝缘层3c为例进行说明，如图3(a)所示，利用印刷技术等将以氧化铝、氧化锆等难燃性粉末为主要成分的糊料状的收缩抑制层6c层叠在形成陶瓷层5c的陶瓷生片上，并使其干燥。另外，在本实施方式中，各收缩抑制层6a～6e的固态组分是将氧化铝和玻璃按照约2：1的重量比率进行混合而成的，对该混合物进行调节，以使该混合物在有机粘合剂和有机溶剂中为30～50wt％，从而形成各收缩抑制层6a～6e的糊料。 
接下来，对于绝缘层3c的形成通孔导体8的部位，如图4(a)所示，使用激光等在该部位形成贯通孔，并利用公知的方法形成通孔导体8。 
接下来，如图3(b)及图4(b)所示，利用使用Cu等导体糊料的印刷技术等，在收缩抑制层6c的与陶瓷层5c相对的面的相反面上形成布线电极7，然后，如图3(c)及图4(c)所示，形成使收缩抑制层6c的厚度增厚的厚壁部6c1。具体而言，再次使用印刷技术等将收缩抑制层6c的糊料涂布在收缩抑制层6c的与布线电极7相接触的接触区域的周边区域，从而使该周边区域的厚度比该周边区域以外的收缩抑制层6c的厚度要厚。此时，如图5所示，收缩抑制层6c的上述周边区域相当于包含布线电极7在内的收缩抑制层6c的俯视图中的阴影部分α(以下，有时也称为周边区域α)。此外，此时，再次进行涂布的收缩抑制层6c的糊料形成为覆盖布线电极7的侧面的一部分。 
接下来，将以相同的要点制作而成的各绝缘层3a～3e按照规定的顺序进行层叠(层叠工序)，然后，对该进行了层叠的各绝缘层3a～3e进行压 接，从而形成层叠体(压接工序)。此时，如图3(d)及图4(d)所示，收缩抑制层6c被布线电极7推压而弯折，从而形成凹部9，成为布线电极7配置在该凹部9内的状态。然而，可以认为，如现有的多层布线基板的制造方法那样，在不使收缩抑制层6c的周边区域α形成得比其它区域要厚的情况下，收缩抑制层6c的凹部9的形成部分、特别是位于布线电极7的周边的部分(形成凹部9的侧壁的部分)的厚度变得比其它区域的厚度要薄，但是，在本实施方式中，在图3(c)及图4(c)所示的工序中预先较厚地形成厚壁部6c1，从而关于压接后的收缩抑制层6c的厚度，配置布线电极7的凹部9的形成部分的厚度形成得与其它部分的厚度同等，或者比其它部分的厚度要厚。 
最后，通过对层叠体进行烧制来制造出多层布线基板2。此时，各收缩抑制层6a～6e在压接时不存在其厚度变薄的部分，因此，能抑制烧制时各个相邻的陶瓷层5a～5e的收缩，能降低多层布线基板2产生翘曲、开裂、裂缝的风险。 
(变形例) 
接下来，参照图6对本实施方式的多层布线基板2的制造方法的变形例进行说明。另外，图6是本例所涉及的多层布线基板2的制造方法的说明图，图6(a)是与图3(c)相对应的图，图6(b)是与图3(d)相对应的图。 
例如，在再次将收缩抑制层6c的糊料涂布在收缩抑制层6c的与布线电极7相接触的接触区域的周边区域α时，可以如图6(a)所示，以覆盖布线电极7的侧面、以及布线电极7的与收缩抑制层6c相接触的主面的相反面的周边的方式涂布收缩抑制层6c的糊料。在此情况下，在对层叠体进行压接和烧制之后的多层布线基板2中，如图6(b)所示，收缩抑制层6c以覆盖布线电极7与凹部9的开口的边界部分的状态形成，能防止布线电 极7从收缩抑制层6c剥离。对于其它绝缘层3a、3b、3d、3e也同样能应用本例。 
因此，根据上述实施方式，在层叠工序中，对于各绝缘层3a～3e，预先使其各自的收缩抑制层6a～6e的与布线电极7相接触的接触区域的周边区域α的厚度形成得比该周边区域α以外的收缩抑制层6a～6e的厚度要厚，从而如图2等所示，在对各绝缘层3a～3e进行压接时，能防止原本其厚度会变薄的收缩抑制层6a～6e在该周边区域α的厚度变薄，因此，无论有无布线电极7、其疏密程度如何，都能可靠地抑制烧制时的各陶瓷层5a～5e的收缩，由此，能制造出尺寸精度较高的多层布线基板2。 
此外，在多层布线基板2内，能在形成布线电极7的部分和除此之外的部分，抑制烧制时的各陶瓷层5a～5e的收缩量的差异，因此，能降低多层布线基板2产生平坦性的劣变、开裂、裂缝等的风险。此外，能降低多层布线基板2产生平坦性的劣变、开裂、裂缝的风险，还能实现布线电极7的高密度化，并使间距变窄。尤其是，在探针卡1中使用的多层布线基板2中，在其一部分中存在布线电极7集中的部分，因此，多层布线基板2的平坦性的劣变、翘曲、裂缝带来较大风险。因此，利用上述制造方法制造出的多层布线基板2适用于在探针卡1中使用的多层布线基板2。 
然而，位于层叠体的内层的绝缘层3b～3d在压接时所受到的应力被其它绝缘层吸收而得到缓解，因此，成为收缩抑制层6a～6e的厚度变薄的原因的布线电极7朝着绝缘层3a～3e的沉入较小，与此不同的是，最上层或最下层的绝缘层3a、3e与位于内层的绝缘层3b～3d相比，压接时的应力的吸收、缓解因素较少，因此，与位于内层的绝缘层3b～3d相比，绝缘层3a、3e受到较强的压缩应力，成为收缩抑制层6a～6e的厚度变薄的原因的布线电极7朝着绝缘层3a～3e的沉入增大。因此，例如，若存在配置在最上层的外部连接用的连接盘电极等布线电极7，则其周边的收缩抑制层6a 的厚度容易变得比其它部分的收缩抑制层6a的厚度要薄，多层布线基板2容易产生平坦性的劣变、翘曲、裂缝等。因此，对于形成有外部连接用的连接盘电极的最上层或最下层的绝缘层3a、3e，通过使该绝缘层3a、3e所具有的收缩抑制层6a、6e的连接盘电极的周边区域α的厚度比其它区域的厚度要厚，从而能制造出一种多层布线基板2，对于降低多层布线基板2的平坦性的劣变、翘曲、裂缝的产生具有较好的效果。 
此外，各收缩抑制层6a～6e以在形成各陶瓷层5a～5e的陶瓷原料粉末的烧结温度下不会烧结的难燃性粉末为主要成分，在烧制层叠体时各收缩抑制层6a～6e不会烧结，因此，适合于作为形成各收缩抑制层6a～6e的材料。 
＜实施方式2＞ 
参照图7及图8对本发明的实施方式2所涉及的多层布线基板2a进行说明。另外，图7及图8分别是实施方式2所涉及的多层布线基板2a的制造方法的说明图，图7是与对实施方式1的多层布线基板2的制造方法进行说明的图3相对应的图，图8是与图4相对应的图。 
本实施方式所涉及的多层布线基板2a与参照图1～图5所说明的实施方式1的多层布线基板2的不同之处在于，其制造方法不同。其它结构与实施方式1的多层布线基板2相同，因此，通过标注相同的标号来省略说明。此外，关于各绝缘层3a～3e的制作，与对实施方式1的多层布线基板2的制造方法所作的说明相同，以绝缘层3c为例进行说明。 
首先，如图7(a)所示，按照与实施方式1的多层布线基板2的制造方法相同的要点将收缩抑制层6c层叠在陶瓷层5c上。 
接下来，如图7(b)所示，形成使收缩抑制层6c的厚度增厚的厚壁部 6c2。具体而言，再次使用印刷技术等将收缩抑制层6c的糊料涂布在收缩抑制层6c的与陶瓷层5c相对的面的相反面上的、形成布线电极7的区域的周边区域α(参照图5)，从而使该周边区域α的收缩抑制层6c的厚度比其它区域的厚度要厚。 
接下来，对于绝缘层3c的形成通孔导体8的部位，如图8(a)所示，使用激光等在该部位形成贯通孔，并利用公知的方法形成通孔导体8。 
接下来，如图7(c)及图8(b)所示，按照与实施方式1的多层布线基板2的制造方法相同的要点形成布线电极7。另外，也可以在形成使收缩抑制层6c的厚度增厚的厚壁部6c2之前形成布线电极7。 
接下来，将同样制作而成的各绝缘层3a～3e按照规定的顺序进行层叠(层叠工序)，按照与实施方式1的多层布线基板2的制造方法相同的要点，对该进行了层叠的各绝缘层3a～3e进行压接(压接工序)，并对其进行烧制(烧制工序)，从而制造出多层布线基板2。 
通过利用这样的方法制造出多层布线基板2a，能获得与实施方式1的多层布线基板2同样的效果。 
＜实施方式3＞ 
参照图9及图10对本发明的实施方式3的多层布线基板2b进行说明。另外，图9及图10是实施方式3所涉及的多层布线基板2b的制造方法的说明图，图9是与对实施方式1的多层布线基板2的制造方法进行说明的图3相对应的图，图10是与图4相对应的图。 
本实施方式所涉及的多层布线基板2b与参照图1～图5所说明的实施方式1的多层布线基板2的不同之处在于，其制造方法不同。其它结构与 实施方式1的多层布线基板2相同，因此，通过标注相同的标号来省略说明。此外，关于各绝缘层3a～3e的制作，与对实施方式1的多层布线基板2的制造方法所作的说明相同，以绝缘层3c为例进行说明。 
首先，如图9(a)所示，按照与实施方式1的多层布线基板2的制造方法相同的要点将收缩抑制层6c涂布在陶瓷层5c上，并使其干燥。接下来，如图9(b)所示，形成使收缩抑制层6c的厚度增厚的厚壁部6c3。具体而言，在形成布线电极7时，使收缩抑制层6c的与布线电极7相接触的接触区域、以及该接触区域的周边区域α(参照图5)的厚度比收缩抑制层6c其它区域的厚度要厚。 
接下来，对于绝缘层3c的形成通孔导体8的部位，如图10(a)所示，使用激光等在该部位形成贯通孔，并利用公知的方法形成通孔导体8。 
接下来，如图9(c)及图10(b)所示，按照与实施方式1的多层布线基板2的制造方法相同的要点，在收缩抑制层6c的厚壁部6c3的规定区域形成布线电极7。 
在之后的工序中，按照与实施方式1的多层布线基板2的制造方法相同的要点，将各绝缘层3a～3e进行层叠，并对该进行了层叠的各绝缘层3a～3e实施压接工序、烧制工序，从而制造出多层布线基板2b。 
通过如此进行制造，能制造出可以获得与实施方式1的多层布线基板2同样的效果的多层布线基板2b。此外，使收缩抑制层6c的与布线电极7相接触的接触区域、该接触区域的周边区域α一并形成得比收缩抑制层6c的其它部分要厚，与仅使该周边区域α增厚的情况相比，无需严格地管理收缩抑制层6c的厚壁部6c3的形成精度，因此，能容易地制造出多层布线基板2b。此外，通过扩大使收缩抑制层6a～6e的厚度增厚的部分(例如、 厚壁部6c3)的区域，例如，在形成布线电极7时，即使布线电极7产生位置偏离，该布线电极7也不易偏离使收缩抑制层6a～6e的厚度进行了增厚的部分，因此，还能提高对于布线电极7的位置偏离的容许度。 
＜实施方式4＞ 
参照图11及图12对本发明的实施方式4所涉及的多层布线基板2c进行说明。另外，图11及图12分别是实施方式4所涉及的多层布线基板2c的制造方法的说明图，图11是与对实施方式1的多层布线基板2的制造方法进行说明的图3相对应的图，图12是与图4相对应的图。 
本实施方式所涉及的多层布线基板2c与参照图1～图5所说明的实施方式1的多层布线基板2的不同之处在于，其制造方法不同。其它结构与实施方式1的多层布线基板2相同，因此，通过标注相同的标号来省略说明。此外，关于各绝缘层3a～3e的制作，与对实施方式1的多层布线基板2的制造方法所作的说明相同，以绝缘层3c为例进行说明。 
首先，如图11(a)所示，按照与实施方式1的多层布线基板2的制造方法相同的要点将收缩抑制层6c层叠在陶瓷层5c上。 
接下来，如图11(b)所示，形成使收缩抑制层6c的厚度增厚的厚壁部6c4。具体而言，再次使用印刷技术等将收缩抑制层6c的糊料涂布在收缩抑制层6c的与陶瓷层5c相对的面的相反面上的、与形成布线电极7的区域的周边区域α(参照图5)相对应的部位，从而使该周边区域α的收缩抑制层6c的厚度比其它区域的厚度要厚。此时，使厚壁部6c4(周边区域α)的俯视时的宽度形成得比实施方式2中的厚壁部6c2的宽度(参照图7(b)等)要宽。 
接下来，对于绝缘层3c的形成通孔导体8的部位，如图12(a)所示， 使用激光等在该部位形成贯通孔，并利用公知的方法形成通孔导体8。 
接下来，如图11(c)及图12(b)所示，按照与实施方式1的多层布线基板2的制造方法相同的要点形成布线电极7。此时，使布线电极7形成在收缩抑制层6c上，以使布线电极7填埋由厚壁部6c4所形成的环绕区域，并且覆盖厚壁部6c4的上表面的一部分。 
接下来，将同样制作而成的各绝缘层3a～3e按照规定的顺序进行层叠(层叠工序)，按照与实施方式1的多层布线基板2的制造方法相同的要点，对该进行了层叠的各绝缘层3a～3e进行压接(压接工序)，并对其进行烧制(烧制工序)，从而制造出多层布线基板2c。 
通过利用这样的方法制造出多层布线基板2c，能获得与实施方式1的多层布线基板2同样的效果。 
另外，本发明并不限于上述各实施方式，只要不脱离其技术思想，除了上述内容以外还可以进行各种变更，例如，在上述各实施方式中，对于各收缩抑制层6a～6e，全部形成了使其厚度增厚的厚壁部6c1～6c4，但是，例如也可以采用以下的结构：即，仅在对层叠体进行压接时作用有较强的压缩应力的最上层及最下层的收缩抑制层6a、6e上形成该厚壁部6c1～6c4。 
此外，未必在所有的绝缘层3a～3e中形成布线电极7和通孔导体8。 
此外，在上述各实施方式中，对各陶瓷层5a～5e由低温共烧陶瓷来形成的情况进行了说明，但也可以使用各种陶瓷材料来作为形成各陶瓷层5a～5e的材料。 
此外，本发明能适用于将层叠体进行烧制而形成的各种多层布线基板， 其中，该层叠体通过将具有陶瓷层及层叠在该陶瓷层上的收缩抑制层的多个绝缘层进行层叠、并对其进行压接而成。 
标号说明 
1  探针卡 
2、2a、2b、2c  多层布线基板 
3a～3e  绝缘层 
5a～5e  陶瓷层 
6a～6e  收缩抑制层 
7  布线电极 
9  凹部 
α  周边区域 

Claims (7)

1.一种多层布线基板的制造方法，其特征在于，包括：
层叠工序，在该层叠工序中，将具有陶瓷层、以及层叠在所述陶瓷层上来抑制该陶瓷层的收缩的收缩抑制层的多个绝缘层进行层叠；
压接工序，在该压接工序中，将所述多个绝缘层进行压接，从而形成层叠体；以及
烧制工序，在该烧制工序中，对所述层叠体进行烧制，
在所述层叠工序中，至少在一个所述绝缘层中，在所述收缩抑制层的与所述陶瓷层相对的面的相反面上形成布线电极，并使所述收缩抑制层的至少与所述布线电极相接触的接触区域的周边区域的厚度比该周边区域以外的所述收缩抑制层的厚度要厚。
2.如权利要求1所述的多层布线基板的制造方法，其特征在于，
在所述层叠工序中，使所述至少一个绝缘层的、所述收缩抑制层的与所述布线电极相接触的所述接触区域的厚度比该接触区域及所述周边区域以外的所述收缩抑制层的厚度要厚。
3.如权利要求1或2所述的多层布线基板的制造方法，其特征在于，
在所述层叠工序中，将所述至少一个绝缘层的所述收缩抑制层配置在所述层叠体的最上层或最下层，通过所述布线电极来形成外部连接用的连接盘电极。
4.如权利要求1至3的任一项所述的多层布线基板的制造方法，其特征在于，
对于所述各绝缘层的各自的所述收缩抑制层，将在形成所述各陶瓷层的陶瓷原料粉末的烧结温度下不会烧结的难燃性粉末作为主要成分。
5.一种探针卡，其特征在于，
具备利用权利要求1至4中任一项所述的多层布线基板的制造方法所制造出的所述多层布线基板。
6.一种多层布线基板，
所述多层布线基板通过对层叠体进行烧制而形成，该层叠体通过将具有陶瓷层、以及层叠在所述陶瓷层上来抑制该陶瓷层的收缩的收缩抑制层的多个绝缘层进行层叠、并对其进行压接而成，其特征在于，包括：
凹部，该凹部通过使所述层叠体的最上层的所述绝缘层的所述收缩抑制层进行弯折而形成；以及
布线电极，该布线电极形成为填埋所述凹部，
使所述最上层的绝缘层的所述收缩抑制层中的所述凹部的形成部分的厚度比其它部分的厚度要厚。
7.如权利要求6所述的多层布线基板，其特征在于，
所述最上层的绝缘层的所述收缩抑制层覆盖所述布线电极与所述凹部的开口的边界部分。
CN201410269934.5A 2013-07-04 2014-06-17 多层布线基板的制造方法、及具备利用该方法制造出的多层布线基板的探针卡、以及多层布线基板 Active CN104284531B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-140530 2013-07-04
JP2013140530A JP5835282B2 (ja) 2013-07-04 2013-07-04 多層配線基板の製造方法およびプローブカードの製造方法並びに多層配線基板およびプローブカード

Publications (2)

Publication Number Publication Date
CN104284531A true CN104284531A (zh) 2015-01-14
CN104284531B CN104284531B (zh) 2017-07-25

Family

ID=52132364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410269934.5A Active CN104284531B (zh) 2013-07-04 2014-06-17 多层布线基板的制造方法、及具备利用该方法制造出的多层布线基板的探针卡、以及多层布线基板

Country Status (3)

Country Link
US (1) US9523709B2 (zh)
JP (1) JP5835282B2 (zh)
CN (1) CN104284531B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109073680A (zh) * 2016-05-06 2018-12-21 日本麦可罗尼克斯股份有限公司 多层布线基板和使用该多层布线基板的探针卡
CN109923950A (zh) * 2016-11-11 2019-06-21 株式会社村田制作所 陶瓷基板以及陶瓷基板的制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201700051157A1 (it) * 2017-05-11 2018-11-11 Technoprobe Spa Metodo di fabbricazione di un multistrato di una scheda di misura per un’apparecchiatura di test di dispositivi elettronici
JP2019079987A (ja) 2017-10-26 2019-05-23 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール
KR102652266B1 (ko) * 2019-01-31 2024-03-28 (주)포인트엔지니어링 다층 배선 기판 및 이를 포함하는 프로브 카드
JP2020181842A (ja) * 2019-04-23 2020-11-05 京セラ株式会社 回路基板およびプローブカード
WO2020241775A1 (ja) * 2019-05-29 2020-12-03 京セラ株式会社 電子素子実装用基板、電子装置、および電子モジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257473A (ja) * 2000-03-09 2001-09-21 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法
CN1498061A (zh) * 2002-10-21 2004-05-19 ������������ʽ���� 多层接线板、触摸面板以及它们的制造方法
JP2007066933A (ja) * 2005-08-29 2007-03-15 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法
WO2008108172A1 (ja) * 2007-03-01 2008-09-12 Murata Manufacturing Co., Ltd. 多層配線基板
WO2012121141A1 (ja) * 2011-03-07 2012-09-13 株式会社村田製作所 セラミック多層基板およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3994936B2 (ja) * 2002-07-16 2007-10-24 株式会社村田製作所 積層型セラミック電子部品およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257473A (ja) * 2000-03-09 2001-09-21 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法
CN1498061A (zh) * 2002-10-21 2004-05-19 ������������ʽ���� 多层接线板、触摸面板以及它们的制造方法
JP2007066933A (ja) * 2005-08-29 2007-03-15 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法
WO2008108172A1 (ja) * 2007-03-01 2008-09-12 Murata Manufacturing Co., Ltd. 多層配線基板
WO2012121141A1 (ja) * 2011-03-07 2012-09-13 株式会社村田製作所 セラミック多層基板およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109073680A (zh) * 2016-05-06 2018-12-21 日本麦可罗尼克斯股份有限公司 多层布线基板和使用该多层布线基板的探针卡
CN109073680B (zh) * 2016-05-06 2021-01-05 日本麦可罗尼克斯股份有限公司 多层布线基板和使用该多层布线基板的探针卡
CN109923950A (zh) * 2016-11-11 2019-06-21 株式会社村田制作所 陶瓷基板以及陶瓷基板的制造方法

Also Published As

Publication number Publication date
JP2015015339A (ja) 2015-01-22
JP5835282B2 (ja) 2015-12-24
CN104284531B (zh) 2017-07-25
US9523709B2 (en) 2016-12-20
US20150008951A1 (en) 2015-01-08

Similar Documents

Publication Publication Date Title
CN104284531A (zh) 多层布线基板的制造方法、及具备利用该方法制造出的多层布线基板的探针卡、以及多层布线基板
TWI743269B (zh) 積層陶瓷電子零件
KR101565651B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP2022014533A (ja) 電子部品
US20100038120A1 (en) Layered ceramic electronic component and manufacturing method therefor
TWI754016B (zh) 積層陶瓷電容器
TW201740397A (zh) 電子零件
KR101514559B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US20110149470A1 (en) Multilayer ceramic capacitor and manufacturing method thereof
KR20160112972A (ko) 전자부품 및 이것을 포함한 일련의 전자부품
JP7183051B2 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP5999063B2 (ja) セラミック多層基板
US11626253B2 (en) Electronic component
US11626252B2 (en) Electronic component and method of manufacturing the electronic component
JP2022014535A (ja) 電子部品
KR101843184B1 (ko) 적층형 칩 소자 및 그 제조방법
US11784003B2 (en) Electronic component
KR100826071B1 (ko) 적층 전자부품
WO2014174710A1 (ja) 多層配線基板及びその製造方法並びにプローブカード用基板
JP2004179531A (ja) 積層セラミック電子部品及びその製造方法
JP2014236134A (ja) 多層配線基板およびこれを備えるプローブカード
US20050205293A1 (en) Substrate
US9111691B2 (en) Ceramic electronic component
KR101018100B1 (ko) 다층 세라믹 기판, 다중 전극을 갖는 도전성 비아 형성 방법 및 이를 이용한 다층 세라믹 기판의 제조방법
WO2010007878A1 (ja) 多層セラミック基板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant